CN221127119U - 一种驱动控制器 - Google Patents

Abstract

本申请公开了一种驱动控制器，应用于电路技术领域，包括：设置在目标设备中的延时电路，逻辑控制电路及驱动电路；在目标设备上电且经过第一时长后，延时电路的输出端从第一电平状态切换为第二电平状态；延时电路的输出端为第一电平状态时，逻辑控制电路的输出端保持为第一电平状态，驱动电路的输出端保持为第一电平状态以使得所连接的目标开关管保持为关断状态；延时电路的输出端为第二状态时，逻辑控制电路的输出端跟随开关信号的电平状态，驱动电路的输出端的电平状态由驱动信号控制，以通过驱动信号控制目标开关管的通断状态。应用本申请的方案，在目标设备上电后的第一时长内，目标开关管保持为关断状态，可以有效地避免误触发的情况。

Description

一种驱动控制器

技术领域

本实用新型涉及电路技术领域，特别是涉及一种驱动控制器。

背景技术

在电力电子控制系统中，CPU(Central Processing Unit，中央处理器)或FPGA(Field Programmable Gate Array，现场可编程门阵列)等器件上电时，存在IO(Input/Output，输入输出)口电平不稳定的情况，例如，某个IO口是直接驱动某个IGBT(InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管)的IO口，则在器件上电时，便可能误驱动该IGBT，使得该IGBT导通。因此，在控制系统上电时，有概率出现IGBT上下管直通，导致短路的情况，甚至存在爆炸等风险。

综上所述，如何提高系统上电过程的可靠性，是目前本领域技术人员急需解决的技术问题。

实用新型内容

本实用新型的目的是提供一种驱动控制器，以提高系统上电过程的可靠性。

为解决上述技术问题，本实用新型提供如下技术方案：

一种驱动控制器，包括：设置在目标设备中的延时电路，逻辑控制电路以及驱动电路；

在所述目标设备未上电时，所述延时电路的输出端为默认的第一电平状态；在所述目标设备上电后，所述延时电路的输入端接收到供电，且在所述目标设备上电的第一时长之后，所述延时电路的输出端切换为第二电平状态；

所述逻辑控制电路的第一输入端与所述延时电路的输出端连接，所述逻辑控制电路的第二输入端接收开关信号，在所述逻辑控制电路的第一输入端为第一电平状态时，所述逻辑控制电路的输出端保持为第一电平状态，在所述逻辑控制电路的第一输入端为第二电平状态时，所述逻辑控制电路的输出端的电平状态跟随所述开关信号的电平状态；

所述驱动电路的第一输入端与所述逻辑控制电路的输出端连接，所述驱动电路的第二输入端接收驱动信号，在所述驱动电路的第一输入端为第一电平状态时，所述驱动电路的输出端保持为第一电平状态以使得与所述驱动电路的输出端所连接的目标开关管保持为关断状态；在所述驱动电路的第一输入端为第二电平状态时，所述驱动电路的输出端的电平状态由所述驱动信号控制，以通过所述驱动信号控制所述目标开关管的通断状态。

在一种实施方式中，所述延时电路包括：第一电阻和第一电容；

所述第一电阻的第一端作为所述延时电路的输入端，所述第一电阻的第二端与所述第一电容的第一端连接，且连接端作为所述延时电路的输出端，所述第一电容的第二端接地。

在一种实施方式中，所述延时电路中还包括：

阴极与所述第一电阻的第一端连接，阳极与所述第一电阻的第二端连接的第一二极管。

在一种实施方式中，所述逻辑控制电路包括：与非门电路，第二电阻，第三电阻，第四电阻，以及第一开关管；

所述与非门电路的第一输入端作为所述逻辑控制电路的第一输入端，所述与非门电路的第二输入端作为所述逻辑控制电路的第二输入端；

所述第二电阻的第一端与所述与非门电路的输出端连接，所述第二电阻的第二端分别与所述第三电阻的第一端以及所述第一开关管的控制端连接，所述第三电阻的第二端与第一电源正极连接；

所述第一开关管的第二端接地，所述第一开关管的第一端与所述第四电阻的第二端连接且连接端作为所述逻辑控制电路的输出端，所述第四电阻的第一端用于接收设定的高电平信号；

其中，所述第一电平状态为低电平状态，所述第二电平状态为高电平状态；所述第一开关管的控制端为高电平状态时，所述第一开关管的第一端与所述第一开关管的第二端之间为导通状态；所述第一开关管的控制端为低电平状态时，所述第一开关管的第一端与所述第一开关管的第二端之间为关断状态。

在一种实施方式中，所述逻辑控制电路中还包括：第二电容和第五电阻；

所述第二电容的第一端分别与所述第五电阻的第一端，所述第二电阻的第二端以及所述第三电阻的第一端连接，所述第二电容的第二端分别与所述第五电阻的第二端和所述第一开关管的控制端连接。

在一种实施方式中，所述第四电阻的第一端通过第一连接电阻与第二电源正极连接以接收所述第二电源的高电平信号，或者，所述第四电阻的第一端通过第二连接电阻与第三电源正极连接以接收所述第三电源的高电平信号；

其中，所述第三电源正极的电压高于所述第二电源正极的电压。

在一种实施方式中，所述驱动电路包括：第二二极管，第六电阻，第二开关管，第七电阻，第八电阻以及推挽电路；

所述第六电阻的第一端与第四电源正极连接，所述第六电阻的第二端作为所述驱动电路的第二输入端并与所述第二开关管的控制端连接；

所述第二开关管的第二端接地，所述第二开关管的第一端分别与所述第七电阻的第二端，所述推挽电路的输入端，以及所述第二二极管的阳极连接；

所述第二二极管的阴极作为所述驱动电路的第一输入端，所述第七电阻的第一端与所述推挽电路的第一端连接且连接端与第五电源正极连接，所述推挽电路的第二端接地，所述推挽电路的输出端与所述第八电阻的第一端连接，所述第八电阻的第二端作为所述驱动电路的输出端；

其中，所述第一电平状态为低电平状态，所述第二电平状态为高电平状态；所述第二开关管的控制端为高电平状态时，所述第二开关管的第一端与所述第二开关管的第二端之间为导通状态；所述第二开关管的控制端为低电平状态时，所述第二开关管的第一端与所述第二开关管的第二端之间为关断状态。

在一种实施方式中，所述驱动电路中还包括：第三电容和第九电阻；

所述第三电容的第一端分别与所述第九电阻的第一端和所述第六电阻的第二端连接，且连接端作为所述驱动电路的第二输入端；

所述第二电容的第二端分别与所述第九电阻的第二端和所述第二开关管的控制端连接。

在一种实施方式中，所述驱动电路中还包括：第三二极管；

所述第三二极管的阴极与所述第二二极管的阴极连接，所述第三二极管的阳极与所述第二二极管的阳极连接。

在一种实施方式中，所述驱动电路中还包括：第四二极管和第五二极管；

所述第四二极管的阴极与所述推挽电路的第一端连接，所述第四二极管的阳极分别与所述推挽电路的输出端，所述第八电阻的第一端以及所述第五二极管的阴极连接，所述第五二极管的阳极接地。

应用本实用新型实施例所提供的技术方案，在目标设备未上电时，延时电路的输出端为默认的第一电平状态；在目标设备上电后，延时电路的输入端接收到供电，且在上电的第一时长之后，延时电路的输出端切换为第二电平状态，也就是说，在目标设备上电后，延时电路输入端的电平状态不会立即从第一电平状态切换为第二电平状态，而是会有一个延时，该延迟的时长为第一时长。

逻辑控制电路的第一输入端与延时电路的输出端连接，在第一时长没有结束时，由于延时电路的输出端是第一电平状态，因此使得逻辑控制电路的第一输入端也是第一电平状态，此时，逻辑控制电路的输出端会保持为第一电平状态。驱动电路的第一输入端与逻辑控制电路的输出端连接，第二输入端则接收驱动信号，由于此时的逻辑控制电路输出端保持为第一电平状态，因此，驱动电路的第一输入端便是第一电平状态，这会使得驱动电路的输出端保持为第一电平状态，进而使得与驱动电路的输出端所连接的目标开关管保持为关断状态。可以看出，本申请的方案中，在第一时长没有结束时，与驱动电路的输出端所连接的目标开关管保持为关断状态，不会出现误触发的情况。

而在第一时长之后，延时电路的输出端可以切换为第二电平状态，因此使得逻辑控制电路的第一输入端也是第二电平状态。在逻辑控制电路的第一输入端为第二电平状态时，逻辑控制电路的输出端的电平状态可以跟随开关信号的电平状态，即开关信号能够起到开关的功能，在开关信号设置为第二电平状态时，逻辑控制电路的输出端的电平状态便是第二电平状态，此时，驱动电路的第一输入端是第二电平状态，这会使得驱动电路的输出端的电平状态由驱动信号控制，从而可以通过驱动信号控制目标开关管的通断状态，即此时，可以通过驱动信号实现目标开关管的通断控制。

综上所述，本申请的驱动控制器可以有效地进行目标开关管的驱动控制，并且在目标设备上电后的第一时长内，目标开关管保持为关断状态，从而可以有效地避免出现误触发的情况。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型中一种驱动控制器的结构示意图；

图2为本实用新型一种具体实施方式中驱动控制器中的延时电路和逻辑控制电路的结构示意图；

图3为本实用新型另一种具体实施方式中驱动控制器中的延时电路和逻辑控制电路的结构示意图；

图4为本实用新型另一种具体实施方式中驱动控制器中的驱动电路的结构示意图；

图5为本实用新型另一种具体实施方式中驱动控制器中的驱动电路的结构示意图。

具体实施方式

本实用新型的核心是提供一种驱动控制器，可以有效地进行目标开关管的驱动控制，并且在目标设备上电后的第一时长内，目标开关管保持为关断状态，从而可以有效地避免出现误触发的情况。

为了使本技术领域的人员更好地理解本实用新型方案，下面结合附图和具体实施方式对本实用新型作进一步的详细说明。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参考图1，图1为本实用新型中一种驱动控制器的结构示意图，该驱动控制器可以包括：设置在目标设备中的延时电路10，逻辑控制电路20以及驱动电路30；

在目标设备未上电时，延时电路10的输出端为默认的第一电平状态；在目标设备上电后，延时电路10的输入端接收到供电，且在目标设备上电的第一时长之后，延时电路10的输出端切换为第二电平状态；

逻辑控制电路20的第一输入端与延时电路10的输出端连接，逻辑控制电路20的第二输入端接收开关信号，在逻辑控制电路20的第一输入端为第一电平状态时，逻辑控制电路20的输出端保持为第一电平状态，在逻辑控制电路20的第一输入端为第二电平状态时，逻辑控制电路20的输出端的电平状态跟随开关信号的电平状态；

驱动电路30的第一输入端与逻辑控制电路20的输出端连接，驱动电路30的第二输入端接收驱动信号，在驱动电路30的第一输入端为第一电平状态时，驱动电路30的输出端保持为第一电平状态以使得与驱动电路30的输出端所连接的目标开关管保持为关断状态；在驱动电路30的第一输入端为第二电平状态时，驱动电路30的输出端的电平状态由驱动信号控制，以通过驱动信号控制目标开关管的通断状态。

具体的，本申请的方案中，延时电路10，逻辑控制电路20以及驱动电路30均设置在目标设备中，例如通常可以设置在目标设备中的PCB板上。

本申请描述的目标设备，可以是CPU，FPGA等设备，第一电平状态可以是高电平状态，第二电平状态则是低电平状态，反之，第一电平状态可以是低电平状态，则第二电平状态是高电平状态，可以根据实际需要进行设定和选取，只要能够实现本申请的方案中，对于延时电路10，逻辑控制电路20以及驱动电路30的功能要求即可。例如在后文的具体实施方式中，第一电平状态是设置为低电平状态，第二电平状态则是高电平状态。并且可以理解的是，如果第一电平状态设置为高电平状态，第二电平状态设置为低电平状态，则相应电路的具体结构便需要适应性地调整，以满足本申请对于相应电路的功能要求。

延迟电路起到延时的功能，也即，在目标设备上电后的第一时长的时间内，延时电路10的输出端始终是默认的第一电平状态。只有在目标设备上电，并且经过了第一时长之后，延时电路10的输出端才会切换为第二电平状态。当然，在目标设备未上电时，延时电路10的输出端也是默认的第一电平状态。

逻辑控制电路20的第一输入端与延时电路10的输出端连接，因此，延时电路10的输出端的电平状态，便是逻辑控制电路20的第一输入端的电平状态。逻辑控制电路20的第二输入端则用于接收开关信号。

在逻辑控制电路20的第一输入端为第一电平状态时，此时，无论开关信号的电平状态如何，逻辑控制电路20的输出端均是保持为第一电平状态，也就是说，在目标设备未上电时，以及目标设备上电之后，但是上电时长未达到第一时长时，逻辑控制电路20的输出端均是保持为第一电平状态。

在逻辑控制电路20的第一输入端为第二电平状态时，逻辑控制电路20的输出端的电平状态可以跟随开关信号的电平状态，也就是说，在逻辑控制电路20的第一输入端为第二电平状态时，如果开关信号是第一电平状态，则逻辑控制电路20的输出端为第一电平状态，而如果开关信号是第二电平状态，则逻辑控制电路20的输出端为第二电平状态。可以看出，开关信号起到的便是开关的作用。

例如一种场合中，目标设备为FPGA，该FPGA中设置有6个驱动控制器，以分别进行三相变频器中的6个IGBT的驱动，以其中一个驱动控制器为例，在FPGA上电之后，由上文的描述可知，在上电后的第一时长内，逻辑控制电路20的输出端始终是第一电平状态，而在上电后的第一时长之后，逻辑控制电路20的输出端的电平状态则跟随开关信号的电平状态，例如在第一时长之后，用户并没有立即下发启动指令，即此时并不需要启动变频器，则开关信号是默认的第一电平状态，使得逻辑控制电路20的输出端继续为第一电平状态。而在后续的某个时刻，需要启动变频器，例如用户通过上位机下发了启动指令，使得开关信号变为第二电平状态，便可以使得逻辑控制电路20的输出端切换为第二电平状态。

此外实际应用中，还可以基于开关信号来进行故障防护，例如上述的场合中，当检测出变频器出现了过压，过流等故障情况时，可以自动将6个驱动控制器中的开关信号均设置为第一电平状态，也就使得各个驱动控制器中的逻辑控制电路20的输出端均切换为第一电平状态，进而通过相应的驱动电路30，使得该变频器中的各个IGBT都关断。

驱动电路30的第一输入端与逻辑控制电路20的输出端连接，因此，驱动电路30的第一输入端的电平状态，也就是逻辑控制电路20的输出端的电平状态。本申请的方案中，驱动电路30的第一输入端起到的是驱动电路30的使能的作用，在逻辑控制电路20的输出端为第一电平状态时，也即驱动电路30的第一输入端为第一电平状态时，驱动电路30的输出端会保持为第一电平状态，从而使得与该驱动电路30的输出端所连接的目标开关管保持为关断状态。可以看出，在目标设备未上电时，以及目标设备上电之后，但是上电时长未达到第一时长时，该驱动电路30的输出端所连接的目标开关管可以保持为关断状态，从而避免误触发的情况。

而在驱动电路30的第一输入端为第二电平状态时，说明此时应当正常地进行目标开关管的驱动控制，因此，此时的驱动电路30的输出端的电平状态，便是由驱动信号控制，从而可以通过驱动信号控制目标开关管的通断状态，驱动信号通常是PWM(Pulse WidthModulation，脉冲宽度调制)信号。

如上文的描述，延时电路10的具体结构可以根据实际需要进行设定和调整，只要能够实现本申请的方案对于延时电路10的功能要求即可，例如在本实用新型的一种具体实施方式中，可参阅图2，延时电路10包括：第一电阻R1和第一电容C1；

第一电阻R1的第一端作为延时电路10的输入端，第一电阻R1的第二端与第一电容C1的第一端连接，且连接端作为延时电路10的输出端，第一电容C1的第二端接地。

图2的实施方式中，考虑到电容的充电存在一定的耗时，因此基于第一电容C1来实现本申请所需要的延时电路10。第一电阻R1则可以选取阻值较大的电阻，使得第一电容C1的充电电流较小，也即可以保障经过一定时长之后，第一电容C1才能充满电。并且可以理解的是，在实际应用中，可以根据实际需要调节第一电阻R1的电阻值，便可以调整第一电容C1充满电的时间，也就实现了第一时长的调节。例如一种场合中，第一电阻R1的电阻值可以设置为较大的20KΩ，而第一电容C1的电容值例如可以设置为220uF。并且可以理解的是，在后文实施方式中涉及的其他电路器件，具体的型号以及参数，也均可以根据实际需要进行设定和调整，并不影响本实用新型的实施，便不再展开说明。

此外，在目标设备上电后，延时电路10的输入端可以接收到供电，为延时电路10的输入端供电的具体电压等级也可以根据需要进行设定和调整，例如在图2的实施方式中，在目标设备上电后，会向延时电路10的输入端提供5V的直流电。

在图2的实施方式中，第一电平状态具体为低电平状态，第二电平状态则是高电平状态，后文的实施方式中也均是如此。

进一步的，可参阅图3，延时电路10中还可以包括：

阴极与第一电阻R1的第一端连接，阳极与第一电阻R1的第二端连接的第一二极管D1。

该种实施方式考虑到，在目标设备上电后，第一电容C1会逐渐充满电，而在目标设备下电之后，第一电容C1便需要放电，如果等待第一电容C1自然放电，耗时可能较长，可能影响目标设备下次上电时的使用，如果是通过逻辑控制电路20来实现第一电容C1的放电，电路设计上较为复杂，对此，该种实施方式中，通过设置与第一电阻R1并联的第一二极管D1，便可以在目标设备下电之后，实现第一电容C1的快速放电，并且该种实施方式中只需要设置一个第一二极管D1，通过第一二极管D1与第一电阻R1配合，便可以为第一电容C1提供放电的回路，结构简单，可靠性高。

逻辑控制电路20的具体结构可以根据实际需要进行设定和调整，只要能够实现本申请的方案对于逻辑控制电路20的功能要求即可，可参阅图2，在本实用新型的一种具体实施方式中，逻辑控制电路20可以包括：与非门电路U1，第二电阻R2，第三电阻R3，第四电阻R4，以及第一开关管Q1；

与非门电路U1的第一输入端作为逻辑控制电路20的第一输入端，与非门电路U1的第二输入端作为逻辑控制电路20的第二输入端；

第二电阻R2的第一端与与非门电路U1的输出端连接，第二电阻R2的第二端分别与第三电阻R3的第一端以及第一开关管Q1的控制端连接，第三电阻R3的第二端与第一电源正极连接；

第一开关管Q1的第二端接地，第一开关管Q1的第一端与第四电阻R4的第二端连接，且连接端作为逻辑控制电路20的输出端，第四电阻R4的第一端用于接收设定的高电平信号；

其中，第一电平状态为低电平状态，第二电平状态为高电平状态，第一开关管Q1的控制端为高电平状态时，第一开关管Q1的第一端与第一开关管Q1的第二端之间为导通状态；第一开关管Q1的控制端为低电平状态时，第一开关管Q1的第一端与第一开关管Q1的第二端之间为关断状态。

为了便于描述，将第一电平状态也即低电平状态记作0，将第二电平状态也即高电平状态记作1。该种实施方式中可以看出，在第一时长未结束时，由于第一电容C1还在充电，因此，与非门电路U1的第一输入端的电平为0，此时，无论开关信号的电平如何，与非门电路U1的输出端的电平均为1，也就使得第一开关管Q1的控制端为高电平。由于第一开关管Q1是控制端高电平时导通的开关管，因此，此时第一开关管Q1为导通状态，也就使得逻辑控制电路20的输出端被拉低，即图2中的PWM_EN为低电平，使得此时的驱动电路30无法实现驱动功能。

在第一时长结束之后，第一电容C1的电压会高于一定值，此时，与非门电路U1的第一输入端的电平为1，如果开关信号的电平为0，则与上文同理，PWM_EN继续为低电平。当开关信号的电平为1时，与非门电路U1的输出端的电平为0，也就使得第一开关管Q1的控制端为低电平，此时第一开关管Q1为关断状态，由于第一开关管Q1的第一端通过第四电阻R4连接到设定的高电平信号，因此，此时的PWM_EN为高电平，使得此时的驱动电路30可以实现驱动功能。

第一电源正极的电压等级可以根据需要进行设定和调整，图2的实施方式中，将第一电源正极标记为V1，例如一种场合中可以设置为5V。

在本实用新型的一种具体实施方式中，可参阅图3，逻辑控制电路20中还可以包括：第二电容C2和第五电阻R5；

第二电容C2的第一端分别与第五电阻R5的第一端，第二电阻R2的第二端以及第三电阻R3的第一端连接，第二电容C2的第二端分别与第五电阻R5的第二端和第一开关管Q1的控制端连接。

该种实施方式中，通过在第一开关管Q1的控制端位置处设置的第二电容C2和第五电阻R5，可以有效地保障第一开关管Q1的控制端电压的稳定性，也即使得第一开关管Q1也不容易因为干扰等因素误开通或者误关断。

此外，在图3的实施方式中，在与非门电路U1的第二输入端还设置有一个限流电阻，标记为R10，可以起到限流的作用，保障电路的可靠性。

在本实用新型的一种具体实施方式中，第四电阻R4的第一端通过第一连接电阻R11与第二电源正极连接以接收第二电源的高电平信号，或者，第四电阻R4的第一端通过第二连接电阻R22与第三电源正极连接以接收第三电源的高电平信号；

其中，第三电源正极的电压高于第二电源正极的电压。

如上文的描述，第四电阻R4的第一端需要连接设定的高电平信号，而该种实施方式进一步地考虑到，在不同的场合中，驱动电路30可能需要使用到不同等级的电压来实现驱动，因此，该种实施方式中，可以选择将第四电阻R4的第一端连接到不同电压等级的电源，也就使得逻辑控制电路20可以根据实际需要，为驱动电路30提供不同等级的电压以供驱动电路30使用，满足了不同场合中的驱动电路30的电压需求。

具体的，该种实施方式中，设置的第三电源正极的电压高于第二电源正极的电压，第四电阻R4的第一端可以选择通过第一连接电阻R11与第二电源正极连接，从而接收第二电源的高电平信号，图3中，将第二电源正极标记为V2，例如一种场合中V2具体为5V。第四电阻R4的第一端也可以选择通过第二连接电阻R22与第三电源正极连接，从而接收第三电源的高电平信号，图3中，将第三电源正极标记为V3，例如一种场合中V3具体为15V。

图3中用虚线来表达该种实施方式中可以选择的2种连接方式，实际应用中，通常可以通过贴片电阻来实现连接，即例如需要将第四电阻R4的第一端连接至第二电源正极时，便通过1个贴片电阻作为该种实施方式中的第一连接电阻R11，实现第四电阻R4与第二电源正极的连接。进一步的，在一些实施方式中，可以根据需要，设置更多数量的电压等级以供第四电阻R4的第一端进行选择。

驱动电路30的具体结构可以根据实际需要进行设定和调整，只要能够实现本申请的方案对于驱动电路30的功能要求即可，可参阅图4，驱动电路30可以包括：第二二极管D2，第六电阻R6，第二开关管Q2，第七电阻R7，第八电阻R8以及推挽电路31；

第六电阻R6的第一端与第四电源正极连接，第六电阻R6的第二端作为驱动电路30的第二输入端并与第二开关管Q2的控制端连接；

第二开关管Q2的第二端接地，第二开关管Q2的第一端分别与第七电阻R7的第二端，推挽电路31的输入端，以及第二二极管D2的阳极连接；

第二二极管D2的阴极作为驱动电路30的第一输入端，第七电阻R7的第一端与推挽电路31的第一端连接且连接端与第五电源正极连接，推挽电路31的第二端接地，推挽电路31的输出端与第八电阻R8的第一端连接，第八电阻R8的第二端作为驱动电路30的输出端；

其中，第一电平状态为低电平状态，第二电平状态为高电平状态；第二开关管Q2的控制端为高电平状态时，第二开关管Q2的第一端与第二开关管Q2的第二端之间为导通状态；第二开关管Q2的控制端为低电平状态时，第二开关管Q2的第一端与第二开关管Q2的第二端之间为关断状态。

该种实施方式中，通过所设置的第二二极管D2与逻辑控制电路20的输出端进行连接，在逻辑控制电路20的输出端为低电平时，第二二极管D2为导通状态，也就将推挽电路31的输入端的电平拉低，使得推挽电路31的输出端电平固定为低电平，也就使得驱动电路30无法实现驱动功能。

推挽电路31的具体结构可以根据需要进行设定和调整，例如图5的实施方式中，推挽电路31具体是由2个不同极性的三极管串联而成，分别标记为Q3和Q4，在逻辑控制电路20的输出端为低电平，第二二极管D2为导通状态时，推挽电路31的输出端始终是低电平。图5中示出的Q3为控制端高电平时导通的开关管，Q4则是控制端低电平时导通的开关管。图5中的第四电源正极标记为V4，第五电源正极标记为V5，具体电压等级可以根据实际需要进行选取。

图5的驱动电路30中还设置有第三二极管D3。第三二极管D3的阴极与第二二极管D2的阴极连接，第三二极管D3的阳极与第二二极管D2的阳极连接。可以看出，图5所设置的第三二极管D3与第二二极管D2并联，可以起到分流的效果，保障第二二极管D2这一位置处的可靠性，能够承受较大的电流。在实际应用中，可以选取集成了2个并联二极管的器件来实现本申请该种实施方式中的第二二极管D2和第三二极管D3。

由该种实施方式中的驱动电路30的结构可知，逻辑控制电路20的输出端为低电平时，第二二极管D2为导通状态，将推挽电路31的输入端的电平拉低，驱动电路30无法实现驱动功能。

而当逻辑控制电路20的输出端为高电平时，第二二极管D2并不导通。此时，如果驱动信号为高电平，则第二开关管Q2为导通状态，也即此时，第二开关管Q2的第一端与第二开关管Q2的第二端之间导通，使得第二开关管Q2的第一端为低电平，进而使得推挽电路31的输出端为低电平，也即此时，驱动电路30向目标开关管发送的是低电平信号。

相应的，当逻辑控制电路20的输出端为高电平时，如果驱动信号为低电平，则第二开关管Q2为关断状态，也即此时，第二开关管Q2的第一端与第二开关管Q2的第二端之间关断，使得第二开关管Q2的第一端为高电平，进而使得推挽电路31的输出端为高电平，也即此时，驱动电路30向目标开关管发送的是高电平信号。

可以看出，该种实施方式中，在逻辑控制电路20的输出端为高电平时，驱动电路30接收的驱动信号为1时，向目标开关管发送的是低电平信号0，反之，驱动电路30接收的驱动信号为0时，向目标开关管发送的是高电平信号1，也即该种实施方式中的驱动电路30，在正常工作时，向目标开关管发送的电平信号，与该驱动电路30所接收的驱动信号是相反的。在其他实施方式中，也可以选择其他的驱动电路30的结构，使得驱动电路30向目标开关管发送的电平信号，与该驱动电路30所接收的驱动信号的电平状态是相同的，并不影响本实用新型的实施，均能够实现本申请方案对于驱动电路30的功能要求，即均能够满足“驱动电路30的输出端的电平状态由驱动信号控制，以通过驱动信号控制目标开关管的通断状态”这一功能要求。

在本实用新型的一种具体实施方式中，可参阅图5，驱动电路30中还可以包括：第三电容C3和第九电阻R9；

第三电容C3的第一端分别与第九电阻R9的第一端和第六电阻R6的第二端连接，且连接端作为驱动电路30的第二输入端；

第二电容C2的第二端分别与第九电阻R9的第二端和第二开关管Q2的控制端连接。

该种实施方式中，通过在第二开关管Q2的位置处设置第三电容C3和第九电阻R9，可以有效地保障第二开关管Q2的控制端电压的稳定性，也即使得第二开关管Q2也不容易因为干扰等因素误开通或者误关断。

在本实用新型的一种具体实施方式中，驱动电路30中还可以包括：第四二极管D4和第五二极管D5；

第四二极管D4的阴极与推挽电路31的第一端连接，第四二极管D4的阳极分别与推挽电路31的输出端，第八电阻R8的第一端以及第五二极管D5的阴极连接，第五二极管D5的阳极接地。

可参阅图5，该种实施方式中，通过设置的第四二极管D4和第五二极管D5，可以有效地保障推挽电路31输出端位置处的电压的稳定性，避免出现过压情况而损坏目标开关管等器件，进一步地保障了本申请方案的可靠性。

应用本实用新型实施例所提供的技术方案，在目标设备未上电时，延时电路10的输出端为默认的第一电平状态；在目标设备上电后，延时电路10的输入端接收到供电，且在上电的第一时长之后，延时电路10的输出端切换为第二电平状态，也就是说，在目标设备上电后，延时电路10输入端的电平状态不会立即从第一电平状态切换为第二电平状态，而是会有一个延时，该延迟的时长为第一时长。

逻辑控制电路20的第一输入端与延时电路10的输出端连接，在第一时长没有结束时，由于延时电路10的输出端是第一电平状态，因此使得逻辑控制电路20的第一输入端也是第一电平状态，此时，逻辑控制电路20的输出端会保持为第一电平状态。驱动电路30的第一输入端与逻辑控制电路20的输出端连接，第二输入端则接收驱动信号，由于此时的逻辑控制电路20输出端保持为第一电平状态，因此，驱动电路30的第一输入端便是第一电平状态，这会使得驱动电路30的输出端保持为第一电平状态，进而使得与驱动电路30的输出端所连接的目标开关管保持为关断状态。可以看出，本申请的方案中，在第一时长没有结束时，与驱动电路30的输出端所连接的目标开关管保持为关断状态，不会出现误触发的情况。

而在第一时长之后，延时电路10的输出端可以切换为第二电平状态，因此使得逻辑控制电路20的第一输入端也是第二电平状态。在逻辑控制电路20的第一输入端为第二电平状态时，逻辑控制电路20的输出端的电平状态可以跟随开关信号的电平状态，即开关信号能够起到开关的功能，在开关信号设置为第二电平状态时，逻辑控制电路20的输出端的电平状态便是第二电平状态，此时，驱动电路30的第一输入端是第二电平状态，这会使得驱动电路30的输出端的电平状态由驱动信号控制，从而可以通过驱动信号控制目标开关管的通断状态，即此时，可以通过驱动信号实现目标开关管的通断控制。

综上所述，本申请的驱动控制器可以有效地进行目标开关管的驱动控制，并且在目标设备上电后的第一时长内，目标开关管保持为关断状态，从而可以有效地避免出现误触发的情况。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、物品或者设备中还存在另外的相同要素。

本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的技术方案及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型的保护范围内。

Claims (10)

1.一种驱动控制器，其特征在于，包括：设置在目标设备中的延时电路，逻辑控制电路以及驱动电路；

在所述目标设备未上电时，所述延时电路的输出端为默认的第一电平状态；在所述目标设备上电后，所述延时电路的输入端接收到供电，且在所述目标设备上电的第一时长之后，所述延时电路的输出端切换为第二电平状态；

所述逻辑控制电路的第一输入端与所述延时电路的输出端连接，所述逻辑控制电路的第二输入端接收开关信号，在所述逻辑控制电路的第一输入端为第一电平状态时，所述逻辑控制电路的输出端保持为第一电平状态，在所述逻辑控制电路的第一输入端为第二电平状态时，所述逻辑控制电路的输出端的电平状态跟随所述开关信号的电平状态；

所述驱动电路的第一输入端与所述逻辑控制电路的输出端连接，所述驱动电路的第二输入端接收驱动信号，在所述驱动电路的第一输入端为第一电平状态时，所述驱动电路的输出端保持为第一电平状态以使得与所述驱动电路的输出端所连接的目标开关管保持为关断状态；在所述驱动电路的第一输入端为第二电平状态时，所述驱动电路的输出端的电平状态由所述驱动信号控制，以通过所述驱动信号控制所述目标开关管的通断状态。

2.根据权利要求1所述的驱动控制器，其特征在于，所述延时电路包括：第一电阻和第一电容；

所述第一电阻的第一端作为所述延时电路的输入端，所述第一电阻的第二端与所述第一电容的第一端连接，且连接端作为所述延时电路的输出端，所述第一电容的第二端接地。

3.根据权利要求2所述的驱动控制器，其特征在于，所述延时电路中还包括：

阴极与所述第一电阻的第一端连接，阳极与所述第一电阻的第二端连接的第一二极管。

4.根据权利要求1所述的驱动控制器，其特征在于，所述逻辑控制电路包括：与非门电路，第二电阻，第三电阻，第四电阻，以及第一开关管；

所述与非门电路的第一输入端作为所述逻辑控制电路的第一输入端，所述与非门电路的第二输入端作为所述逻辑控制电路的第二输入端；

所述第二电阻的第一端与所述与非门电路的输出端连接，所述第二电阻的第二端分别与所述第三电阻的第一端以及所述第一开关管的控制端连接，所述第三电阻的第二端与第一电源正极连接；

所述第一开关管的第二端接地，所述第一开关管的第一端与所述第四电阻的第二端连接且连接端作为所述逻辑控制电路的输出端，所述第四电阻的第一端用于接收设定的高电平信号；

其中，所述第一电平状态为低电平状态，所述第二电平状态为高电平状态；所述第一开关管的控制端为高电平状态时，所述第一开关管的第一端与所述第一开关管的第二端之间为导通状态；所述第一开关管的控制端为低电平状态时，所述第一开关管的第一端与所述第一开关管的第二端之间为关断状态。

5.根据权利要求4所述的驱动控制器，其特征在于，所述逻辑控制电路中还包括：第二电容和第五电阻；

所述第二电容的第一端分别与所述第五电阻的第一端，所述第二电阻的第二端以及所述第三电阻的第一端连接，所述第二电容的第二端分别与所述第五电阻的第二端和所述第一开关管的控制端连接。

6.根据权利要求4所述的驱动控制器，其特征在于，所述第四电阻的第一端通过第一连接电阻与第二电源正极连接以接收所述第二电源的高电平信号，或者，所述第四电阻的第一端通过第二连接电阻与第三电源正极连接以接收所述第三电源的高电平信号；

其中，所述第三电源正极的电压高于所述第二电源正极的电压。

7.根据权利要求1所述的驱动控制器，其特征在于，所述驱动电路包括：第二二极管，第六电阻，第二开关管，第七电阻，第八电阻以及推挽电路；

所述第六电阻的第一端与第四电源正极连接，所述第六电阻的第二端作为所述驱动电路的第二输入端并与所述第二开关管的控制端连接；

所述第二开关管的第二端接地，所述第二开关管的第一端分别与所述第七电阻的第二端，所述推挽电路的输入端，以及所述第二二极管的阳极连接；

所述第二二极管的阴极作为所述驱动电路的第一输入端，所述第七电阻的第一端与所述推挽电路的第一端连接且连接端与第五电源正极连接，所述推挽电路的第二端接地，所述推挽电路的输出端与所述第八电阻的第一端连接，所述第八电阻的第二端作为所述驱动电路的输出端；

其中，所述第一电平状态为低电平状态，所述第二电平状态为高电平状态；所述第二开关管的控制端为高电平状态时，所述第二开关管的第一端与所述第二开关管的第二端之间为导通状态；所述第二开关管的控制端为低电平状态时，所述第二开关管的第一端与所述第二开关管的第二端之间为关断状态。

8.根据权利要求7所述的驱动控制器，其特征在于，所述驱动电路中还包括：第三电容和第九电阻；

所述第三电容的第一端分别与所述第九电阻的第一端和所述第六电阻的第二端连接，且连接端作为所述驱动电路的第二输入端；

所述第三电容的第二端分别与所述第九电阻的第二端和所述第二开关管的控制端连接。

9.根据权利要求7所述的驱动控制器，其特征在于，所述驱动电路中还包括：第三二极管；

所述第三二极管的阴极与所述第二二极管的阴极连接，所述第三二极管的阳极与所述第二二极管的阳极连接。

10.根据权利要求7所述的驱动控制器，其特征在于，所述驱动电路中还包括：第四二极管和第五二极管；

所述第四二极管的阴极与所述推挽电路的第一端连接，所述第四二极管的阳极分别与所述推挽电路的输出端，所述第八电阻的第一端以及所述第五二极管的阴极连接，所述第五二极管的阳极接地。