CN221093748U - 一种mems器件封装结构 - Google Patents
一种mems器件封装结构 Download PDFInfo
- Publication number
- CN221093748U CN221093748U CN202322936762.XU CN202322936762U CN221093748U CN 221093748 U CN221093748 U CN 221093748U CN 202322936762 U CN202322936762 U CN 202322936762U CN 221093748 U CN221093748 U CN 221093748U
- Authority
- CN
- China
- Prior art keywords
- conductive connecting
- connecting piece
- bonding
- dielectric layer
- mems chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 238000007747 plating Methods 0.000 claims description 11
- 239000003292 glue Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000002844 melting Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 etc.) Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000009461 vacuum packaging Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Micromachines (AREA)
Abstract
本实用新型属于半导体封装技术领域，具体涉及一种MEMS器件封装结构，包括依次层叠设置的MEMS芯片、介质层和盖帽层；MEMS芯片上设置有与其读出电路电连接的第一导电连接件，介质层上面向MEMS芯片的一面设置有与第一导电连接件直接接触电连接的第二导电连接件，介质层上背向MEMS芯片的一面设置有用于与外部器件电连接的第三导电连接件，第二导电连接件通过介质层内的导通件与第三导电连接件连接。本实用新型通过第一导电连接件与第二导电连接件实现介质层与MEMS芯片的电学互连，并通过导通件将第一导电连接件与第三导电连接件电学导通，实现电学接口转换，通过第三导电连接件可与外部器件进行电学互连，使得封装尺寸可以与芯片尺寸相同，大幅缩小封装尺寸。
Description
技术领域
本实用新型属于半导体封装技术领域，具体涉及一种MEMS器件封装结构。
背景技术
MEMS封装主要包括金属封装、陶瓷封装以及晶圆级封装。晶圆级封装由于成本低、尺寸小，近年逐渐成为主要研究方向。由于芯片焊盘尺寸和间距都很小，一般无法直接引出信号，晶圆级封装只是将真空封装做到了芯片级别，但仍需要通过引线键合到基板上才能实现外部电学互连。
现有晶圆级芯片10的互连结构如图1所示，通过引线键合将信号引出到基板20，再通过基板20的底部焊盘50引出。由于引线40比较脆弱，通常需要保护盖30进行保护，不仅尺寸大，且工序繁杂，而且一般用于打线的焊盘为铝焊盘，焊盘尺寸、间距小，且无法浸润焊料，用户无法直接使用。另外由于晶圆级封装仍需要进行后道封装，加上基板20以及保护盖30的厚，尺寸仍比较大，无法满足市场对产品小型化产品的需求。
实用新型内容
为了克服上述现有技术存在的不足，本实用新型的目的是提供一种MEMS器件封装结构，能够减小MEMS器件封装结构的尺寸。
为实现上述目的，本实用新型的技术方案为一种MEMS器件封装结构，包括依次层叠设置的MEMS芯片、介质层和盖帽层，所述介质层的中间具有开口，所述介质层、所述MEMS芯片和所述盖帽层键合形成封装腔；所述MEMS芯片上设置有与其读出电路电连接的第一导电连接件，所述介质层上面向所述MEMS芯片的一面设置有第二导电连接件，所述第一导电连接件与所述第二导电连接件直接接触电连接；所述介质层上背向所述MEMS芯片的一面设置有用于与外部器件电连接的第三导电连接件，所述介质层内设置有导通件，所述第二导电连接件通过所述导通件与所述第三导电连接件连接。
作为实施方式之一，所述第三导电连接件位于所述盖帽层在所述介质层上的正投影范围外。
作为实施方式之一，所述第一导电连接件、所述第二导电连接件、所述导通件和所述第三导电连接件均位于所述封装腔外。
作为实施方式之一，所述介质层与所述MEMS芯片之间设置有填充胶，且所述填充胶包覆所述第一导电连接件和所述第二导电连接件。
作为实施方式之一，所述第一导电连接件、所述第二导电连接件和所述导通件均位于所述封装腔内，所述第三导电连接件位于所述封装腔外。
作为实施方式之一，所述第一导电连接件为第一焊盘且有多个，所述第二导电连接件为第二焊盘且有多个，所述第三导电连接件为第三焊盘且有多个，所述导通件为导通柱且有多个，各所述第一焊盘与各所述第二焊盘一一对应连接，各所述第二焊盘与各所述第三焊盘一一对应配置，且每一所述第二焊盘通过一个所述导通柱与对应的第三焊盘连接。
作为实施方式之一，所述第三焊盘的尺寸大于所述第一焊盘的尺寸，相邻所述第三焊盘的间距大于相邻的所述第一焊盘的间距。
作为实施方式之一，所述封装腔内设置有吸气剂。
作为实施方式之一，所述MEMS芯片上设置有第一键合区，所述介质层的两侧分别设置有第二键合区和第三键合区，所述盖帽层上设置有第四键合区；所述第一键合区与所述第二键合区键合，所述第三键合区与所述第四键合区键合。
作为实施方式之一，每个键合区均依次设置有第一底部镀层和第一金属层，相互键合的两个键合区上的所述第一金属层之间通过第二金属层连接。
与现有技术相比，本实用新型的有益效果：
本实用新型通过第一导电连接件与第二导电连接件实现介质层与MEMS芯片的电学互连，并通过导通件将第一导电连接件与第三导电连接件电学导通，实现电学接口转换，通过第三导电连接件可与外部器件进行电学互连，使得封装尺寸可以与芯片尺寸相同，大幅缩小封装尺寸。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本实用新型背景技术提供的现有晶圆级芯片的互连结构；
图2为本实用新型实施例提供的一种MEMS器件封装结构的结构示意图；
图3为本实用新型实施例提供的MEMS芯片的剖视图；
图4为本实用新型实施例提供的MEMS芯片的俯视图；
图5为本实用新型实施例提供的MEMS芯片的示意图；
图6为本实用新型实施例提供的介质层的剖视图；
图7为本实用新型实施例提供的盖帽层的剖视图；
图8为本实用新型实施例提供的盖帽层的仰视图；
图9为本实用新型实施例提供的第一焊盘和第二焊盘连接点设置填充胶的示意图；
图10为本实用新型实施例提供的另一种MEMS器件封装结构的结构示意图；
图中：1、MEMS芯片；11、衬底；12、第一键合区；121、第一底部镀层；122、第一金属层；13、MEMS结构；14、第一焊盘；141、第二底部镀层；142、第三金属层；2、介质层；21、介质基体；22、第二键合区；23、第二焊盘；24、第三焊盘；25、导通柱；26、第三键合区；3、盖帽层；31、盖帽基体；32、第四键合区；33、吸气剂；4、填充胶；10、晶圆级芯片；20、基板；30、保护盖；40、引线；50、底部焊盘。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。
如图2和图10所示，本实施例提供一种MEMS器件封装结构，包括依次层叠设置的MEMS芯片1、介质层2和盖帽层3，所述介质层2的中间具有开口，所述介质层2、所述MEMS芯片1和所述盖帽层3键合形成封装腔；所述MEMS芯片1上设置有与其读出电路电连接的第一导电连接件，所述介质层2上面向所述MEMS芯片1的一面设置有第二导电连接件，所述第一导电连接件与所述第二导电连接件直接接触电连接；所述介质层2上背向所述MEMS芯片1的一面设置有用于与外部器件电连接的第三导电连接件，所述介质层2内设置有导通件，所述第二导电连接件通过所述导通件与所述第三导电连接件连接。本实施例通过第一导电连接件与第二导电连接件实现介质层2与MEMS芯片1的电学互连，并通过导通件将第一导电连接件与第三导电连接件电学导通，实现电学接口转换，通过第三导电连接件可直接与外部器件进行电学互连，使得封装尺寸可以与芯片尺寸相同，大幅缩小封装尺寸。
优化上述实施例，所述第三导电连接件位于所述盖帽层3在所述介质层2上的正投影范围外，以便于与外部器件互连，如图2所示。
在一些实施例中，所述第一导电连接件、所述第二导电连接件、所述导通件和所述第三导电连接件均位于所述封装腔外。
优化上述实施例，所述介质层2与所述MEMS芯片1之间设置有填充胶4，且所述填充胶4包覆所述第一导电连接件和所述第二导电连接件。由于第一导电连接件和第二导电连接件位于封装腔外，两者的电学连接点暴露在空气环境，易出现腐蚀及短路，本实施例通过在介质层2与MEMS芯片1之间设置填充胶4进行保护，可以避免发生腐蚀及短路，如图9所示。
在另外一些实施例中，所述第一导电连接件、所述第二导电连接件和所述导通件均位于所述封装腔内，所述第三导电连接件位于所述封装腔外，如图10所示。将第一导电连接件和第二导电连接件的电学连接点密封在封装腔内，可以避免发生腐蚀及短路。
本实施例中，所述第一导电连接件为第一焊盘14且有多个，所述第二导电连接件为第二焊盘23且有多个，所述第三导电连接件为第三焊盘24且有多个，所述导通件为导通柱25且有多个，各所述第一焊盘14与各所述第二焊盘23一一对应连接，各所述第二焊盘23与各所述第三焊盘24一一对应配置，且每一所述第二焊盘23通过一个所述导通柱25与对应的第三焊盘24连接。本实施例中，MEMS芯片1的衬底11正面的左侧和右侧各设置十个第一焊盘14，介质基体21底面的左侧和右侧各设置十个第二焊盘23，介质基体21内设置二十个导通柱25；介质基体21的顶面的前侧、左侧、下侧和右侧各设置五个第三焊盘24，且第三焊盘24位于导通柱25的外侧。第一焊盘14与对应的第二焊盘23导通，第二焊盘23通过对应的导通柱25与对应的第三焊盘24导通，导通柱25可以通过在介质基体21上开孔，填充导电材料(导电银浆、Cu)形成。
优化上述实施例，所述第三焊盘24的尺寸大于所述第一焊盘14的尺寸，相邻所述第三焊盘24的间距大于相邻的所述第一焊盘14的间距。本实施例中第三焊盘24用于与外部器件电学互连，其尺寸和间距均远大于第一焊盘14的尺寸和间距，以便于直接与外部器件互连(如SMT贴片)。通过介质层2的设计，将第一焊盘14通过第二焊盘23、导通柱25与第三焊盘24电连接，实现电学接口转换，从而直接与外部互连。
在一些实施例中，所述封装腔内设置有吸气剂33。在真空环境下，高温加热激活吸气剂33，使吸气剂33可以吸收封装腔内的气体，维持封装腔内长期真空环境，提高器件工作的稳定性和可靠性，延长器件的使用寿命；具体地，吸气剂33可以设置在盖帽基体31的内侧面上，如图8所示，也可以设置在介质层2的内壁上，还可以设置MEMS芯片1的衬底11上。如不需要高真空封装，也可以不设置吸气剂33。
本实施例中，所述MEMS芯片1上设置有第一键合区12，如图3和图4所示，所述介质层2的两侧分别设置有第二键合区22和第三键合区26，如图6所示，所述盖帽层3上设置有第四键合区32，如图7所示；所述第一键合区12与所述第二键合区22键合，实现MEMS芯片1和介质层2的气密性连接，所述第三键合区26与所述第四键合区32键合，实现介质层2和盖帽层3的气密性连接，最终实现MEMS芯片1的气密性封装，并通过介质层2与外部进行电学互连。其中，第一键合区12、第二键合区22、第三键合区26和第四键合区32均为环形。
进一步地，每个键合区均依次设置有第一底部镀层121和第一金属层122，如图5所示，相互键合的两个键合区上的所述第一金属层122之间通过第二金属层连接。
在一些实施例中，所述第一金属层122为金属浸润层，所述第二金属层为焊料层，焊料层镀在其中一侧的键合区/焊盘的金属浸润层上。熔融焊料层，熔融后的焊料将两侧的金属浸润层焊接在一起。其中，金属浸润层可采用Cu、Au等材料；焊料层为采用蒸镀、溅射或电镀工艺制备的焊料薄膜，可采用纯In、InAg、InSn、SnAg、AuSn等材料，相比于在金属浸润层之间直接夹装焊料，可以简化工艺，提高封装效率。
在另外一些实施例中，所述第一金属层122为高熔点金属层，所述第二金属层为低熔点金属层，低熔点金属层镀在其中一侧的键合区/焊盘的高熔点金属层上。熔融低熔点金属层，使低熔点金属层材料向高熔点金属层扩散，形成金属间化合物层，将两侧残留的高熔点金属层连在一起。其中，高熔点金属层可采用Cu、Au等高熔点金属材料，低熔点金属层可采用Sn、In等低熔点金属材料，高熔点金属层和低熔点金属层均可采用蒸镀、溅射或电镀工艺进行制备；形成的金属间化合物可以为AuSn、AuIn、CuSn等，具有较高的熔点，可以在高温下使用，适用范围更广。
在第一金属层122与对应的键合区之间还设置有第一底部镀层121，第一底部镀层121依次镀附于键合区的粘附层和阻挡层，第一金属层122镀设于阻挡层上。其中，阻挡层可以阻止金属扩散，保证键合强度，可采用Ni、Cu、Pd、Pt等金属中的一种；粘附层可以改善阻挡层与键合区之间的粘附性能，避免出现脱落，可采用Cr、Ti、V等金属中的一种。
进一步地，第一焊盘14和第二焊盘23上均依次镀有第二底部镀层141和第三金属层142，如图5所示，且两个焊盘的第三金属层142之间通过第四金属层连接。其中，第二底部镀层141可以采用第一底部镀层121的结构和材料；第三金属层142可以采用第一金属层122的材料，第四金属层可以采用第二金属层的材料，第三金属层142通过第四金属层连接的方式可以采用上面的第一金属层122通过第二金属层连接的方式。
如图3-图5所示，MEMS芯片1包括设置有读出电路的衬底11，MEMS结构13设置于衬底11上且与读出电路连接；第一键合区12环绕MEMS结构13布置，用于与第二键合区22进行气密性键合；读出电路上设置有第一焊盘14，第一焊盘14为读出电路的电学接口。
如图6所示，所述介质层2包括介质基体21，介质基体21为环形结构，介质基体21具备气密、易加工等特点，可采用硅、玻璃等材料。第二键合区22用于与第一键合区12进行气密性键合，第三键合区26用于与第四键合区32进行气密性键合，第二导电连接件和第二键合区22位于介质基体21面向MEMS芯片1的一侧，第三导电连接件和第三键合区26位于介质基体21面向盖帽层3的一侧，导通柱25设置于介质基体21内，且介质基体21在衬底11上的正投影位于衬底11的范围内，使得封装结构的尺寸与芯片尺寸相同，大幅缩小封装尺寸。
如图7所示，盖帽层3包括盖帽基体31，盖帽基体31可以采金属(可伐合金、铝硅、钨铜等)、陶瓷、硅、玻璃等气密性材料；对于有光学要求的器件，可采用对应的基材并进行增透处理；第四键合区32位于盖帽基体31面向介质基体21的一侧，用于与第三键合区26进行气密性键合。根据键合工艺，表面进行相应的处理。
本实施例的MEMS器件包括但不限于非制冷红外探测器。
本实施例的MEMS器件封装结构采用晶圆批量制造的制作方法如下：
S1、进行将MEMS芯片1与介质层2进行键合，再将盖帽层3与介质层2进行键合；或者先将盖帽层3与介质层2进行键合，再将MEMS芯片1与介质层2进行键合；
S2、盖帽层3划片，露出第三焊盘24，用于外部连接；
S3、介质层2和MEMS芯片1划片，分割成每一个独立的产品。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种MEMS器件封装结构，包括依次层叠设置的MEMS芯片、介质层和盖帽层，所述介质层的中间具有开口，所述介质层、所述MEMS芯片和所述盖帽层键合形成封装腔；其特征在于：所述MEMS芯片上设置有与其读出电路电连接的第一导电连接件，所述介质层上面向所述MEMS芯片的一面设置有第二导电连接件，所述第一导电连接件与所述第二导电连接件直接接触电连接；所述介质层上背向所述MEMS芯片的一面设置有用于与外部器件电连接的第三导电连接件，所述介质层内设置有导通件，所述第二导电连接件通过所述导通件与所述第三导电连接件连接。
2.如权利要求1所述的MEMS器件封装结构，其特征在于：所述第三导电连接件位于所述盖帽层在所述介质层上的正投影范围外。
3.如权利要求1所述的MEMS器件封装结构，其特征在于：所述第一导电连接件、所述第二导电连接件、所述导通件和所述第三导电连接件均位于所述封装腔外。
4.如权利要求3所述的MEMS器件封装结构，其特征在于：所述介质层与所述MEMS芯片之间设置有填充胶，且所述填充胶包覆所述第一导电连接件和所述第二导电连接件。
5.如权利要求1所述的MEMS器件封装结构，其特征在于：所述第一导电连接件、所述第二导电连接件和所述导通件均位于所述封装腔内，所述第三导电连接件位于所述封装腔外。
6.如权利要求1所述的MEMS器件封装结构，其特征在于：所述第一导电连接件为第一焊盘且有多个，所述第二导电连接件为第二焊盘且有多个，所述第三导电连接件为第三焊盘且有多个，所述导通件为导通柱且有多个，各所述第一焊盘与各所述第二焊盘一一对应连接，各所述第二焊盘与各所述第三焊盘一一对应配置，且每一所述第二焊盘通过一个所述导通柱与对应的第三焊盘连接。
7.如权利要求6所述的MEMS器件封装结构，其特征在于：所述第三焊盘的尺寸大于所述第一焊盘的尺寸，相邻所述第三焊盘的间距大于相邻的所述第一焊盘的间距。
8.如权利要求1所述的MEMS器件封装结构，其特征在于：所述封装腔内设置有吸气剂。
9.如权利要求1所述的MEMS器件封装结构，其特征在于：所述MEMS芯片上设置有第一键合区，所述介质层的两侧分别设置有第二键合区和第三键合区，所述盖帽层上设置有第四键合区；所述第一键合区与所述第二键合区键合，所述第三键合区与所述第四键合区键合。
10.如权利要求9所述的MEMS器件封装结构，其特征在于：每个键合区均依次设置有第一底部镀层和第一金属层，相互键合的两个键合区上的所述第一金属层之间通过第二金属层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322936762.XU CN221093748U (zh) | 2023-10-31 | 2023-10-31 | 一种mems器件封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322936762.XU CN221093748U (zh) | 2023-10-31 | 2023-10-31 | 一种mems器件封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN221093748U true CN221093748U (zh) | 2024-06-07 |
Family
ID=91318161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322936762.XU Active CN221093748U (zh) | 2023-10-31 | 2023-10-31 | 一种mems器件封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN221093748U (zh) |
-
2023
- 2023-10-31 CN CN202322936762.XU patent/CN221093748U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8193035B2 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps | |
| US8084861B2 (en) | Connection structure semiconductor chip and electronic component including the connection structure and methods for producing the connection structure | |
| US5381039A (en) | Hermetic semiconductor device having jumper leads | |
| CN100440467C (zh) | 半导体芯片及其制造方法、和半导体装置 | |
| US7808060B2 (en) | MEMS microphone module and method thereof | |
| KR101394205B1 (ko) | 반도체 패키지 | |
| CN109244231B (zh) | 一种声表面滤波芯片的封装结构及其封装方法 | |
| US8354692B2 (en) | Vertical semiconductor power switch, electronic component and methods of producing the same | |
| CN109411597B (zh) | 一种声表面滤波芯片的封装结构及其封装方法 | |
| US11569217B2 (en) | Image sensor package and manufacturing method thereof | |
| US10242940B2 (en) | Fan-out ball grid array package structure and process for manufacturing the same | |
| US10062820B2 (en) | Interposer | |
| KR20070048952A (ko) | 내부 접속 단자를 갖는 멀티 칩 패키지 | |
| CN221093748U (zh) | 一种mems器件封装结构 | |
| CN116105856B (zh) | 红外探测器及其制备方法 | |
| EP2362432B1 (en) | Solar cell assembly | |
| US7009302B2 (en) | Micromachine package and method for manufacturing the same | |
| CN221093747U (zh) | 一种微型mems器件 | |
| US20120326304A1 (en) | Externally Wire Bondable Chip Scale Package in a System-in-Package Module | |
| CN221027688U (zh) | 一种mems器件 | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| CN110890284A (zh) | 一种芯片堆叠封装结构及其工艺方法 | |
| CN111162158B (zh) | 一种rgb芯片倒装封装结构及制备方法 | |
| CN215988828U (zh) | 一种直插式led器件 | |
| JPH0810197Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant |