CN220935155U - 一种电子隔离开关电路和控制模块 - Google Patents

Abstract

本实用新型提供一种电子隔离开关电路和控制模块，所述隔离开关包括：光耦、第一电阻、第二电阻、第三电阻、第一MOS管、第四电阻、第五电阻和第二MOS管；所述第一MOS管的漏极为所述电子隔离开关电路的第一输出端，所述第二MOS管的漏极为所述电子隔离开关电路的第二输出端；本实用新型通过光耦实现信号地和电源地的隔离，由两个MOS管作为功率输出开关，不仅可以将小信号控制电平转换为大功率输出起到电气隔离和功率输出的效果，还减小了体积，扩大了应用范围；进一步地，本实用新型通过在光耦输出端设置的MOS管，可以对输出电压进行钳位，防止后级负载的干扰，保证输出电压的稳定性，提高了隔离精度。

Description

一种电子隔离开关电路和控制模块

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种电子隔离开关电路和控制模块。

背景技术

在控制系统领域中，对于保证控制信号的稳定性，通常采用继电器形成的电子隔离开关进行电气隔离；但是继电器内部含有机械开关，每次吸合断开都会造成弹片的机械损伤以及抖动带来的信号干扰，影响了电子隔离开关的使用寿命和隔离精度；另外由继电器形成的电子开关体积较大，应用范围窄。

可见，现有技术中的电子隔离开关存在使用寿命短、隔离精度低和体积大的问题。

实用新型内容

针对现有技术中所存在的不足，本实用新型的提供的电子隔离开关电路和控制模块，其解决了现有技术中的电子隔离开关存在使用寿命短、隔离精度低和体积大的问题。

第一方面，本实用新型提供一种电子隔离开关电路，所述隔离开关包括：光耦、第一电阻、第二电阻、第三电阻、第一MOS管、第四电阻、第五电阻和第二MOS管；所述光耦的原边阳极通过所述第一电阻与信号输入端相连，所述光耦的原边阴极与信号地相连，所述光耦的副边集电极通过所述第二电阻与所述第一MOS管的栅极相连，所述第一MOS管的源极与电源端相连，所述第一MOS管的栅极还通过所述第三电阻与所述电源端相连；所述光耦的副边发射极通过所述第四电阻与所述第二MOS管的栅极相连，所述第二MOS管的源极与电源地相连，所述第二MOS管的栅极还通过所述第五电阻与电源地相连；其中，所述第一MOS管的漏极为所述电子隔离开关电路的第一输出端，所述第二MOS管的漏极为所述电子隔离开关电路的第二输出端。

可选地，所述隔离开关还包括：第三MOS管和第四MOS管；所述第三MOS管的栅极与所述第一MOS管的栅极相连，所述第三MOS管的源极和与所述第一MOS管的源极相连，所述第三MOS管的漏极与所述第一MOS管的漏极相连；所述第四MOS管的栅极与所述第二MOS管的栅极相连，所述第四MOS管的源极和与所述第二MOS管的源极相连，所述第四MOS管的漏极与所述第二MOS管的漏极相连。

可选地，所述隔离开关还包括：第六电阻，所述第六电阻的第一端与所述第一MOS管的漏极相连，所述第六电阻的第二端与所述第二MOS管的漏极相连。

可选地，所述隔离开关还包括：滤波电容，所述滤波电容的第一端与所述第一MOS管的漏极相连，所述滤波电容的第二端与所述第二MOS管的漏极相连。

可选地，所述隔离开关还包括：第七电阻和第八电阻；所述第七电阻的第一端与所述第一MOS管的栅极相连，所述第七电阻的第二端与所述第二电阻的第一端相连；其中，所述第二电阻的第二端与所述光耦的副边集电极相连；所述第八电阻的第一端与所述第二MOS管的栅极相连，所述第八电阻的第二端与所述第四电阻的第一端相连；其中，所述第四电阻的第二端与所述光耦的副边发射极相连。

可选地，所述开关电路还包括：第一稳压二极管和第二稳压二极管；所述第一稳压二极管的阳极与所述第七电阻的第二端相连，所述第一稳压二极管的阴极与所述第一MOS管的源极相连；所述第二稳压二极管的阳极与电源地相连，所述第二稳压二极管的阴极与所述第八电阻的第二端相连。

可选地，第一MOS管和第三MOS管为P型MOS管，第二MOS管和第四MOS管为N型MOS管。

第二方面，本实用新型提供一种控制模块，所述控制模块包括多路电子隔离开关电路。

可选地，所述控制模块包括六路电子隔离开关电路，第一路电子隔离开关电路的光耦、第二路电子隔离开关的光耦和第三路电子隔离开关的光耦集成为第一光耦芯片，第四路电子隔离开关电路的光耦、第五路电子隔离开关的光耦和第六路电子隔离开关的光耦集成为第二光耦芯片。

可选地，所述第一路电子隔离开关电路、第二路电子隔离开关和第三路电子隔离开关集成到第一电路板，且所述第一光耦芯片和MOS管分别设置在第一电路板的两面；所述第四路电子隔离开关电路、第五路电子隔离开关和第六路电子隔离开关集成到第二电路板，且所述第二光耦芯片和MOS管分别设置在第二电路板的两面；其中，所述第一电路板和所述第二电路板重叠设置

相比于现有技术，本实用新型具有如下有益效果：

本实用新型通过光耦实现信号地和电源地的隔离，由两个MOS管作为功率输出开关，不仅可以将小信号控制电平转换为大功率输出起到电气隔离和功率输出的效果，还减小了体积，扩大了应用范围；进一步地，本实用新型通过在光耦输出端设置的MOS管，可以对输出电压进行钳位，防止后级负载的干扰，保证输出电压的稳定性，提高了隔离精度。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并与说明书一起用于解释本实用新型的原理。

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1所示为本实用新型实施例提供的一种电子隔离开关电路的电路示意图；

图2所示为本实用新型实施例提供的另一种电子隔离开关电路的电路示意图；

图3所示为本实用新型实施例提供的一种控制模块的电路示意图；

图4所示为本实用新型实施例提供的一种控制模块的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

本实用新型实例中相同标号的功能单元具有相同和相似的结构和功能。

实施例一

图1所示为本实用新型实施例提供的一种电子隔离开关电路的电路示意图；如图1所示，本实用新型提供的电子隔离开关电路具体包括：

光耦U1、第一电阻R1、第二电阻R2、第三电阻R3、第一MOS管Q1、第四电阻R4、第五电阻R5和第二MOS管Q2；

所述光耦U1的原边阳极通过所述第一电阻R1与信号输入端相连，所述光耦U1的原边阴极与信号地GND1相连，所述光耦U1的副边集电极通过所述第二电阻R2与所述第一MOS管Q1的栅极相连，所述第一MOS管Q1的源极与电源端相连，所述第一MOS管Q1的栅极还通过所述第三电阻R3与所述电源端相连；

所述光耦U1的副边发射极通过所述第四电阻R4与所述第二MOS管Q2的栅极相连，所述第二MOS管Q2的源极与电源地GND2相连，所述第二MOS管Q2的栅极还通过所述第五电阻R5与电源地相连；

其中，所述第一MOS管Q1的漏极为所述电子隔离开关电路的第一输出端，所述第二MOS管Q2的漏极为所述电子隔离开关电路的第二输出端。

需要说明的是，本实用新型提供的电子隔离开关电路的工作原理为：当输入电压Vin为低电平(0V)时，光耦U1的输出端呈现开路状态，第一MOS管Q1和第二MOS管Q2的栅源极之间分别有第三电阻R3和第五电阻R5，两个MOS管的栅偏压VGS＝0V，因此第一MOS管Q1和第二MOS管Q2的状态为截止，开关电路的第一输出端O+和第二输出端O-的状态均为高阻抗，若输出端O+和O-之间接有负载，负载两端电压还是为0V。

当输入电压Vin为高电平(5V)时，光耦U1的输出端呈现导通状态，第一MOS管Q1的栅偏压VGS通过R2和R3分压充电，第二MOS管Q2的栅偏压VGS通过R4和R5分压充电，分别从0V充电到大于5V时，第一MOS管Q1和第二MOS管Q2均导通，第一输出端O+的电压为+28V，第二输出端O-的电压为0V(GND2)，无论输出端O+和O-之间是否接有负载，负载两端电压均为28V。

当输入电压为从高电平(5V)转换为低电平(0V)时，光耦U1的输出端又呈现开路状态，第一MOS管Q1和第二MOS管Q2的栅偏压VGS从大于5V通过栅电阻R3和R5放电快速转换为0V，第一MOS管Q1和第二MOS管Q2的状态变为截止，输出端O+和O-状态均为高阻抗，若输出端O+和O-之间接有负载，负载两端电压为0V。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型通过光耦实现信号地和电源地的隔离，由两个MOS管作为功率输出开关，不仅可以将小信号控制电平转换为大功率输出起到电气隔离和功率输出的效果，还减小了体积，扩大了应用范围；进一步地，本实用新型通过在光耦输出端设置的MOS管，可以对输出电压进行钳位，防止后级负载的干扰，保证输出电压的稳定性，提高了隔离精度。

实施例二

图2所示为本实用新型实施例提供的另一种电子隔离开关电路的电路示意图；如图2所示，本实用新型提供的电子隔离开关电路还包括：

第三MOS管Q3和第四MOS管Q4；

所述第三MOS管Q3的栅极与所述第一MOS管Q1的栅极相连，所述第三MOS管Q3的源极和与所述第一MOS管Q1的源极相连，所述第三MOS管Q3的漏极与所述第一MOS管Q1的漏极相连；

所述第四MOS管Q4的栅极与所述第二MOS管Q2的栅极相连，所述第四MOS管Q4的源极和与所述第二MOS管Q2的源极相连，所述第四MOS管Q4的漏极与所述第二MOS管Q2的漏极相连。

在本实施例中，所述第三MOS管Q3和第四MOS管Q4分别增加了第一MOS管Q1和第二MOS管Q2的功率输出，减少MOS管的热量。

在本实施例中，第一MOS管和第三MOS管为P型MOS管，第二MOS管和第四MOS管为N型MOS管；其中，第一MOS管、第二MOS管、第三MOS管和第四MOS管的耐压为100V，满足28V系统工作并保证电压的供电兼容余量；P管选择RDS(ON)典型值为20mΩ，N管选择RDS(ON)典型值为10mΩ，可保证在满载5A输出时损耗＜0.2V，承受瞬时8A电流2s，输出的效率为(28-0.2)/28＞99％，同时也可保证低发热量，提高长期工作的可靠性。

如图2所示，所述隔离开关还包括：第六电阻R6，所述第六电阻R6的第一端与所述第一MOS管Q1的漏极相连，所述第六电阻R6的第二端与所述第二MOS管Q2的漏极相连。

由于在输入为低电平时，输出端为高阻状态，若此时输出端悬空，输出端电压会受到环境的影响感应到干扰电压，所以第六电阻起到增加电路的带负载能力，防止输出端电压受到环境的影响，且以输出端O+和O-之间的电压值为准，而不是对地的电压。

如图2所示，所述隔离开关还包括：滤波电容C1，所述滤波电容C1的第一端与所述第一MOS管Q1的漏极相连，所述滤波电容C1的第二端与所述第二MOS管Q2的漏极相连，用于对输出端的电压进行滤波。

如图2所示，所述隔离开关还包括：第七电阻R7和第八电阻R8；所述第七电阻R7的第一端与所述第一MOS管的栅极相连，所述第七电阻R7的第二端与所述第二电阻R2的第一端相连；其中，所述第二电阻R2的第二端与所述光耦的副边集电极相连；所述第八电阻R8的第一端与所述第二MOS管的栅极相连，所述第八电阻R8的第二端与所述第四电阻的第一端相连；其中，所述第四电阻的第二端与所述光耦的副边发射极相连。其中，所述第七电阻R7和第八电阻R8具有限流作用。

如图2所示，所述开关电路还包括：第一稳压二极管D1和第二稳压二极管D2；所述第一稳压二极管D1的阳极与所述第七电阻R7的第二端相连，所述第一稳压二极管D1的阴极与所述第一MOS管的源极相连；所述第二稳压二极管D2的阳极与电源地GND2相连，所述第二稳压二极管D2的阴极与所述第八电阻R8的第二端相连。

实施例三

图3所示为本实用新型实施例提供的一种控制模块的电路示意图；如图3所示，所述控制模块包括六路电子隔离开关电路，第一路电子隔离开关电路的光耦、第二路电子隔离开关的光耦和第三路电子隔离开关的光耦集成为第一光耦芯片SU1，第四路电子隔离开关电路的光耦、第五路电子隔离开关的光耦和第六路电子隔离开关的光耦集成为第二光耦芯片SU2。

如图4所示，所述第一路电子隔离开关电路、第二路电子隔离开关和第三路电子隔离开关集成到第一电路板20，且所述第一光耦芯片和MOS管分别设置在第一电路板的两面；所述第四路电子隔离开关电路、第五路电子隔离开关和第六路电子隔离开关集成到第二电路板30，且所述第二光耦芯片和MOS管分别设置在第二电路板的两面。

在本实施例中，所述第一电路板和所述第二电路板重叠设置。

在本实施例中，所述控制模块还包括P1、P2、P3和P4排针，其连接关系如图3所示。

如图4所示，所述控制模块还包括外壳10和导热灌封胶50。

本实用新型提供的控制模块采用6路电子隔离开关电路，起到电气隔离信号和功率输出的效果，实现产品功率大、体积小、重量轻、使用寿命长、温度范围广、效率高、工作时间长等一系列性能的提升。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本实用新型的具体实施方式，使本领域技术人员能够理解或实现本实用新型。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种电子隔离开关电路，其特征在于，所述隔离开关包括：

光耦、第一电阻、第二电阻、第三电阻、第一MOS管、第四电阻、第五电阻和第二MOS管；

所述光耦的原边阳极通过所述第一电阻与信号输入端相连，所述光耦的原边阴极与信号地相连，所述光耦的副边集电极通过所述第二电阻与所述第一MOS管的栅极相连，所述第一MOS管的源极与电源端相连，所述第一MOS管的栅极还通过所述第三电阻与所述电源端相连；

所述光耦的副边发射极通过所述第四电阻与所述第二MOS管的栅极相连，所述第二MOS管的源极与电源地相连，所述第二MOS管的栅极还通过所述第五电阻与电源地相连；

其中，所述第一MOS管的漏极为所述电子隔离开关电路的第一输出端，所述第二MOS管的漏极为所述电子隔离开关电路的第二输出端。

2.如权利要求1所述的电子隔离开关电路，其特征在于，所述隔离开关还包括：

第三MOS管和第四MOS管；

所述第三MOS管的栅极与所述第一MOS管的栅极相连，所述第三MOS管的源极和与所述第一MOS管的源极相连，所述第三MOS管的漏极与所述第一MOS管的漏极相连；

所述第四MOS管的栅极与所述第二MOS管的栅极相连，所述第四MOS管的源极和与所述第二MOS管的源极相连，所述第四MOS管的漏极与所述第二MOS管的漏极相连。

3.如权利要求1所述的电子隔离开关电路，其特征在于，所述隔离开关还包括：

第六电阻，所述第六电阻的第一端与所述第一MOS管的漏极相连，所述第六电阻的第二端与所述第二MOS管的漏极相连。

4.如权利要求3所述的电子隔离开关电路，其特征在于，所述隔离开关还包括：

滤波电容，所述滤波电容的第一端与所述第一MOS管的漏极相连，所述滤波电容的第二端与所述第二MOS管的漏极相连。

5.如权利要求2所述的电子隔离开关电路，其特征在于，所述隔离开关还包括：

第七电阻和第八电阻；

所述第七电阻的第一端与所述第一MOS管的栅极相连，所述第七电阻的第二端与所述第二电阻的第一端相连；其中，所述第二电阻的第二端与所述光耦的副边集电极相连；

所述第八电阻的第一端与所述第二MOS管的栅极相连，所述第八电阻的第二端与所述第四电阻的第一端相连；其中，所述第四电阻的第二端与所述光耦的副边发射极相连。

6.如权利要求5所述的电子隔离开关电路，其特征在于，所述开关电路还包括：

第一稳压二极管和第二稳压二极管；

所述第一稳压二极管的阳极与所述第七电阻的第二端相连，所述第一稳压二极管的阴极与所述第一MOS管的源极相连；所述第二稳压二极管的阳极与电源地相连，所述第二稳压二极管的阴极与所述第八电阻的第二端相连。

7.如权利要求3所述的电子隔离开关电路，其特征在于，第一MOS管和第三MOS管为P型MOS管，第二MOS管和第四MOS管为N型MOS管。

8.一种控制模块，其特征在于，所述控制模块包括多路权利要求1-6任一项所述的电子隔离开关电路。

9.如权利要求8所述的控制模块，其特征在于，所述控制模块包括六路电子隔离开关电路，第一路电子隔离开关电路的光耦、第二路电子隔离开关的光耦和第三路电子隔离开关的光耦集成为第一光耦芯片，第四路电子隔离开关电路的光耦、第五路电子隔离开关的光耦和第六路电子隔离开关的光耦集成为第二光耦芯片。

10.如权利要求9所述的控制模块，其特征在于，所述第一路电子隔离开关电路、第二路电子隔离开关和第三路电子隔离开关集成到第一电路板，且所述第一光耦芯片和MOS管分别设置在第一电路板的两面；所述第四路电子隔离开关电路、第五路电子隔离开关和第六路电子隔离开关集成到第二电路板，且所述第二光耦芯片和MOS管分别设置在第二电路板的两面；

其中，所述第一电路板和所述第二电路板重叠设置。