CN220874787U - 一种dbc板的图层结构及功率半导体模块 - Google Patents

Abstract

本实用新型公开一种DBC板的图层结构及功率半导体模块，涉及功率模块技术领域，解决现有功率模块的杂散电感较大，容易降低可靠性的问题。该结构的第一金属层包括多个功率区域，在每个功率区域内，在第一功率铜层的第一端设置第一采样铜层，在第二功率铜层的第一端设置第二采样铜层，在第一功率铜层的第二端相邻设置第二功率铜层的第二端，第一门极铜层设置在第一功率铜层的第一通孔内，第二门极铜层设置在第二功率铜层的第一凹部内。本实用新型在每个功率区域内，第一功率铜层的第二端和第二功率铜层的第二端均用于设置多个第一功率芯片，第一功率铜层的第一端和第二功率铜层的第一端均用于设置多个第二功率芯片，降低多个芯片之间杂散电感。

Description

一种DBC板的图层结构及功率半导体模块

技术领域

本实用新型涉及功率模块技术领域，尤其涉及一种DBC板的图层结构及功率半导体模块。

背景技术

随着技术的不断更新迭代，功率半导体模块在新能源汽车、逆变电机、轨道交通等领域的应用也越来越广泛，这就意味着，随着应用场景的不同，对功率半导体模块的要求也随之多样化，比如功率半导体模块的结构和电路可靠性、集成度具有较高的要求。

由于现有的功率半导体模块的芯片集中设置，导致功率模块的杂散电感大。例如车用级压接功率模块，该模块的两种芯片交错设置，布局较为集中。虽然车用级压接功率模块在保证电流的前提下缩减了模块体积，但是会导致模块在工作时，芯片发热后彼此之间的热影响较大，不适用于大功率应用场景，容易使得模块烧毁损坏，同时较为密集的芯片布局也使得该模块的杂散电感较大，可靠性降低。

在实现本实用新型过程中，申请人发现现有技术中至少存在如下问题：

现有功率半导体模块的杂散电感较大，容易降低可靠性。

实用新型内容

本实用新型的目的在于提供一种DBC板的图层结构及功率半导体模块，以解决现有技术中存在的现有功率半导体模块的杂散电感较大，容易降低可靠性的技术问题。本实用新型提供的诸多技术方案中的优选技术方案所能产生的诸多技术效果详见下文阐述。

为实现上述目的，本实用新型提供了以下技术方案：

本实用新型提供的一种DBC板的图层结构，包括依次设置的第一金属层、陶瓷层和第二金属层；所述第一金属层被刻蚀成多个功率区域；每个所述功率区域均包括第一采样铜层、第二采样铜层、第一功率铜层、第二功率铜层、第一门极铜层和第二门极铜层；在每个所述功率区域内，在所述第一功率铜层的第一端设置第一采样铜层，在所述第二功率铜层的第一端设置第二采样铜层，在所述第一功率铜层的第二端相邻设置所述第二功率铜层的第二端，所述第一门极铜层设置在所述第一功率铜层的第一通孔内，所述第二门极铜层设置在所述第二功率铜层的第一凹部内；

在每个所述功率区域内，所述第一功率铜层的第二端和所述第二功率铜层的第二端用于设置多个第一功率芯片，所述第一功率铜层的第一端和第二功率铜层的第一端用于设置多个第二功率芯片。

优选的，在每个所述功率区域内，所述第一功率铜层的多个所述第一功率芯片的位置与所述第二功率铜层的多个所述第一功率芯片的位置一一对应设置；在所述第一功率铜层上，多个所述第一功率芯片的位置与多个所述第二功率芯片的位置一一对齐且相互平行；在所述第二功率铜层上，多个所述第一功率芯片的位置与多个所述第二功率芯片的位置一一对齐且相互平行。

优选的，在每个所述功率区域内，所述第一功率铜层的第二端上设置有第二凹部，所述第二功率铜层的第二端上设置有凸部；所述第二凹部与所述凸部对应设置且相互匹配。

优选的，每个所述功率区域还包括热敏电阻铜层，在每个所述功率区域内，所述热敏电阻铜层设置在所述第一功率铜层的第二通孔内。

一种功率半导体模块，包括上述任一项所述的DBC板的图层结构，还包括封装外框、散热件、顶盖，以及设置在所述图层结构的每个所述功率区域上的一个端子组、多个第一功率芯片、多个第二功率芯片和多个端子插针；所述散热件固定在所述封装外框的下方，所述顶盖固定在所述封装外框上方，所述封装外框、散热件和所述顶盖形成的容纳腔，所述图层结构固定在所述容纳腔内；

在每个所述功率区域上，一个所述端子组固定在所述封装外框的侧面，多个所述第一功率芯片平均分布在所述功率区域的第一功率铜层的第二端和第二功率铜层的第二端，多个所述第二功率芯片平均分布在所述功率区域的第一功率铜层的第一端和第二功率铜层的第一端。

优选的，在每个所述功率区域内，多个所述端子插针分别设置在所述图层结构的第一采样铜层、第二采样铜层、第二功率铜层、第一门极铜层、第二门极铜层和所述图层结构的热敏电阻铜层上。

优选的，在每个所述功率区域内，所述端子组包括两个电极端子和一个功率端子，每个所述电极端子均设置在所述封装外框的第一端上，所述功率端子设置在所述封装外框的第二端上；

每个所述电极端子的长引脚均与所述第二功率铜层上对应设置的凸部电气连接，每个所述电极端子的短引脚均与所述第一采样铜层电气连接；所述功率端子的引脚与所述第二采样铜层电气连接。

优选的，所述散热件与所述图层结构的第二金属层焊接固定；所述散热件的结构为板状结构；所述顶盖上设置有与每个所述端子插针相对应的针孔。

优选的，在每个所述功率区域内，通过平行式键合引线依次连接所述第一采样铜层、所述第一功率铜层上的第一功率芯片和所述第一功率铜层上的第二功率芯片；所述第一功率铜层上的第二功率芯片的门极通过键合引线与所述第一门极铜层连接；

通过平行式键合引线依次连接所述第二采样铜层、所述第二功率铜层上的第一功率芯片、所述第二功率铜层上的第二功率芯片和所述第一功率铜层；所述第二功率铜层上的第二功率芯片的门极通过键合引线与所述第二门极铜层连接。

优选的，在每个所述功率区域内，每个所述第一功率芯片为FRD芯片；每个所述第二功率芯片为IGBT芯片；所述端子插针的结构为直立形结构或弯形结构；所述散热件上设置有散热柱、散热鳍片和散热孔中的至少一种。

实施本实用新型上述技术方案中的一个技术方案，具有如下优点或有益效果：

本实用新型在每个功率区域内，第一功率铜层的第二端和第二功率铜层的第二端均用于设置多个第一功率芯片，第一功率铜层的第一端和第二功率铜层的第一端均用于设置多个第二功率芯片，降低多个芯片之间杂散电感。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，附图中：

图1是本实用新型DBC板的图层结构实施例的每个功率区域的第一金属层结构示意图；

图2是本实用新型DBC板的图层结构实施例的每个功率区域的DBC板结构示意图；

图3是本实用新型DBC板的图层结构实施例的功率区域结构示意图；

图4是本实用新型功率半导体模块实施例的每个功率区域的结构示意图；

图5是本实用新型功率半导体模块实施例的爆炸图；

图6是本实用新型功率半导体模块实施例的立体图。

图中：1、图层结构；11、第一金属层；111、第一采样铜层；112、第二采样铜层；113、第一功率铜层；1131、第一通孔；1132、第二通孔；1133、第二凹部；114、第二功率铜层；1141、第一凹部；1142、凸部；115、第一门极铜层；116、第二门极铜层；117、热敏电阻铜层；1171、热敏电阻；12、陶瓷层；13、第二金属层；14、功率区域；141、第一功率区域；142、第二功率区域；143、第三功率区域；2、第一功率芯片；3、第二功率芯片；4、端子插针；5、封装外框；51、电极端子；511、长引脚；512、短引脚；52、功率端子；6、散热件；61、散热柱；7、顶盖；71、针孔；8、键合引线。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，下文将要描述的各种示例性实施例将要参考相应的附图，这些附图构成了示例性实施例的一部分，其中描述了实现本实用新型可能采用的各种示例性实施例。除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。应明白，它们仅是与如所附权利要求书中所详述的、本实用新型公开的一些方面相一致的流程、方法和装置等的例子，还可使用其他的实施例，或者对本文列举的实施例进行结构和功能上的修改，而不会脱离本实用新型的范围和实质。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”等指示的是基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的元件必须具有的特定的方位、以特定的方位构造和操作。术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。术语“多个”的含义是两个或两个以上。术语“相连”、“连接”应做广义理解，例如，可以是固定连接、可拆卸连接、一体连接、机械连接、电连接、通信连接、直接相连、通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

为了说明本实用新型所述的技术方案，下面通过具体实施例来进行说明，仅示出了与本实用新型实施例相关的部分。

实施例一：

如图1、图2和图3所示，本实用新型提供了一种DBC板的图层结构，包括依次设置的第一金属层11、陶瓷层12和第二金属层13，第一金属层11被刻蚀成多个功率区域14。每个功率区域14均包括第一采样铜层111、第二采样铜层112、第一功率铜层113、第二功率铜层114、第一门极铜层115和第二门极铜层116。在每个功率区域14内，在第一功率铜层113的第一端设置第一采样铜层111，在第二功率铜层114的第一端设置第二采样铜层112，在第一功率铜层113的第二端相邻设置第二功率铜层114的第二端，第一门极铜层115设置在第一功率铜层113的第一通孔1131内，第二门极铜层116设置在第二功率铜层114的第一凹部1141内。

在每个功率区域14内，第一功率铜层113的第二端和第二功率铜层114的第二端均用于设置多个第一功率芯片2，第一功率铜层113的第一端和第二功率铜层114的第一端均用于设置多个第二功率芯片3。

具体的，DBC板为一种在陶瓷基板两面覆有铜层的基板，主要是作为各种芯片(如IGBT芯片、Diode芯片、电阻、FRD芯片等)的承载体，DBC板通过表面覆铜层完成芯片部分连接或者连接面连接，功能近似于PCB板。DBC板的图层结构还包括第一金属层11、陶瓷层12和第二金属层13，在陶瓷层12两面分别设置第一金属层11和第二金属层13，形成DBC板的图层结构1。第一金属层11和第二金属层13优选为铜层。图层结构1通过陶瓷层12的特征，具有陶瓷的高导热、高电绝缘、高机械强度、低膨胀等特性，便于对第一功率芯片2和第二功率芯片3进行工作时产生的热量进行导热，实现散热处理，保护第一功率芯片2和第二功率芯片3。图层结构1通过第一金属层11和第二金属层13的特征，具有无氧铜的高导电性和优异的焊接性能，便于在图层结构1的每个功率区域14上集成较多的第一功率芯片2和第二功率芯片3，使功率半导体模块(如下文所述)适用于大功率场景。

图层结构1的第一金属层11被刻蚀成多个功率区域14，将多个功率区域14分离设置，保证功率半导体模块工作时，各个功率区域14之间不相互影响，降低杂散电感及提高功率半导体模块的使用效果。功率区域14的数量优选为三个，即第一功率区域141、第二功率区域142和第三功率区域143，功率区域14的数量也可以根据实际需求进行适应性设置。

在每个功率区域14内，在第一功率铜层113的第一端相邻设置第一采样铜层111，在第二功率铜层114的第一端相邻设置第二采样铜层112，在第一功率铜层113的第二端相邻设置第二功率铜层114的第二端，第一门极铜层115设置在第一功率铜层113的第一通孔1131内，第二门极铜层116设置在第二功率铜层114的第一凹部1141内，使得功率区域14的结构更加对称，便于芯片和插针的布局。每个功率区域14之间整体上平行布局，提高集成度，使得第一功率芯片2和第二功率芯片3之间不紧凑，降低杂散电感。

在每个功率区域14内，在第一功率铜层113的第二端上用于设置一排相互平行的第一功率芯片2，在第一功率铜层113的第一端上用于设置一排相互平行的第二功率芯片3。在第二功率铜层114的第二端上用于设置一排相互平行的第一功率芯片2，在第二功率铜层114的第一端上用于设置一排相互平行的第二功率芯片3。使得在图层结构1上的芯片布局紧凑，使得使用上述图层结构1的功率半导体模块能够应用于大功率场景。

本实用新型在每个功率区域14内，第一功率铜层113的第二端和第二功率铜层114的第二端均用于设置多个第一功率芯片2，第一功率铜层113的第一端和第二功率铜层114的第一端均用于设置多个第二功率芯片3，使第一功率芯片2和第二功率芯片3之间杂散电感降低，提高了模块的可靠性。

作为可选的实施方式，如图1和图4所示，在每个功率区域14内，第一功率铜层113的多个第一功率芯片2的位置与第二功率铜层114的多个第一功率芯片2的位置一一对应设置。在第一功率铜层113上，多个第一功率芯片2的位置与多个第二功率芯片3的位置一一对齐且相互平行。在第二功率铜层114上，多个第一功率芯片2的位置与多个第二功率芯片3的位置一一对齐且相互平行。具体的，在每个功率区域14内，第一功率铜层113的多个第二功率芯片3的位置、第一功率铜层113的多个第一功率芯片2的位置、第二功率铜层114的多个第一功率芯片2的位置和第二功率铜层114的多个第二功率芯片3的位置均依次一一对齐且平行设置，使得每个功率区域14内设置的第一功率芯片2和第二功率芯片3的布局较为集中，能够减小功率半导体模块的体积，同时方便第一功率芯片2与第二功率芯片3相连接。

作为可选的实施方式，如图1所示，在每个功率区域14内，第一功率铜层113的第二端上设置有第二凹部1133，第二功率铜层114的第二端上设置有凸部1142，第二凹部1133与凸部1142对应设置且相互匹配。具体的，在每个功率区域14内，第二功率铜层114的第二端上设置有凸部1142，用于提供电极端子51的长引脚511(如下文所述)的连接位，方便电极端子51的长引脚511与第二功率铜层114进行电气连接。在每个功率区域14内，第二功率铜层114的第二端上设置的凸部1142的数量为两个，凸部1142的数量也可以根据实际需求进行适应性设置。

在每个功率区域14内，第一功率铜层113的第二端上设置有第二凹部1133，第二凹部1133的位置与凸部1142的位置相互对应，第二凹部1133与凸部1142相互匹配，第二功率铜层114上的凸部1142能够放置在第一功率铜层113上的第二凹部1133内，使第一功率铜层113和第二功率铜层114之间布局紧凑。

作为可选的实施方式，如图1和图4所示，每个功率区域14还包括热敏电阻铜层117，在每个功率区域14内，热敏电阻铜层117设置在第一功率铜层113的第二通孔1132内。具体的，在每个功率区域14内，第一功率铜层113的第二通孔1132内设置有两个相邻的热敏电阻铜层117，通过热敏电阻铜层117便于固定热敏电阻1171。热敏电阻1171的一端焊接在一个热敏电阻铜层117上，热敏电阻1171的另一端焊接在另一个热敏电阻铜层117上。热敏电阻1171具有温度测量与控制，过流保护和限流保护的作用，能够保证功率半导体模块正常运行，减少功率半导体模块的损耗。

实施例二：

如图5和图6所示，一种功率半导体模块，包括如实施例一中的DBC板的图层结构，还包括封装外框5、散热件6、顶盖7，以及设置在图层结构1的每个功率区域14上的一个端子组、多个第一功率芯片2、多个第二功率芯片3和多个端子插针4。散热件6固定在封装外框5的下方，顶盖7固定在封装外框5上方，封装外框5、散热件6和顶盖7形成的容纳腔，图层结构1固定在容纳腔内。

在每个功率区域14内，一个端子组固定在封装外框5的侧面，多个第一功率芯片平均分布在功率区域的第一功率铜层113的第二端和第二功率铜层114的第二端，多个第二功率芯片平均分布在功率区域的第一功率铜层113的第一端和第二功率铜层114的第一端。

具体的，顶盖7设置在封装外框5的上方，与封装外框5进行卡合和螺钉固定连接。封装外框5包裹图层结构1周侧，封装外框5的底部与散热件6固定连接，使得封装外框5、散热件6和顶盖7形成的容纳腔内，通过封装外框5、散热件6和顶盖7对内部固定的图层结构1、多个第一功率芯片2和多个第二功率芯片3进行包裹保护。图层结构1设置在容纳腔内时，图层结构1的第二金属层13与散热件6固定连接，且图层结构1的侧面与封装外框5固定连接，保证图层结构1稳定固定在容纳腔内，不发生晃动。

在每个功率区域14内，一个端子组固定在封装外框5的侧面，方便功率半导体模块通过侧面设置的端子组进行线连接。

在每个功率区域14内，第一功率铜层113的第二端和第二功率铜层114的第二端上均平均分布多个第一功率芯片2，第一功率铜层113的第一端和第二功率铜层114的第一端上均平均分布多个第二功率芯片3，使得集成较多的第一功率芯片2和第二功率芯片3，增大功率半导体模块的功率，并且使第一功率芯片2和第二功率芯片3之间整齐排布，降低功率半导体模块的杂散电感。

作为可选的实施方式，如图4和图5所示，在每个功率区域14内，多个端子插针4分别设置在第一采样铜层111、第二采样铜层112、第二功率铜层114、第一门极铜层115、第二门极铜层116和图层结构1的热敏电阻铜层117上，端子插针4的结构为直立形结构或弯形结构。具体的，在图层结构1的每个功率区域14内，第一采样铜层111、热敏电阻铜层117和第二功率铜层114上均设置有采样端子插针，第一采样铜层111、热敏电阻铜层117和第二功率铜层114上的采样端子插针的结构优选为直立形结构。热敏电阻铜层117上的采样端子插针与热敏电阻铜层117上的热敏电阻1171相邻设置，且每个热敏电阻铜层117上均设置有采样端子插针。第一门极铜层115和第二门极铜层116上设置的端子插针4均为门极端子插针，优选为第一门极铜层115上设置直形门极端子插针，优选为第二门极铜层116上设置弯形门极端子插针。第二采样铜层112上同样设置有采样端子插针，优选为第二采样铜层112上设置的采样端子插针的结构优选为弯形结构。

此外，第一采样铜层111、第二采样铜层112、第二功率铜层114、第一门极铜层115、第二门极铜层116和热敏电阻铜层117上设置的端子插针4的结构可以根据芯片布局和打线的需要进行适应性设置，如调整直立形结构的端子插针4的位置和更改为弯形结构的端子插针4，使得芯片局部更加灵活，进而增加打线的方案。不论是设置直立形结构的端子插针4还是弯形结构的端子插针4，均是为了方便适应顶盖7上的针孔71(如下文所述)，便于封装功率半导体模块。

作为可选的实施方式，如图5所示，在每个功率区域14内，端子组包括两个电极端子51和一个功率端子52，每个电极端子51均设置在封装外框5的第一端上，功率端子52均设置在封装外框5的第二端上。

每个电极端子51的长引脚511均与第二功率铜层114上对应设置的凸部1142电气连接，每个电极端子51的短引脚512均与第一采样铜层111电气连接；功率端子52的引脚与第二采样铜层112电气连接。具体的，两个电极端子51和一个功率端子52组成一个端子组，两个电极端子51和一个功率端子52相对设置在封装外框5的两端。在每个功率区域14内，每个电极端子51上设置有一个长引脚511和一个短引脚512，通过延长每个电极端子51的长引脚511，在空间上使每个电极端子51的长引脚511直接跨越了第一功率铜层113和第一采样铜层111，与第二功率铜层114上对应设置的凸部1142电气连接，增加了电流流通方案，使得功率半导体模块在逆变过程中，部分电流直接流向第二功率铜层114，更进一步降低了杂散电感。每个电极端子51的短引脚512均与第一采样铜层111电气连接，功率端子52的引脚与第二采样铜层112电气连接，使电极端子51、第一功率铜层芯片区域上的第一功率芯片2和第二功率芯片3、第二功率铜层芯片区域上的第一功率芯片2和第二功率芯片3与功率端子52构成三相全桥电路。

作为可选的实施方式，如图5和图6所示，散热件6与图层结构1的第二金属层13焊接固定，散热件6的结构为板状结构，散热件6上设置有散热柱61、散热鳍片和散热孔中的至少一种。顶盖7上设置有与每个端子插针4相对应的针孔71。具体的，散热件6通过焊片与图层结构1的第二金属层13在高温真空炉中焊接，使图层结构1固定安装在封装外框5、散热件6和顶盖7形成的容纳腔内，不易发生晃动，有效保护图层结构1。在功率半导体模块进行工作时，散热件6能够对图层结构1上安装的多个第一功率芯片2和多个第二功率芯片3产生的热量进行散热处理，提高散热效果，防止功率半导体模块烧毁损坏。优选为，在散热件6上设置有散热柱61、散热鳍片和散热孔中的至少一种，提高散热件6的散热效率和散热效果。顶盖7上设置有多个针孔71，多个针孔71与多个端子插针4一一对应设置，方便端子插针4穿过顶盖7。功率半导体模块内还设置有封胶体，封胶体优选为封装树脂或者硅凝胶，封胶体将封装至整个电极端子51延伸处。

作为可选的实施方式，如图4和图5所示，在每个功率区域14内，通过平行式键合引线8依次连接第一采样铜层111、第一功率铜层113上的第一功率芯片2和第一功率铜层113上的第二功率芯片3；第一功率铜层113上的第二功率芯片3的门极通过键合引线8与第一门极铜层115连接。

通过平行式键合引线8依次连接第二采样铜层112、第二功率铜层114上的第一功率芯片2、第二功率铜层114上的第二功率芯片3和第一功率铜层113；第二功率铜层114上的第二功率芯片3的门极通过键合引线8与第二门极铜层116连接。具体的，键合引线8优选为铝线，通过平行式布局键合引线8连接，不仅提高了功率半导体模块所能承受的功率，还进一步的降低了杂散电感。

作为可选的实施方式，在每个功率区域14内，每个第一功率芯片2为FRD芯片；每个第二功率芯片3为IGBT芯片。具体的，在每个功率区域14内，第一功率铜层113和第二功率铜层114上均设置的多个第一功率芯片2均为FRD芯片，第一功率铜层113和第二功率铜层114上均设置的多个第二功率芯片3均为IGBT芯片，通过集成FRD芯片和IGBT芯片，能够提高功率半导体模块的耐压性和增大功率。

实施例仅是一个特例，并不表明本实用新型就这样一种实现方式。

以上所述仅为本实用新型的较佳实施例而已，本领域技术人员知悉，在不脱离本实用新型的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等同替换。另外，在本实用新型的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本实用新型的精神和范围。因此，本实用新型不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本实用新型的保护范围。

Claims (10)

1.一种DBC板的图层结构，其特征在于，包括依次设置的第一金属层(11)、陶瓷层(12)和第二金属层(13)；所述第一金属层(11)被刻蚀成多个功率区域(14)；

每个所述功率区域(14)均包括第一采样铜层(111)、第二采样铜层(112)、第一功率铜层(113)、第二功率铜层(114)、第一门极铜层(115)和第二门极铜层(116)；在每个所述功率区域(14)内，在所述第一功率铜层(113)的第一端设置第一采样铜层(111)，在所述第二功率铜层(114)的第一端设置第二采样铜层(112)，在所述第一功率铜层(113)的第二端相邻设置所述第二功率铜层(114)的第二端，所述第一门极铜层(115)设置在所述第一功率铜层(113)的第一通孔(1131)内，所述第二门极铜层(116)设置在所述第二功率铜层(114)的第一凹部(1141)内；

在每个所述功率区域(14)内，所述第一功率铜层(113)的第二端和所述第二功率铜层(114)的第二端用于设置多个第一功率芯片(2)，所述第一功率铜层(113)的第一端和第二功率铜层(114)的第一端用于设置多个第二功率芯片(3)。

2.根据权利要求1所述的DBC板的图层结构，其特征在于，在每个所述功率区域(14)内，所述第一功率铜层(113)的多个所述第一功率芯片(2)的位置与所述第二功率铜层(114)的多个所述第一功率芯片(2)的位置一一对应设置；在所述第一功率铜层(113)上，多个所述第一功率芯片(2)的位置与多个所述第二功率芯片(3)的位置一一对齐且相互平行；在所述第二功率铜层(114)上，多个所述第一功率芯片(2)的位置与多个所述第二功率芯片(3)的位置一一对齐且相互平行。

3.根据权利要求2所述的DBC板的图层结构，其特征在于，在每个所述功率区域(14)内，所述第一功率铜层(113)的第二端上设置有第二凹部(1133)，所述第二功率铜层(114)的第二端上设置有凸部(1142)；所述第二凹部(1133)与所述凸部(1142)对应设置且相互匹配。

4.根据权利要求3所述的DBC板的图层结构，其特征在于，每个所述功率区域(14)还包括热敏电阻铜层(117)，在每个所述功率区域(14)内，所述热敏电阻铜层(117)设置在所述第一功率铜层(113)的第二通孔(1132)内。

5.一种功率半导体模块，其特征在于，包括如权利要求1-4任一项所述的DBC板的图层结构，还包括封装外框(5)、散热件(6)、顶盖(7)，以及设置在所述图层结构(1)的每个功率区域(14)上的一个端子组、多个第一功率芯片(2)、多个第二功率芯片(3)和多个端子插针(4)；所述散热件(6)固定在所述封装外框(5)的下方，所述顶盖(7)固定在所述封装外框(5)上方，所述封装外框(5)、散热件(6)和所述顶盖(7)形成的容纳腔，所述图层结构(1)固定在所述容纳腔内；

在每个所述功率区域(14)上，一个所述端子组固定在所述封装外框(5)的侧面，多个所述第一功率芯片(2)平均分布在所述功率区域(14)的第一功率铜层(113)的第二端和第二功率铜层(114)的第二端，多个所述第二功率芯片(3)平均分布在所述功率区域(14)的第一功率铜层(113)的第一端和第二功率铜层(114)的第一端。

6.根据权利要求5所述的功率半导体模块，其特征在于，在每个所述功率区域(14)内，多个所述端子插针(4)分别设置在所述图层结构(1)的第一采样铜层(111)、第二采样铜层(112)、第二功率铜层(114)、第一门极铜层(115)、第二门极铜层(116)和所述图层结构(1)的热敏电阻铜层(117)上。

7.根据权利要求6所述的功率半导体模块，其特征在于，在每个所述功率区域(14)内，所述端子组包括两个电极端子(51)和一个功率端子(52)，每个所述电极端子(51)均设置在所述封装外框(5)的第一端上，所述功率端子(52)设置在所述封装外框(5)的第二端上；

每个所述电极端子(51)的长引脚(511)均与所述第二功率铜层(114)上对应设置的凸部(1142)电气连接，每个所述电极端子(51)的短引脚(512)均与所述第一采样铜层(111)电气连接；所述功率端子(52)的引脚与所述第二采样铜层(112)电气连接。

8.根据权利要求7所述的功率半导体模块，其特征在于，所述散热件(6)与所述图层结构(1)的第二金属层(13)焊接固定；所述散热件(6)的结构为板状结构；所述顶盖(7)上设置有与每个所述端子插针(4)相对应的针孔(71)。

9.根据权利要求8所述的功率半导体模块，其特征在于，在每个所述功率区域(14)内，通过平行式键合引线(8)依次连接所述第一采样铜层(111)、所述第一功率铜层(113)上的第一功率芯片(2)和所述第一功率铜层(113)上的第二功率芯片(3)；所述第一功率铜层(113)上的第二功率芯片(3)的门极通过键合引线(8)与所述第一门极铜层(115)连接；

通过平行式键合引线(8)依次连接所述第二采样铜层(112)、所述第二功率铜层(114)上的第一功率芯片(2)、所述第二功率铜层(114)上的第二功率芯片(3)和所述第一功率铜层(113)；所述第二功率铜层(114)上的第二功率芯片(3)的门极通过键合引线(8)与所述第二门极铜层(116)连接。

10.根据权利要求9所述的功率半导体模块，其特征在于，在每个所述功率区域(14)内，每个所述第一功率芯片(2)为FRD芯片；每个所述第二功率芯片(3)为IGBT芯片；所述散热件(6)上设置有散热柱(61)、散热鳍片和散热孔中的至少一种；所述端子插针(4)的结构为直立形结构或弯形结构。