CN220822880U - 一种用于提高开关电源的轻载效率的过零检测电路 - Google Patents
一种用于提高开关电源的轻载效率的过零检测电路 Download PDFInfo
- Publication number
- CN220822880U CN220822880U CN202322136766.XU CN202322136766U CN220822880U CN 220822880 U CN220822880 U CN 220822880U CN 202322136766 U CN202322136766 U CN 202322136766U CN 220822880 U CN220822880 U CN 220822880U
- Authority
- CN
- China
- Prior art keywords
- current
- tube
- power supply
- nmos tube
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 61
- 238000005070 sampling Methods 0.000 claims abstract description 88
- 230000000630 rising effect Effects 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000004146 energy storage Methods 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本实用新型提供一种用于提高开关电源的轻载效率的过零检测电路,所述过零检测电路包括电流采样电路,其输入端分别连接开关电压节点、开关电源的输出端,输出端连接失调处理电路的输入端,其在电感电流下降阶段输出与流过整流管的电流成比例的采样电流;和失调处理电路,其输入端连接电流采样电路的输出端,输出端连接逻辑控制单元的输入端,其在电感电流下降阶段比较电感电流上升阶段的采样电流和下降阶段的采样电流,在比较结果为相等时产生相应的逻辑单元跳变信号,该逻辑单元跳变信号使得逻辑控制单元产生控制整流管关闭的第二时钟信号。本实用新型的过零检测电路提高过零检测功能的准确性和及时性,从而提高开关电源在轻载时的转换效率。
Description
技术领域
本实用新型属于集成电路技术领域,具体涉及一种用于提高开关电源的轻载效率的过零检测电路。
背景技术
开关电源由于其高功率密度、高转化效率等优势被广泛应用于便携式及手提式电子设备中。在穿戴型设备中,往往要求开关电源在轻载条件下拥有较高的转化效率。自开关电源采用同步整流技术以来,电感电流反灌造成的能量损耗问题对轻载状态下的转换效率发起了挑战。
为了提高轻载效率往往需要采用DCM工作模式,也就是当电感电流下降到0A时,关闭功率管和整流管以保持零电流状态直到下一个工作周期。对于输出电感电流在一个工作周期内的工作状态可以分为上升阶段,在此阶段功率管导通整流管关断,电感电流上升;下降阶段,在此阶段功率管关断整流管导通,电感电流下降;零电流阶段,在此阶段功率管和整流管均关断,电感保持零电流状态。
相对于异步整流,同步整流电路的特殊结构决定了在电感电流下降到0A时需要过零检测电路提供准确的过零检测信号以关断整流管。受半导体制程的工艺误差、温度偏差等因素影响,过零检测电路存在随机的输入失调使过零检测信号的产生时刻与电感零电流点无法做到准确同步,由此导致的两种异常现象被称为过零触发超前现象、和过零触发滞后现象。如图1所示,当过零检测信号超前于电感零电流点时被称为过零触发超前现象,此时功率管和整流管均关断,电感上的正电流将流过整流管的体二极管造成额外的损耗;当过零检测信号滞后于电感零电流点时被称为过零触发滞后现象,此时电感上产生负电流导致损耗增大,同时功率管和整流管的开关节点上会产生较大的电压过冲,进一步增大开关损耗,并引入EMI问题。
现有的过零检测方法大致可以分为两种,一种为通过间接采样方式,将采样功率管和整流管的开关节点的电压与固定电压作比较,比如BUCK-BOOST开关电源中,用节点电压与输出电压作比较,当电感上为正电流时,输出电压大于节点电压,当电感电流过零产生负电流时,节点电压大于输出电压,从而产生过零检测信号;另一种为通过直接采样方式,采样电感电流即开关电流来与0A作比较,从而产生过零检测信号。
由于这两种检测方法通过采样信号与固定电压或电流作比较,采样电路的随机输入失调无法及时得到修正,引起过零检测偏差,出现过零触发超前或滞后现象,从而导致轻载转化效率的降低。即使存在利用计数器采取逐步逼近的方法实现失调抵消功能,但需要几个周期才能完成校准无法实现实时修正,同时复杂的电路结构为系统设计增加了额外的压力。
实用新型内容
本实用新型的目的是提供一种应用在开关电源的过零检测电路设计思想,以提高开关电源工作在轻载时的转化效率。
为解决上述问题,本实用新型提供一种用于提高开关电源的轻载效率的过零检测电路,所述开关电源包括一端与所述开关电压节点连接的功率管、整流管和储能电感,功率管的另一端与电源电压的正极相连,所述整流管的另一端为开关电源的输出端,所述功率管和整流管的栅端均与一逻辑控制单元连接,所述逻辑控制单元设置为向功率管的栅端提供第一时钟信号,向整流管的栅端提供第二时钟信号,所述过零检测电路包括电流采样电路和失调处理电路;所述电流采样电路的第一输入端连接开关电压节点,其第二输入端连接开关电源的输出端,且其输出端连接失调处理电路的第一输入端,其设置为在电感电流下降阶段输出与流过整流管的电流成比例的采样电流;所述失调处理电路的第一输入端与电流采样电路的输出端连接,其输出端连接逻辑控制单元的输入端,其设置为在电感电流下降阶段比较电感电流上升阶段的采样电流和电感电流下降阶段的采样电流,在比较结果为相等时产生相应的逻辑单元跳变信号,该逻辑单元跳变信号使得逻辑控制单元产生控制整流管关闭的第二时钟信号。
所述电流采样电路包括:
多路选择器,多路选择器的第一输入端连接电流采样电路的第二输入端,多路选择器的第二输入端连接电流采样电路的第一输入端,选择控制端连接第一时钟信号和第二时钟信号;
第一NMOS管,其源端连接多路选择器的输出端;
第二NMOS管,其源端连接所述电流采样电路的第二输入端,第二NMOS管的栅端与第一NMOS管的栅端相连并连接第二NMOS管的漏端;
第一电阻,其连接在在第一NMOS管的源端和多路选择器的输出端之间;
第二电阻,其连接在第二NMOS管的源端和所述过零检测电路的第二输入端之间;
第一电流源,该第一电流源的正极连接电源电压,负极连接第一NMOS管的漏端;
第二电流源,该第二电流源的正极连接电源电压,负极连接第二NMOS管的漏端;以及
第三NMOS管,该第三NMOS管的源端连接第二NMOS管的源端,第三NMOS管的栅端连接第一NMOS管的漏端,第三NMOS管的漏端为所述电流采样电路的输出端。
所述第一电流源和第二电流源二者的电流相等,且第一电阻的阻值等于第二电阻的阻值的2倍。
所述多路选择器的选择控制端口分别连接第一时钟信号和第二时钟信号,所述多路选择器对第一输入端和第二输入端的选择受第一时钟信号和第二时钟信号控制,在电感电流下降阶段,第二时钟信号为高且第一时钟信号为低,多路选择器选择第二输入端与其输出端电连接;否则,多路选择器选择第一输入端与其输出端电连接。
所述失调处理电路的第二输入端经过反相器连接第二时钟信号,所述失调处理电路设置为通过第二时钟信号的取反信号在比较结果不相等时使逻辑单元跳变信号终止。
所述失调处理电路包括:
第一PMOS管,第一PMOS管的漏端与栅端相连,并连接电流采样电路的输出端,第一PMOS管的源端连接电源电压;
第二PMOS管,第二PMOS管的源端连接电源电压,第二PMOS管的栅端连接第一PMOS管的栅端;
第三PMOS管,第三PMOS管的源端连接电源电压,第三PMOS管的栅端连接第二PMOS管的栅端;
第四NMOS管,第四NMOS管的源端接地,第四NMOS管的漏端与栅端相连并且与第二PMOS管的漏端相连;
第五NMOS管,该第五NMOS管的源端接地,第五NMOS管的漏端连接第三PMOS管的漏端;
第六NMOS管,第六NMOS管的源端接地,第六NMOS管的漏端连接MP3的漏端,第六NMOS管的栅端连接第二时钟信号的取反信号;
第一受控开关,第一受控开关连接在第三PMOS管的源端和电源电压之间;
第一保持电容,第一保持电容的负极接地,正极连接第四NMOS管的栅端;
第二保持电容,第二保持电容的负极接地,第二保持电容的正极连接第五NMOS管的栅端;
第二受控开关,第二受控开关连接在第四NMOS管的栅端和第一保持电容的正极之间;
第三受控开关,第三受控开关连接在第一保持电容的正极与第二保持电容的正极之间;以及
缓冲器,缓冲器的输入端连接第三PMOS管的漏端与第五NMOS管的漏端的连接点,缓冲器的输出端为所述失调处理电路的输出端。
所述第一、第二和第三受控开关的开关状态由多路选择器从第一输入端和第二输入端中选择的一个的输出信号决定,当电感电流下降阶段,多路选择器选择第二输入端与其输出端点连接并驱动第一、第二和第三受控开关,使得第一受控开关和第三受控开关导通,第二受控开关关断;否则,多路选择器选择第一输入端与其输出端点连接并驱动第一、第二和第三受控开关,使得第一受控开关和第三受控开关关断,第二受控开关导通。
所述第四NMOS管和第五NMOS管具有成比例的尺寸,且第二PMOS管和第三PMOS管具有与第四NMOS管和第五NMOS管的尺寸比例相同比例的尺寸。
所述储能电感的另一端接地,所述开关电源的输出端与输出电容和负载电阻均连接,输出电容和负载电阻均接地。
本实用新型提供的过零检测电路通过输出与流过整流管的电流成比例的采样电流,并且比较上升和下降阶段的采样电流,可以克服温度和半导体制程工艺误差对检测精度的影响,提高过零检测功能的准确性和及时性,从而提高开关电源在轻载时的转换效率。
附图说明
图1是典型的过零检测过程中的两种异常现象的原理图;
图2是本实用新型提供的用于提高开关电源的轻载效率的过零检测电路图;
图3是本实用新型提供的过零检测电路的局部电路图;
图4是本实用新型提供的过零检测电路的局部电路图;
图5是第一时钟信号、第二时钟信号、OZ信号和储能电感的电流的信号时序图。
具体实施方式
在优化过零检测电路的过程中发现,现有的过零检测方法大致可以分为两种,一种为通过采样功率管和整流管开关节点电压与固定电压作比较,比如BUCK-BOOST开关电源中,用节点电压与输出电压作比较,当电感上为正电流时,输出电压大于节点电压,当电感电流过零产生负电流时,节点电压大于输出电压,从而产生过零检测信号;另一种为通过采样电感电流与0A作比较,从而产生过零检测信号。然而过零检测是否准确,受工艺误差和温度偏差引起的随机输入失调影响较大,直接影响轻载状态时开关电源的转化效率。
不同芯片失调往往不同,导致每片芯片的零电流点也不同。尤其是在现有的开关电源方案中,为提高重载效率,导通电阻越来越小,微小的检测误差会造成较大的电感电流误差,这会削弱同步整流的优势,甚至还会造成相反效果。
为解决上述存在的问题,本实用新型提供了一种用于提高开关电源的轻载效率的过零检测电路。
为更加清楚的表示,下面将结合附图对本实用新型做详细的说明。
如图2所示为根据本实用新型的一个实施例的用于提高开关电源的轻载效率的过零检测电路,所述开关电源包括一端与所述开关电压节点SW连接的功率管MH、整流管ML和储能电感Lsw,储能电感Lsw的另一端接地,功率管MH的另一端与电源电压Vin的正极相连,所述整流管ML的另一端为开关电源的输出端Vout,其与输出电容Co和负载电阻RL均连接,输出电容Co和负载电阻RL均接地。负载电阻RL表示开关电源在使用时的负载。
所述功率管MH和整流管ML的栅端均与一逻辑控制单元200连接,所述逻辑控制单元200设置为向功率管MH的栅端提供第一时钟信号HDRV,向整流管ML的栅端提供第二时钟信号LDRV。在本实施例中,第一时钟信号HDRV和第二时钟信号LDRV均为PWM信号。功率管MH的源端和整流管ML的漏极与所述开关电压节点SW连接,功率管MH,整流管ML均是NMOS功率管。功率管MH在第一时钟信号HDRV为高时导通,并在第一时钟信号HDRV为低时关断;整流管ML在第二时钟信号LDRV为高时导通,并在LDRV为低时关断。第一时钟信号HDRV和第二时钟信号LDRV的信号时序图如图5所示。
本实用新型的用于提高开关电源的轻载效率的过零检测电路100具有第一输入端、第二输入端和第三输入端;所述过零检测电路100的第一输入端连接开关电压节点SW,其第二输入端连接开关电源的输出端Vout,其第三输入端连接第二时钟信号LDRV的取反信号即,通过反相器与第二时钟信号LDRV连接;所述过零检测电路100的输出端连接逻辑控制单元200的输入端。
如图2所示,所述过零检测电路100包括电流采样电路110和与电流采样电路110的输出端连接的失调处理电路120。电流采样电路110具有第一输入端和第二输入端,电流采样电路110的第一输入端作为过零检测电路100的第一输入端,电流采样电路110的第二输入端作为过零检测电路100的第二输入端;失调处理电路120具有第一输入端和第二输入端,失调处理电路120的第一输入端与电流采样电路110的输出端连接,失调处理电路120的第二输入端与第二时钟信号LDRV的取反信号连接,失调处理电路120的输出端作为过零检测电路100的输出端。
如图3所示为所述电流采样电路110的具体电路结构图。电流采样电路110设置为在电感电流下降阶段输出与流过整流管ML的电流成比例的采样电流IS。因为,电感电流过零事件总是发生在整流管ML导通功率管MH关断时,所述电流采样电路110只需要采样整流管ML导通功率管MH关断时流过整流管ML的电流即可。如图3所示,所述电流采样电路110包括:多路选择器SL,多路选择器SL的第一输入端Φ连接电流采样电路110的第二输入端(从而与开关电源的输出端Vout连接),多路选择器SL的第二输入端连接电流采样电路110的第一输入端(从而与开关电压节点SW连接),多路选择器SL的选择控制信号连接第一时钟信号HDRV和第二时钟信号LDRV,以使得多路选择器SL对第一输入端Φ和第二输入端/>的选择受第一时钟信号HDRV和第二时钟信号LDRV控制;第一NMOS管MN1,其源端连接多路选择器SL的输出端;第二NMOS管MN2,其源端连接所述电流采样电路110的第二输入端,第二NMOS管MN2的栅端与第一NMOS管MN1的栅端相连并连接第二NMOS管MN2的漏端;第一电阻R1,其连接在在第一NMOS管MN1的源端和多路选择器SL的输出端之间;第二电阻Rs,其连接在第二NMOS管的源端和所述过零检测电路的第二输入端之间;第一电流源IX1,该第一电流源IX1的正极连接电源电压Vin,负极连接第一NMOS管MN1的漏端;第二电流源IX2,该第二电流源IX2的正极连接电源电压Vin,负极连接第二NMOS管MN2的漏端;第三NMOS管MN3,该第三NMOS管MN3的源端连接第二NMOS管MN2的源端,第三NMOS管MN3的栅端连接第一NMOS管MN1的漏端,第三NMOS管MN3的漏端为所述电流采样电路110的输出端ISENSE。
第一电流源IX1和第二电流源IX2是保证电路正常工作的偏置电流,在本实施例中,第一电流源IX1和第二电流源IX2二者的电流相等。第一电阻R1的阻值等于第二电阻Rs的阻值的2倍。
所以,多路选择器SL对第一输入端Φ和第二输入端的选择受第一时钟信号HDRV和第二时钟信号LDRV控制。由此,多路选择器SL的工作流程如下:当电感电流下降阶段,对应第二时钟信号LDRV为高且第一时钟信号HDRV为低,相应地整流管ML导通且功率管MH关断时,多路选择器SL选择第二输入端/>与其输出端点连接,此时,将整流管ML接入电流采样电路110,所述电流采样电路110的输出端ISENSE输出与流过整流管ML的电流成比例的电流,完成采样;而当电感电流上升阶段,对应第一时钟信号HDRV为高且第二时钟信号LDRV为低,相应功率管MH导通且整流管ML关断的阶段,多路选择器SL选择第一输入端Φ与其输出端点连接,此时所述电流采样电路110的输出端ISENSE输出与流过整流管ML的电流无关的恒定值。
如图4所示为所述失调处理电路120的具体电路结构图。所述失调处理电路120设置为在电感电流下降阶段比较电感电流上升阶段的采样电流和电感电流下降阶段的采样电流,在比较结果为相等时产生相应的逻辑单元跳变信号,该逻辑单元跳变信号使得逻辑控制单元200产生控制整流管ML关闭的第二时钟信号LDRV。所述失调处理电路120包括:第一PMOS管MP1,第一PMOS管MP1的漏端与栅端相连,并连接电流采样电路110的输出端ISENSE,第一PMOS管MP1的源端连接电源电压Vin;第二PMOS管MP2,第二PMOS管MP2的源端连接电源电压Vin,第二PMOS管MP2的栅端连接第一PMOS管MP1的栅端;第三PMOS管MP3,第三PMOS管MP3的源端连接电源电压Vin,第三PMOS管MP3的栅端连接第二PMOS管MP2的栅端;第四NMOS管MN4,第四NMOS管MN4的源端接地,第四NMOS管MN4的漏端与栅端相连并且与第二PMOS管PM2的漏端相连;第五NMOS管MN5,该第五NMOS管MN5的源端接地,第五NMOS管MN5的漏端连接第三PMOS管MP3的漏端;第六NMOS管MN6,第六NMOS管MN6的源端接地,第六NMOS管MN6的漏端连接MP3的漏端,第六NMOS管MN6的栅端连接第二时钟信号LDRV的取反信号第一受控开关sd1,第一受控开关sd1连接在第三PMOS管MP3的源端和电源电压Vin之间;第一保持电容C1,第一保持电容C1的负极接地,正极连接第四NMOS管MN4的栅端;第二保持电容C2,第二保持电容C2的负极接地,第二保持电容C2的正极连接第五NMOS管MN5的栅端;第二受控开关sd2,第二受控开关sd2连接在第四NMOS管MN4的栅端和第一保持电容C1的正极之间;第三受控开关sd3,第三受控开关sd3连接在第一保持电容C1的正极与第二保持电容C2的正极之间;缓冲器BUFF,缓冲器BUFF的输入端连接第三PMOS管MP3的漏端与第五NMOS管MN5的漏端的连接点IZCMP,缓冲器BUFF的输出端为所述失调处理电路120的输出端,也是所述过零检测电路100的输出端。
如图4所示,受控开关sd1,sd2,sd3的开关状态由多路选择器SL从第一输入端Φ和第二输入端中选择的一个的输出信号决定,多路选择器SL对第一输入端Φ和第二输入端的选择受第一时钟信号HDRV和第二时钟信号LDRV信号控制。当电感电流下降阶段,也就是第二时钟信号LDRV为高且第一时钟信号HDRV为低的阶段,多路选择器SL选择第二输入端与其输出端电连接并驱动受控开关sd1,sd2,sd3,使得第一受控开关sd1和第三受控开关sd3导通,第二受控开关sd2关断;否则,如当电感电流上升阶段,也就是第一时钟信号HDRV为高且第二时钟信号LDRV为低的阶段,多路选择器SL选择第一输入端Φ与其输出端电连接并驱动受控开关sd1,sd2,sd3,使得第一受控开关sd1和第三受控开关sd3关断,第二受控开关sd2导通。
在本实施例中,第四NMOS管MN4和第五NMOS管MN5保持相同尺寸,当然第四NMOS管MN4和第五NMOS管MN5也可设计为成比例的尺寸,但同时第二PMOS管MP2和第三PMOS管MP3也要采用与第四NMOS管MN4和第五NMOS管MN5的尺寸比例相同比例的尺寸。
根据本实用新型的一个实施例,用于提高开关电源的轻载效率的过零检测电路的功能的实现过程包括:
当电感电流处于上升阶段,也就是功率管MH开启整流管ML关闭阶段,所述电流采样电路110中的多路选择器选择第一输入端Φ,第一电阻R1和第二电阻RS的一端接同一电压(即固定的开关电源的输出端Vout的电压),第一电流源IX1和第二电流源IX2为两路大小相同的电流分别流过各自连接的NMOS管MN1、MN2和电阻R1、RS。第一NMOS管MN1和第二NMOS管MN2构成电流镜结构,可以保证第一电阻R1和第二电阻RS的另一端(即同一端)在同一电压上,以上可知第一电阻R1和第二电阻RS两端电压相等。因为,R1=2RS,为了维持电阻两端相等的电压,所以流过第二电阻RS的电流等于两倍流过第一电阻R1的电流IRS也就是电流源电流IB,IRS=2IB。流过第二电阻RS的电流有两条支路,有一条为第二电流源IX2产生的电流源电流IB,另一条为流过第三NMOS管MN3的电流IS,得到IS=IB。第三NMOS管MN3的作用为调整管,其会根据第二电阻RS的电流需求,调整流过第三NMOS管MN3的电流IS。因此,在电感电流处于上升阶段时,电流采样电路110中有三条电流支路,电流均为电流源电流IB,输出端ISENSE的电流的大小等于电流源电流IB。也就是说,此时所述电流采样电路110的输出端ISENSE的电流(即采样电流IS)为一个固定值。
当电感电流处于下降阶段,也就是功率管关闭整流管开启阶段,此时,将整流管ML接入电路,所述电流采样电路110中的多路选择器选择第二输入端此时,将整流管ML接入电路,由于此时整流管ML处于开启状态,在开关电源的输出端Vout与开关电压节点SW之间存在整流管的导通电阻Ron,流过整流管ML的电流为电感电流Ilsw,方向自右向左,随着电感电流的下降,采样电流IS与电感电流Ilsw存在如下电压关系公式:IB·R1=(IB+IS)·RS+Ilsw·Ron,化简可以得到采样电流IS=IB-Ilsw·Ron/RS,其中,Ron为整流管ML的导通电阻。需要说明的是,流过RS的电流IB+IS也会流入整流管ML,但是IB+IS与电感电流Ilsw量级相差太大,可忽略不计,所以公式中没有体现。
在失调处理电路120中,采样电流IS通过第一PMOS管MP1和第二PMOS管MP2在第四NMOS管MN4的栅端上产生感生电压VDS,感生电压VDS用于之后作用在第五NMOS管MN5的栅端上,产生与采样电流IS成比例的电流。由于采样电流IS通过第一PMOS管MP1和第二PMOS管MP2的电流镜结构,流入第四NMOS管MN4的漏端,电流流入导致第四NMOS管MN4开启。当电感电流处于上升阶段,所有受控开关的控制信号为电流采样电路110的第一输入端Φ的信号,第一受控开关sd1和第三受控开关sd3关断,第二受控开关sd2导通,将感生电荷储存在第一保持电容C1上;当电感电流处于下降阶段,所有受控开关的控制信号为第二输入端的输出信号,第二受控开关sd2关断,第一受控开关sd1和第三受控开关sd3导通,第三受控开关sd3的导通将第一保持电容C1上的电荷转移到第二保持电容C2上,产生与第四NMOS管MN4栅上相同的感生电压,同时在MN5的漏端产生电感电流上升阶段的采样电流IS,而根据电流镜基本原理,sd1的导通将在MP3的漏端产生电感电流下降阶段的采样电流IS,第三PMOS管MP3上流过电流,可以认为是开启。电感电流上升阶段的采样电流IS和电感电流下降阶段的采样电流IS这两路电流在连接点IZCMP上进行比较,缓冲器BUFF在比较结果为/>时产生相应的逻辑单元跳变信号(即信号OZ上跳)并将逻辑单元跳变信号输出至逻辑控制单元200,以产生控制整流管ML关闭的第二时钟信号LDRV,其中上跳的OZ信号所对应产生的第二时钟信号LDRV为低电平,整流管ML是在收到LDRV为低电平时关断;同时第二时钟信号LDRV的取反信号/>使逻辑单元跳变信号终止(即信号OZ下跳)以使第六NMOS管MN6开启,缓冲器BUFF的输入信号下拉,为下一检测周期做准备。也就是说,所述失调处理电路120设置为通过第二时钟信号LDRV的取反信号在比较结果不相等时使逻辑单元跳变信号终止。其中,第六NMOS管MN6宽长比要略大于第五NMOS管MN5。失调抵消过程的实现原理在于,当电感电流处于上升阶段时,采样电流IS中包含了芯片的输入失调信息,当电感电流处于下降阶段,并在IZCMP点上做比较时,会将输入失调信息抵消掉,从而在一个工作周期内,便可以消除输入失调对过零检测准确性的影响,从而提高开关电源在轻载时的转化效率。
上述校准过程的关系,也可以用公式表示,具体的可以有如下关系式。
如图3所示,电流采样电路110中,第一电流源IX1和第二电流源IX2产生相等电流IB,电阻R1=2Rs,当电感电流Ilsw处于上升阶段可以有以下公式:
ISΦ=IB;
其中,ISΦ是电感电流上升阶段的采样电流,是电感电流下降阶段的采样电流。
当电感电流Ilsw处于下降阶段可以有以下公式:
其中,Ron是整流管的导通电阻,ISΦ是电感电流下降阶段的采样电流。
失调处理电路120中,当电感电流Ilsw处于下降阶段,在IZCMP处比较ISΦ和的大小。由以上公式可以得到如下比较结果:
当电感电流为正时,
当电感电流为零时,
当电感电流为负时,
当电感电流为零时,缓冲器BUFF产生OZ信号,经逻辑控制单元,控制整流管关断。
相较于现有的利用SW电压与开关电源的输出端Vout作比较或者利用采样电流与0A作比较两种方法,本实用新型提供的过零检测电路特点在于,采样电流比较的对象为包含随机输入失调信息的固定电流IB,在作比较的过程中,随机输入失调信息将会被抵消,从而消除输入失调对过零检测准确性的影响,进而提高开关电源在轻载模式下的转化效率。
本实用新型内容披露如上,仅用以说明本实用新型的技术方案,并非局限于此。本领域的普通技术人员应当理解,可对本实用新型的技术方案进行更改或等同替换,因此本实用新型的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种用于提高开关电源的轻载效率的过零检测电路,所述开关电源包括一端与开关电压节点连接的功率管、整流管和储能电感,功率管的另一端与电源电压的正极相连,所述整流管的另一端为开关电源的输出端,所述功率管和整流管的栅端均与一逻辑控制单元连接,所述逻辑控制单元设置为向功率管的栅端提供第一时钟信号,向整流管的栅端提供第二时钟信号,其特征在于,所述过零检测电路包括电流采样电路和失调处理电路;所述电流采样电路的第一输入端连接开关电压节点,其第二输入端连接开关电源的输出端,且其输出端连接失调处理电路的第一输入端,其设置为在电感电流下降阶段输出与流过整流管的电流成比例的采样电流;所述失调处理电路的第一输入端与电流采样电路的输出端连接,其输出端连接逻辑控制单元的输入端,其设置为在电感电流下降阶段比较电感电流上升阶段的采样电流和电感电流下降阶段的采样电流,在比较结果为相等时产生相应的逻辑单元跳变信号,该逻辑单元跳变信号使得逻辑控制单元产生控制整流管关闭的第二时钟信号。
2.根据权利要求1所述的用于提高开关电源的轻载效率的过零检测电路,其特征在于,所述电流采样电路包括:
多路选择器,多路选择器的第一输入端连接电流采样电路的第二输入端,多路选择器的第二输入端连接电流采样电路的第一输入端;
第一NMOS管,其源端连接多路选择器的输出端;
第二NMOS管,其源端连接所述电流采样电路的第二输入端,第二NMOS管的栅端与第一NMOS管的栅端相连并连接第二NMOS管的漏端;
第一电阻,其连接在第一NMOS管的源端和多路选择器的输出端之间;
第二电阻,其连接在第二NMOS管的源端和所述过零检测电路的第二输入端之间;
第一电流源,该第一电流源的正极连接电源电压,负极连接第一NMOS管的漏端;
第二电流源,该第二电流源的正极连接电源电压,负极连接第二NMOS管的漏端;以及
第三NMOS管,该第三NMOS管的源端连接第二NMOS管的源端,第三NMOS管的栅端连接第一NMOS管的漏端,第三NMOS管的漏端为所述电流采样电路的输出端。
3.根据权利要求2所述的用于提高开关电源的轻载效率的过零检测电路,其特征在于,所述第一电流源和第二电流源二者的电流相等,且第一电阻的阻值等于第二电阻的阻值的2倍。
4.根据权利要求2所述的用于提高开关电源的轻载效率的过零检测电路,其特征在于,所述多路选择器的选择控制端口分别连接第一时钟信号和第二时钟信号,对第一输入端和第二输入端的选择受第一时钟信号和第二时钟信号控制,在电感电流下降阶段,第二时钟信号为高且第一时钟信号为低,多路选择器选择第二输入端与其输出端点连接;否则,多路选择器选择第一输入端与其输出端点连接。
5.根据权利要求1所述的用于提高开关电源的轻载效率的过零检测电路,其特征在于,所述失调处理电路的第二输入端经过反相器连接第二时钟信号,所述失调处理电路设置为通过第二时钟信号的取反信号在比较结果不相等时使逻辑单元跳变信号终止。
6.根据权利要求2所述的用于提高开关电源的轻载效率的过零检测电路,其特征在于,所述失调处理电路包括:
第一PMOS管,第一PMOS管的漏端与栅端相连,并连接电流采样电路的输出端,第一PMOS管的源端连接电源电压;
第二PMOS管,第二PMOS管的源端连接电源电压,第二PMOS管的栅端连接第一PMOS管的栅端;
第三PMOS管,第三PMOS管的源端连接电源电压,第三PMOS管的栅端连接第二PMOS管的栅端;
第四NMOS管,第四NMOS管的源端接地,第四NMOS管的漏端与栅端相连并且与第二PMOS管的漏端相连;
第五NMOS管,该第五NMOS管的源端接地,第五NMOS管的漏端连接第三PMOS管的漏端;
第六NMOS管,第六NMOS管的源端接地,第六NMOS管的漏端连接MP3的漏端,第六NMOS管的栅端连接第二时钟信号的取反信号;
第一受控开关,第一受控开关连接在第三PMOS管的源端和电源电压之间;
第一保持电容,第一保持电容的负极接地,正极连接第四NMOS管的栅端;
第二保持电容,第二保持电容的负极接地,第二保持电容的正极连接第五NMOS管的栅端;
第二受控开关,第二受控开关连接在第四NMOS管的栅端和第一保持电容的正极之间;
第三受控开关,第三受控开关连接在第一保持电容的正极与第二保持电容的正极之间;以及
缓冲器,缓冲器的输入端连接第三PMOS管的漏端与第五NMOS管的漏端的连接点,缓冲器的输出端为所述失调处理电路的输出端。
7.根据权利要求6所述的用于提高开关电源的轻载效率的过零检测电路,其特征在于,所述第一、第二和第三受控开关的开关状态由多路选择器从第一输入端和第二输入端中选择的一个的输出信号决定,当电感电流下降阶段,多路选择器选择第二输入端与其输出端点连接并驱动第一、第二和第三受控开关,使得第一受控开关和第三受控开关导通,第二受控开关关断;否则,多路选择器选择第一输入端与其输出端点连接并驱动第一、第二和第三受控开关,使得第一受控开关和第三受控开关关断,第二受控开关导通。
8.根据权利要求6所述的用于提高开关电源的轻载效率的过零检测电路,其特征在于,所述第四NMOS管和第五NMOS管具有成比例的尺寸,且第二PMOS管和第三PMOS管具有与第四NMOS管和第五NMOS管的尺寸比例相同比例的尺寸。
9.根据权利要求1所述的用于提高开关电源的轻载效率的过零检测电路,其特征在于,所述储能电感的另一端接地,所述开关电源的输出端与输出电容和负载电阻均连接,输出电容和负载电阻均接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322136766.XU CN220822880U (zh) | 2023-08-09 | 2023-08-09 | 一种用于提高开关电源的轻载效率的过零检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322136766.XU CN220822880U (zh) | 2023-08-09 | 2023-08-09 | 一种用于提高开关电源的轻载效率的过零检测电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220822880U true CN220822880U (zh) | 2024-04-19 |
Family
ID=90710079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322136766.XU Active CN220822880U (zh) | 2023-08-09 | 2023-08-09 | 一种用于提高开关电源的轻载效率的过零检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220822880U (zh) |
-
2023
- 2023-08-09 CN CN202322136766.XU patent/CN220822880U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8289000B2 (en) | Charge control circuit | |
US10218255B1 (en) | Power converter with improved transient load response | |
US20080094047A1 (en) | Primary side constant output voltage controller | |
US9083259B2 (en) | Bridgeless power factor correction circuit with improved critical mode (CRM) operation | |
WO2008090900A1 (en) | Voltage rising/falling type switching regulator and reverse current prevention method | |
CN102447287B (zh) | 电流控制电路 | |
CN113839556B (zh) | Dc-dc变换器及其控制电路 | |
US11114942B2 (en) | Boost converter | |
Cheng et al. | A high-accuracy and high-efficiency on-chip current sensing for current-mode control CMOS DC-DC buck converter | |
US9977445B2 (en) | Low power standby mode for buck regulator | |
CN220822880U (zh) | 一种用于提高开关电源的轻载效率的过零检测电路 | |
JP2010098782A (ja) | 直列セルの電圧バランス補正回路および蓄電装置 | |
CN117543977A (zh) | 一种自适应过零检测电路和buck型的开关电源 | |
CN117220472A (zh) | 一种用于提高开关电源的轻载效率的过零检测电路 | |
US11107936B2 (en) | Output voltage control circuit device for plurality of power supply cells connected in series | |
CN115102402A (zh) | 一种双钳位zvs升降压变换器的控制方法及电路 | |
US11336191B1 (en) | Power supply device with low loss | |
CN110661421A (zh) | 一种负载电流检测方法及其电路 | |
US11165348B2 (en) | Boost converter with high output efficiency | |
TWI496420B (zh) | 具背景校正功能之比較器電路及其應用之電壓轉換控制器 | |
US20200044575A1 (en) | Switching power supply device | |
CN114679051A (zh) | 一种多相位dc-dc转换器 | |
CN110957926A (zh) | 一种轻载检测及降频控制方法及电路 | |
CN218482777U (zh) | 一种外部模拟软启动电路 | |
US20240022175A1 (en) | Power supply device with high efficiency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |