CN220604672U - 芯片管脚封装结构及电子设备 - Google Patents

Abstract

本实用新型涉及半导体技术领域，具体涉及一种芯片管脚封装结构及电子设备。该芯片管脚封装结构包括封装基板和信号管脚与地管脚，沿第一方向，第一行、第二行和第三行依次间隔设置。沿第二方向，第一行每间隔两个信号管脚设有一个地管脚，沿第二方向，第二行上每间隔一个信号管脚设有两个地管脚，第三行全部由地管脚组成，第二行的信号管脚设置在第一行的相邻两个信号管脚的中分线上。根据本实用新型的芯片管脚封装结构，该芯片管脚封装结构包括多组第一行、两排第二行和第三行，两排第二行的信号管脚均设置在第一行的相邻两个信号管脚的中心线上，可以大幅降低由于相邻信号管脚的串扰引起的问题，第三行的地管脚进一步降低信号管脚之间的干扰。

Description

芯片管脚封装结构及电子设备

技术领域

本实用新型涉及半导体技术领域，具体涉及一种芯片管脚封装结构及电子设备。

背景技术

随着电子信息技术的快速发展，信号传输速率不断提高。然而，这也带来了一些新的问题。一方面，随着信号传输速率的提高，信号之间的串扰(crosstalk)越来越严重。这种串扰会导致信号失真，严重影响信号的收发质量。对于高速信号系统而言，串扰的影响尤为严重。

在现有的适用于高于50Gbps调制技术的信号排布方式中，每个信号受害者(victim)被四个以上高速信号加害者(aggressor)所环绕。这意味着，由于空间的限制，一个信号可能会受到多个其他信号的干扰。这样的设计使得信号所受到的串扰比较严重，不能胜任高于50Gbps的速率的高速信号收发。为了解决这个问题，人们尝试通过加入更多用于隔离信号的地管脚(ground pins)来减轻信号串扰。然而，这会导致总管脚数目大幅度增加，从而带来新的问题。例如，管脚数目的增加会增加封装基本的制作难度，或更多的管脚意味着更高的制造成本。因此，现有的方法并不能很好地解决这个问题。

实用新型内容

本实用新型的目的是至少解决管脚间串扰严重导致收发信号质量差的问题。该目的是通过以下技术方案实现的：

本实用新型的第一方面提出了一种芯片管脚封装结构，包括：

封装基板，所述封装基板包括由信号管脚和地管脚排列组成的第一行、第二行和第三行，沿第一方向，所述第一行、所述第二行与所述第三行依次间隔设置，且所述第一行的一侧设有两排所述第二行，所述第一行的另一侧设有所述第三行，

沿垂直于所述第一方向的第二方向，所述第一行每间隔两个所述信号管脚设有一个所述地管脚；

沿所述第二方向，所述第二行每间隔一个所述信号管脚设有两个所述地管脚；

沿所述第二方向，所述第三行全部为地管脚；

所述第二行的所述信号管脚设置在所述第一行的相邻两个所述信号管脚的中分线上。

根据本实用新型的芯片管脚封装结构，该芯片管脚封装结构包括多组第一行、两排第二行和第三行，第一行的一侧设有两排第二行，另一侧设有第三行，第三行的地管脚进一步降低信号管脚之间的干扰，另外，两排第二行的信号管脚均设置在第一行的相邻两个信号管脚的中心线上，本实施方式通过对信号管脚的进行全新的排布，可以大幅降低由于相邻信号管脚的串扰引起的问题，从而保证了信号传输和接受的质量，延长了信号通道所能传输的距离，提升了芯片性能。同时，本实用新型强调，用于隔离信号串扰作用的地管脚已经用到尽可能的少，从而减少了总的管脚数目，节省了封装基板的面积，达到了兼顾保证高速信号性能和节省成本的效果。

另外，根据本实用新型的芯片管脚封装结构，还可具有如下附加的技术特征：

在本实用新型的一些实施例中，相邻的两个所述信号管脚的间距相同。

在本实用新型的一些实施例中，所述信号管脚为高速信号管脚。

在本实用新型的一些实施例中，所述信号管脚包括输入信号管脚和输出信号管脚。

在本实用新型的一些实施例中，所述信号管脚与所述地管脚之间的数量比例为1:2。

在本实用新型的一些实施例中，所述芯片管脚封装结构还包括管脚焊盘，所述管脚焊盘设置在所述封装基板的一侧，且所述信号管脚或地管脚均分别对应一个所述管脚焊盘。

在本实用新型的一些实施例中，所述信号管脚和所述地管脚之间的间距为0.9-1mm。

本实用新型的第二方面提出了一种电子设备，包括PCB电路板和连接在所述PCB电路板上的芯片管脚封装结构。

在本实用新型的一些实施例中，还包括去耦电容，所述去耦电容设置在所述PCB电路板远离所述芯片管脚封装结构的一侧。

在本实用新型的一些实施例中，所述芯片管脚封装结构与所述PCB电路板焊接。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。而且在整个附图中，用相同的附图标记表示相同的部件。在附图中：

图1示意性地示出了根据本实用新型第一实施方式的芯片管脚封装结构的结构示意图；

图2示意性地示出了根据本实用新型第二实施方式的芯片管脚封装结构的结构示意图；

图3示意性地示出了第一种现有技术的芯片管脚封装结构的结构示意图；

图4示意性地示出了第二种现有技术的芯片管脚封装结构的结构示意图；

图5示意性地示出了现有技术的芯片管脚封装结构的两对信号引脚之间的串扰示意图；

图6示意性地示出了根据本实用新型实施方式的芯片管脚封装结构的两对信号引脚之间的串扰示意图；

图7示意性地示出了根据本实用新型第一实施方式的芯片管脚封装结构的串扰示意图。

附图标记如下：

100、芯片管脚封装结构；

10、封装基板；11、第一行；12、第二行；13、第三行；

20、地管脚；30、信号管脚。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

应理解的是，文中使用的术语仅出于描述特定示例实施方式的目的，而无意于进行限制。除非上下文另外明确地指出，否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”、“含有”以及“具有”是包含性的，并且因此指明所陈述的特征、步骤、操作、元件和/或部件的存在，但并不排除存在或者添加一个或多个其它特征、步骤、操作、元件、部件、和/或它们的组合。文中描述的方法步骤、过程、以及操作不解释为必须要求它们以所描述或说明的特定顺序执行，除非明确指出执行顺序。还应当理解，可以使用另外或者替代的步骤。

尽管可以在文中使用术语第一、第二、第三等来描述多个元件、部件、区域、层和/或部段，但是，这些元件、部件、区域、层和/或部段不应被这些术语所限制。这些术语可以仅用来将一个元件、部件、区域、层或部段与另一区域、层或部段区分开。除非上下文明确地指出，否则诸如“第一”、“第二”之类的术语以及其它数字术语在文中使用时并不暗示顺序或者次序。因此，以下讨论的第一元件、部件、区域、层或部段在不脱离示例实施方式的教导的情况下可以被称作第二元件、部件、区域、层或部段。

为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系，这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。例如，如果在图中的装置翻转，那么描述为“在其它元件或者特征下面”或者“在其它元件或者特征下方”的元件将随后定向为“在其它元件或者特征上面”或者“在其它元件或者特征上方”。因此，示例术语“在……下方”可以包括在上和在下的方位。装置可以另外定向(旋转90度或者在其它方向)并且文中使用的空间相对关系描述符相应地进行解释。

如图1、图2和图7所示，根据本实用新型的实施方式，提出了一种芯片管脚封装结构100，该芯片管脚封装结构100包括封装基板10和设置在封装基板10上的信号管脚30与地管脚20，信号管脚30和地管脚20以棋盘模式排列，分成多组第一行11、第二行12和第三行13。沿第一方向，第一行11、第二行12和第三行13依次间隔设置，且第一行11的一侧设有两排第二行12，第一行11的另一侧设有第三行13，第三行13夹在第一行11和第二行12之间。沿第二方向，第一行11每间隔两个信号管脚30设有一个地管脚20，第二方向垂直于第一方向。同样，沿第二方向，第二行12上每间隔一个信号管脚30设有两个地管脚20。第三行13全部由地管脚20组成，地管脚20间隔设置。其中，第二行12的信号管脚30设置在第一行11的相邻两个信号管脚30的中分线上。

根据本实用新型的芯片管脚封装结构100，该芯片管脚封装结构100包括多组第一行11、两排第二行12和第三行13，第一行11的一侧设有两排第二行12，另一侧设有第三行13，第三行13的地管脚20降低信号管脚30之间的干扰，另外，两排第二行12的信号管脚30均设置在第一行11的相邻两个信号管脚30的中心线上，本实施方式通过对信号管脚30的进行全新的排布，可以大幅降低由于相邻信号管脚30的干扰(即串扰)引起的问题，从而保证了信号传输和接受的质量，延长了信号通道所能传输的距离，提升了芯片性能。同时，本实用新型强调，用于隔离信号串扰作用的地管脚20已经用到尽可能的少，从而减少了总的管脚数目，节省了封装基板10的面积，达到了兼顾保证高速信号性能和节省成本的效果。

需要解释的是，图1和图2中的箭头a表示的是第一方向，箭头b表示的是第二方向，c为管脚之间的间距。

具体的，信号管脚30为输入信号管脚或输出信号管脚。其中，输入信号管脚的数目和输出信号管脚的数目相同。

可以理解的是，相邻的两个信号管脚30之间的间距相同，即第二行12的信号管脚30和第一行11的两个信号管脚30之间组成等边三角形，同时也意味着第二行12和第一行11在第二方向上只有半个间距的移动，如此不会影响总的信号管脚30的排列密度。现有的信号管脚30的排布方式中，信号管脚30和地管脚20的比例为1:2(如图3和图4所示)。

可以理解的是，本实施方式中，在封装面积下，信号管脚30和地管脚20的比例同样为1：2，但是串扰能减少一半左右。

需要解释的是，如图5和图6所示，从串扰原理上分析，串扰的原理就是高速交变信号产生的磁场通过了其他高速信号的信号线圈，被其他磁场磁力线所穿过的线圈就是所谓的受害者(victim),受害者的磁场就此发生变化，由法拉第电磁感应定律可知，该受害者电场及其电流和电压也发生了相应的变化，从而发生了以电压信号为表征的信号的扭曲变形，这就是我们所说的信号串扰。附图5和附图6中的，A表示其中一对信号管脚30，B表示另一对信号管脚30的磁力线。

在本实施方式中，差分信号A和B相互垂直，其产生的交变磁力线也相互垂直。由于B位于A垂直中线上，因此信号A产生的磁力线不穿过信号B的线圈。同理信号B产生的磁力线不穿过信号A的线圈。由于磁力线互不穿过对方的线圈，由此不能引起由于磁力线变化而引起的电场变化，从而其电流和电压不会被扰动和扭曲，信号的串扰被最大程度的降低。仿真表明，采用垂直排列的串扰比采用传统平行排列的串扰小30-40dB左右，也即串扰减少到现有管脚排列方式的几十分之一到一百分之一。

需要理解的是，如图7所示，方框里是两个信号管脚30，意味着方框里信号管脚30即可以是受害者也可以是加害者。从串扰上分析，假设图7中间的方框里的信号管脚30为受害者，其余为加害者。那么受害者上下的两个加害者与受害者之间的磁力线相互垂直，这两对加害者对受害者不会产生串扰，因此总串扰能减少一半。

具体的，信号管脚30为高速信号管脚30，具体可以为SerDes接口、DDR接口、XFI/XAUI接口或PCIe接口。其中，SerDes接口用于高速串行数据传输，接口通常用于连接交换机和其他设备，如路由器、服务器或其他交换机。DDR接口用于连接芯片和其DRAM内存，在交换机中，DRAM通常用于存储转发表、数据包缓冲区等。XFI/XAUI接口用于连接交换机的不同部分或与其他设备的连接。PCIe接口用于连接芯片和其他辅助设备，如加密卡、存储设备等。

可以理解的是，本实施方式中信号管脚30和地管脚20之间的间距可以为0.9-1mm。信号管脚30和信号管脚30之间、地管脚20和地管脚20之间的间距也可以为0.9-1mm。

可以理解的是，芯片管脚封装结构100还包括管脚焊盘，该管脚焊盘设置在封装基板10的一侧，且每个信号管脚30或地管脚20均分别对应一个管脚焊盘。管脚焊盘在封装中可以起到电气连接、机械固定、散热、防止短路或桥接和保证信号完整性的作用。

具体的，本实施方式中的封装类型可以采用BGA(Ball Grid Array)封装，BGA封装的底部有一阵列的焊球，这些焊球在生产过程中被预先焊接在封装上。每一个焊球都代表一个电气连接点，可以是信号、电源或地线。焊球阵列的设计使得BGA封装可以在相同的空间内提供比其他封装类型(如QFP或SOIC)更多的连接点。

另外，本实施方式还提供了一种电子设备，包括PCB电路板和用于连接PCB电路板的上述的芯片管脚封装结构100。之所以采用PCB电路板是因为它可以代替复杂的布线，实现电路中各元件之间的电气连接，不仅简化了电子产品的装配、焊接工作，减少传统方式下的接线工作量，大大减轻工人的劳动强度，而且缩小了整机体积，降低产品成本，提高电子设备的质量和可靠性。

需要理解的是，PCB电路板上设有内部电源层和信号层。其中，信号层与芯片管脚封装结构100的信号管脚30相连接。信号层与封装基板10的信号管脚30通过焊接的方式连接。

需要理解的是，电子设备还包括去耦电容，去耦电容设置在PCB电路板远离芯片管脚封装结构100的一侧。去耦电容设置在远离芯片管脚封装结构100的一侧，可以对电源管脚进行滤波，改善输送到芯片的电源噪声，提升了芯片的运行能力和抗造性能。

进一步的，芯片管脚封装结构100与PCB电路板焊接连接。

需要理解的是，该电子设备可以为交换机，该交换机用于电信和数据通信技术领域。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种芯片管脚封装结构，其特征在于，包括：

封装基板，所述封装基板包括由信号管脚和地管脚排列组成的第一行、第二行和第三行，沿第一方向，所述第一行、所述第二行与所述第三行依次间隔设置，且所述第一行的一侧设有两排所述第二行，所述第一行的另一侧设有所述第三行；

沿垂直于所述第一方向的第二方向，所述第一行每间隔两个所述信号管脚设有一个所述地管脚；

沿所述第二方向，所述第二行每间隔一个所述信号管脚设有两个所述地管脚；

沿所述第二方向，所述第三行全部为地管脚；

所述第二行的所述信号管脚设置在所述第一行的相邻两个所述信号管脚的中分线上。

2.根据权利要求1所述的芯片管脚封装结构，其特征在于，相邻的两个所述信号管脚之间的间距相同。

3.根据权利要求1所述的芯片管脚封装结构，其特征在于，所述信号管脚为高速信号管脚。

4.根据权利要求1所述的芯片管脚封装结构，其特征在于，所述信号管脚包括输入信号管脚和输出信号管脚。

5.根据权利要求1所述的芯片管脚封装结构，其特征在于，所述信号管脚与所述地管脚之间的数量比例为1:2。

6.根据权利要求1-5任一项所述的芯片管脚封装结构，其特征在于，还包括管脚焊盘，所述管脚焊盘设置在所述封装基板的一侧，且所述信号管脚或所述地管脚均分别对应一个所述管脚焊盘。

7.根据权利要求1-5任一项所述的芯片管脚封装结构，其特征在于，所述信号管脚和所述地管脚之间的间距为0.9-1mm。

8.一种电子设备，其特征在于，包括PCB电路板和连接在所述PCB电路板上的如权利要求1-7任一项所述的芯片管脚封装结构。

9.根据权利要求8所述的电子设备，其特征在于，还包括去耦电容，所述去耦电容设置在所述PCB电路板远离所述芯片管脚封装结构的一侧。

10.根据权利要求9所述的电子设备，其特征在于，所述芯片管脚封装结构与所述PCB电路板焊接。