CN220553103U - 多板卡下电电路及测试机 - Google Patents

Abstract

本申请公开了一种多板卡下电电路及测试机，属于芯片测试技术领域，其中，多板卡下电电路包括：主控板卡、串并转换模块及多个业务板卡，主控板卡设置有控制模块，多个业务板卡中每个业务板卡均设置有第一电源模块；控制模块的输入输出端口通过串并转换模块分别与多个业务板卡中每个业务板卡的第一电源模块电连接，控制模块通过输入输出端口发出下电使能信号，以使多个业务板卡中每个业务板卡的第一电源模块下电。该多板卡下电电路，可以同时对于电源较多的业务板卡，使用主控板卡的控制模块输出下电使能信号控制下电时序，减小器件数量和布局繁琐，并且该电路可以不需要烧录程序，操作便捷简单。

Description

多板卡下电电路及测试机

技术领域

本申请属于芯片测试技术领域，具体涉及一种多板卡下电电路及测试机。

背景技术

目前很多芯片测试设计都涵盖了上电时序设计，因为芯片基本有上电时序要求，不符合时序要求的上电，容易造成芯片功能异常，甚至芯片损坏。

但是对于下电时序，现有的芯片测试设计是忽略下电设计的，然而对于电路设计下电时序和上电时序同样重要，不合理下电时序设计会影响芯片功能甚至造成芯片损坏。

发明内容

本申请的目的是提供一种多板卡下电电路及测试机以确保起到下电有序控制作用，保证芯片正常运行、不被损坏。

根据本申请实施例的第一方面，提供了一种多板卡下电电路，该电路可以包括：主控板卡、串并转换模块及多个业务板卡，主控板卡设置有控制模块，多个业务板卡中每个业务板卡均设置有第一电源模块；

控制模块的输入输出端口通过串并转换模块分别与多个业务板卡中每个业务板卡的第一电源模块电连接，控制模块通过输入输出端口发出下电使能信号，以使多个业务板卡中每个业务板卡的第一电源模块下电。

在本申请的一些可选实施例中，第一电源模块包括多个电源单元；

多个电源单元中每个电源单元均通过串并转换模块与控制模块电连接。

在本申请的一些可选实施例中，多个业务板卡中每个业务板卡还设置有下电完成上报模块，下电完成上报模块通过串并转换模块与控制模块电连接；

当全部下电单元完成下电时，下电完成上报模块向控制模块发送下电完成信号。

在本申请的一些可选实施例中，串并转换模块为多个，多个串并转换模块通过菊花链连接方式进行电连接。

在本申请的一些可选实施例中，主控板卡包括多个延时单元和多个第二电源模块，多个延时单元与多个第二电源模块一一对应电连接；

多个延时单元中每个延时单元均包括输入端口和使能信号输出端口，多个延时单元依次连接，且每个延时单元的使能信号输出端口均通过半导体电路与下一延时单元的输入端口电连接；

多个延时单元中每个延时单元还包括使能信号输入端口；

在下电时，使能信号输入端口电压为零。

在本申请的一些可选实施例中，半导体电路包括NMOS管；

NMOS管的G极与使能信号输出端口电连接，NMOS管的D极与输入端口电连接。

在本申请的一些可选实施例中，多个延时单元中每个延时单元还包括电容端口；

多个延时单元中每个延时单元通过电容端口与外接电容电连接。

在本申请的一些可选实施例中，多板卡下电电路还包括：备用电源；

备用电源分别与多个延时单元中每个延时单元电连接，且备用电源还与控制模块电连接。

在本申请的一些可选实施例中，主控板卡还包括下电信号接收模块；

下电信号接收模块与控制模块电连接；

下电信号接收模块用于接收外部下电信号。

根据本申请实施例的第二方面，提供了一种测试机，该测试机可以包括：实施例第一方面任一项所述的多板卡下电电路。

本申请的上述技术方案具有如下有益的技术效果：

本申请实施例中提供的电路通过将控制模块的输入输出端口经过串并转换模块分别与多个业务板卡中每个业务板卡的第一电源模块电连接，控制模块通过输入输出端口发出下电使能信号，以使多个业务板卡中每个业务板卡的第一电源模块下电，该多板卡下电电路，可以同时对于电源较多的业务板卡，使用主控板卡的控制模块输出下电使能信号控制下电时序，减小器件数量和布局繁琐，并且该电路可以不需要烧录程序，操作便捷简单。

附图说明

图1是本申请一示例性实施例中多板卡下电电路结构示意图；

图2是本申请一示例性实施例中第一电源模块的结构示意图；

图3是本申请一示例性实施例中串并转换模块控制延时原理图；

图4是本申请一示例性实施例中串并转换模块的结构示意图；

图5是本申请一示例性实施例中业务板卡与串并转换模块连接的结构示意图；

图6是本申请一示例性实施例中多个串并转换模块连接的结构示意图；

图7是本申请一示例性实施例中串并转换模块菊花链连接的结构示意图；

图8是本申请一示例性实施例中主控板卡及业务板卡的下电电路结构示意图；

图9是本申请一示例性实施例中主控板卡下电电路结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本申请进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本申请的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本申请的概念。

在附图中示出了根据本申请实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的多板卡下电电路及测试机进行详细地说明。

目前芯片测试电路设计只考虑上电时序，缺点很明显，对电源管理不足，很容易使得产品或系统内的芯片损坏，下电时序设计对设计者要求高，设计中容易出错且成本往往较高。对此，本申请提供一种多板卡下电电路及测试机以解决该问题。

如图1所示，在本申请实施例的第一方面，提供了一种多板卡下电电路，该电路可以包括：主控板卡、串并转换模块及多个业务板卡，主控板卡设置有控制模块，多个业务板卡中每个业务板卡均设置有第一电源模块；

控制模块的输入输出端口(IO)通过串并转换模块分别与多个业务板卡中每个业务板卡的第一电源模块电连接，控制模块通过输入输出端口发出下电使能信号，以使多个业务板卡中每个业务板卡的第一电源模块下电。

本实施例中提供的电路通过将控制模块的输入输出端口经过串并转换模块分别与多个业务板卡中每个业务板卡的第一电源模块电连接，控制模块通过输入输出端口发出下电使能信号，以使多个业务板卡中每个业务板卡的第一电源模块下电，该多板卡下电电路，可以同时对于电源较多的业务板卡，使用主控板卡的控制模块输出下电使能信号控制下电时序，减小器件数量和布局繁琐，并且该电路可以不需要烧录程序，操作便捷简单。

本实施例中控制模块能输出下电使能信号即可。示例性的，控制模块可以为现场可编程逻辑门阵列(FPGA)、微控制单元(MCU)等。

需要说明的，图1中串并转换模块设置在主控板卡与业务板卡之间，实际情况中串并转换模块也可以设置在主控板卡上，在业务板卡数量较少的情况下串并转换模块也可以设置在业务板卡。

如图2所示，在一些实施例中，第一电源模块包括多个电源单元；

多个电源单元中每个电源单元均通过串并转换模块与控制模块电连接。

由于业务板卡在下电过程中需要控制电源单元众多，一般情况下至少15个，如果常规手段用硬件搭建会使用15个以上的电源管理芯片进行下电控制，这样的下电电路设计，占据空间会增加板卡的布局设计难度，并且在电路布局过程中器件的增加也会使得成本飙升，而本实施例将业务板卡的时序控制设计在主控板卡上，利用串并转换模块扩展控制模块的输入输出端口输出的下电使能信号数量，使用主控板卡控制模块的输入输出端口去控制业务板卡多个电源单元的下电，使用控制模块控制，则完全不需要在业务板卡上留有电源管理延时芯片。

示例性的，串并转换模块可以采用移位寄存器串转并器件，如图3所示，在STCP信号的第一个上升沿，Q0输出DS信号，在下一个上升沿则是Q1输出DS信号，Q0到Q7之间就会依次有一个延时效果，将Q0到Q7高电平输入到各个电源单元的使能管脚，各电源单元将会按照STCP的周期时间长度而形成一个下电时序，串并转换模块使用原理，如图4所示，由现场可编程逻辑门阵列通过输入端口(SPI接口)将串行数据写入串并转换模块中，串并转换模块将串行数据转换为并行数据输出，串并转换模块的输出端口(Q0-Q7)输出信号PON0-PON7给到各个电源单元，作为各个电源单元的使能信号(EN)，在本实施例中，电源单元包括直流转直流(DC-DC)或者低压差线性稳压器(LDO)，此种下电电路设计，仅仅需要6个现场可编程逻辑门阵列的输入输出端口就可控制业务板上电源的下电时序。

本实施例电路仅依靠硬件电路的搭建，便可实现主控板卡和业务板卡在接收到下电信号后进行下电，不依赖软件程序，操作十分的方便简单，并且可扩展输出电源使能信号。

如图5所示，在一些实施例中，多个业务板卡中每个业务板卡还设置有下电完成上报模块，下电完成上报模块通过串并转换模块与控制模块电连接；

当全部下电单元完成下电时，下电完成上报模块向控制模块发送下电完成信号。

本实施例中的多板卡下电电路在每个业务板卡中设置了下电完成上报模块，在业务板卡下电完成时，向控制模块发送下电完成信号，这样控制模块即可根据下电完成信号对多个业务板卡进行逐一下电。

如图6所示，在一些实施例中，串并转换模块为多个，多个串并转换模块通过菊花链连接方式进行电连接。

在一些情况，需要下电的业务板卡较多，因此第一电源模块也就随之增多，此时就需要扩展更多的下电使能信号通道，本实施例将多个串并转换模块进行菊花链连接起来，如图7所示，多个电源模块共用SHCP、MR_B、STCP和OE_B信号，将前一个串并转换模块的数据输出端口(Q7S)接到下一个串并转换模块的数据输入端口(DS)，在前一个串并转换模块的端口Q7输出后，输出端口Q7S就会输入到下一个串并转换模块的DS管脚，下一个串并转换模块也会根据STCP的周期进行Q0到Q7的位移，就会形成一个PON0-PON15的一个时序，无论电源EN有多少，6个现场可编程逻辑门阵列的输入输出端口就可以控制时序。

如图8所示，在一些实施例中，主控板卡包括多个延时单元和多个第二电源模块，多个延时单元与多个第二电源模块一一对应电连接；

多个延时单元中每个延时单元均包括输入端口和使能信号输出端口，多个延时单元依次连接，且每个延时单元的使能信号输出端口均通过半导体电路与下一延时单元的输入端口电连接；

多个延时单元中每个延时单元还包括使能信号输入端口；

在下电时，使能信号输入端口电压为零。

本实施例中，主控板卡的下电时序通过电源管理的延时单元来实现，将延时单元串联在电路中，延时单元输出使能信号，使能信号之间顺序展开，间隔时间可通过延时单元进行调整。当输入电压大于预设值时，延时单元的电流流向是从使能输入端口到时能输出端口，此时下电是从最后一路上电的第二电源模块开始下电。该电路仅依靠主控板卡，在接收到下电信号后自动控制下电时序，完全不依赖软件程序，操作十分的方便简单，增加延时单元可实现主控板卡上电源全部下电管理控制，使得设计更加可靠。

示例性的，如图9所示，延时单元采用延时芯片，以此设计下电时序电路，当VIN大于0.6V时，延时芯片是ENIN_B->ENOUT_B，下电是从最后一路上电的第二电源模块开始下电，所以第一片延时的ENIN和VIN为一个下电信号控制的电压，当下电时，ENIN_B信号为0，VIN为大于0.6V电压，输出ENOUT_B为0，相对于ENIN_B存在延时。

在一些实施例中，半导体电路包括NMOS管；

NMOS管的G极与使能信号输出端口电连接，NMOS管的D极与输入端口电连接。

本实施例中第一个延时单元输出的使能信号通过NMOS电路，然后将输出信号作为下一片个延时单元输入电压。如此这样第一个延时单元的输出信号又将进入下一个延时单元的输入，便实现了自动下电控制。

示例性的，如图9所示，第一片延时芯片输出ENOUT_B通过NMOS电路，输出的DIS_phase信号作为下一片ADM1087的VIN。第一个延时芯片的输出信号又将进入下一个延时芯片的输入，如此这样便实现了主控板卡自动下电延时控制。

在一些实施例中，多个延时单元中每个延时单元还包括电容端口；

多个延时单元中每个延时单元通过电容端口与外接电容电连接。

本实施例通过外接电容改变电容容值来调节延时单元间隔时间，业务板卡的下电间隔由现场可编程逻辑门阵列来控制，这样无论是主控板卡还是业务板卡，均可很方便的更改间隔时间。本实施例设计了主控板卡和业务板卡的下电时序，且涵盖整个单板上所有电源时序，减少芯片损坏风险，使产品设计更加可靠。

在一些实施例中，多板卡下电电路还包括：备用电源；

备用电源分别与多个延时单元中每个延时单元电连接，且备用电源还与控制模块电连接。

示例性的，主控板卡下电电路部分的电源使用备用电源(MCU standby电源)，保证在主控板卡在下电时，下电时序仍然有效，主控板卡的下电可控。

在一些实施例中，主控板卡还包括下电信号接收模块；

下电信号接收模块与控制模块电连接；

下电信号接收模块用于接收外部下电信号。

上述实施例旨在保护一种多板卡下电电路，控制主控板卡及业务板卡上所有电源模块的下电时序，覆盖主控板卡及业务板卡上所有电源，减低芯片损坏的风险，保障使用寿命。采用备用电源供给下电电路，保证下电电路在主控板卡下电过程中有效，主控板卡采用硬件电路搭建下电，可在控制模块掉电后仍然有序下电，而业务板卡电源数量较多，则采用主控板卡的控制模块控制下电时序，整个板卡先将业务板卡下电，后再进行主控板卡下电操作，整个电路高效可靠，可保证下电时序正确，减少芯片损坏风险。

在本申请实施例的第二方面，提供了一种测试机，该测试机可以包括：实施例第一方面任一项所述的多板卡下电电路。

为描述的方便和简洁，上述描述的测试机的具体下电过程，可以参考前述多板卡下电电路实施例中的对应过程，多板卡下电电路所解决的技术问题和达到的技术效果，该测试机同样可以实现，在此不再赘述。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

需要说明的，本申请仅仅针对通信系统中，各个模块之间的连接关系进行保护，具体涉及处理、分析方法的内容采用现有技术即可实现，并不在本申请的保护之内。

Claims (10)

1.一种多板卡下电电路，其特征在于，包括：主控板卡、串并转换模块及多个业务板卡，所述主控板卡设置有控制模块，所述多个业务板卡中每个业务板卡均设置有第一电源模块；

所述控制模块的输入输出端口通过串并转换模块分别与所述多个业务板卡中每个业务板卡的所述第一电源模块电连接，所述控制模块通过所述输入输出端口发出下电使能信号，以使所述多个业务板卡中每个业务板卡的所述第一电源模块下电。

2.根据权利要求1所述的多板卡下电电路，其特征在于，所述第一电源模块包括多个电源单元；

所述多个电源单元中每个电源单元均通过所述串并转换模块与所述控制模块电连接。

3.根据权利要求2所述的多板卡下电电路，其特征在于，所述多个业务板卡中每个业务板卡还设置有下电完成上报模块，所述下电完成上报模块通过所述串并转换模块与所述控制模块电连接；

当全部下电单元完成下电时，所述下电完成上报模块向所述控制模块发送下电完成信号。

4.根据权利要求1所述的多板卡下电电路，其特征在于，所述串并转换模块为多个，多个所述串并转换模块通过菊花链连接方式进行电连接。

5.根据权利要求1所述的多板卡下电电路，其特征在于，所述主控板卡包括多个延时单元和多个第二电源模块，所述多个延时单元与所述多个第二电源模块一一对应电连接；

所述多个延时单元中每个延时单元均包括输入端口和使能信号输出端口，所述多个延时单元依次连接，且每个延时单元的使能信号输出端口均通过半导体电路与下一延时单元的输入端口电连接；

所述多个延时单元中每个延时单元还包括使能信号输入端口；

在下电时，所述使能信号输入端口电压为零。

6.根据权利要求5所述的多板卡下电电路，其特征在于，所述半导体电路包括NMOS管；

所述NMOS管的G极与所述使能信号输出端口电连接，所述NMOS管的D极与所述输入端口电连接。

7.根据权利要求5所述的多板卡下电电路，其特征在于，所述多个延时单元中每个延时单元还包括电容端口；

所述多个延时单元中每个延时单元通过所述电容端口与外接电容电连接。

8.根据权利要求5所述的多板卡下电电路，其特征在于，还包括：备用电源；

所述备用电源分别与所述多个延时单元中每个延时单元电连接，且所述备用电源还与所述控制模块电连接。

9.根据权利要求1-8任一项所述的多板卡下电电路，其特征在于，所述主控板卡还包括下电信号接收模块；

所述下电信号接收模块与所述控制模块电连接；

所述下电信号接收模块用于接收外部下电信号。

10.一种测试机，其特征在于，包括：权利要求1-9任一项所述的多板卡下电电路。