CN220544224U - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN220544224U
CN220544224U CN202322134452.6U CN202322134452U CN220544224U CN 220544224 U CN220544224 U CN 220544224U CN 202322134452 U CN202322134452 U CN 202322134452U CN 220544224 U CN220544224 U CN 220544224U
Authority
CN
China
Prior art keywords
antenna
electronic device
chip
cavity
line pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322134452.6U
Other languages
English (en)
Inventor
吕文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202322134452.6U priority Critical patent/CN220544224U/zh
Application granted granted Critical
Publication of CN220544224U publication Critical patent/CN220544224U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Details Of Aerials (AREA)

Abstract

本实用新型提供了一种电子设备,通过在芯片设置第一侧面、第二侧面以及从第一侧面以及第二侧面暴露的第一腔体,第一侧面与第二侧面不平行,再将第一天线设置于第一侧面以及第二侧面上,由于第一侧面不平行第二侧面,位于第一侧面和第二侧面的第一天线可增加天线扫描角度范围。并且,通过在芯片内部设置有第一腔体,再将天线设置于第一侧面、第二侧面,而不是通过堆叠多个天线,可减少天线封装的厚度以及成本。

Description

电子设备
技术领域
本实用新型涉及半导体封装技术领域,具体涉及一种电子设备。
背景技术
在目前的天线模块设计中,大多采用天线与波束成形(beam foaming)的设计,通过利用信号相位延迟控制来调整扫描角度范围,进而调整信号辐射方向与接收方向。然而由于扫描角度范围有限,当天线模块配置在移动设备上时,可利用移动、转向天线模块来解决扫描角度范围不足的问题,即通过在电子设备的不同表面配置多个天线模块来弥补扫描角度范围不足的问题,然而,这种方式会增加天线模块的成本以及封装的厚度。
如图1、图2和图3所示,其中,图1示出的为现有技术中近似基板AoP(Antenna onPackage,封装上天线)的结构示意图,图2示出的为现有技术中单层基板AiP(Antenna inPackage,封装内天线)的结构示意图,图3示出的为现有技术中混合基板AiP的结构示意图。
如图1所示,基板上天线40设置于基板50上方。基板50下方设置有射频芯片60和连接件70。
如图2所示,与图1所示的天线不同之处在于,基板内天线80设置于基板50内部。
如图3所示,图3所示的为混合AoP和Aip而得到的,其中,包括基板50和设置于基板50上线路层90,基板上天线40设置于线路层90内。
在图1、图2和图3所示的封装产品中,由于天线扫描角度范围有限,导致诸多缺陷。下面以图3为例进行说明:
如图3所示,图3所示的天线具有以下缺陷:
第一,假设天线40作为发射天线,那么各天线40发射的信号S1、S2和S3的方向均相同,进而导致整体产品的发射信号角度范围较小。
第二,假设天线40作为发射天线发射信号给外部其他接收天线,随着接收天线和天线40之间的距离和角度的增加,天线40的功率也会下降,即接收天线接收到的信号强度会随着接收天线与天线40之间的距离和角度的增加而下降。
第三,由于需要线路层90和基板50叠放,导致整个产品厚度H较厚。第四,需要为连接件设计额外的空间,如图3中所示,射频芯片60的外边缘与基板外边缘50之间需具有距离D,以放置连接件70。
实用新型内容
本实用新型提出一种电子设备。
第一方面,本实用新型提出一种电子设备,包括:芯片,具有逻辑电路、第一腔体、第一侧面和第二侧面,上述第一腔体从上述第一侧面和上述第二侧面暴露;第一天线,设置于上述第一侧面和上述第二侧面,且电连接上述逻辑电路。
在一些可选的实施方式中,上述第一天线包括:第一线路图案,设置于上述第一侧面;第二线路图案,设置于上述第二侧面,其中,上述第一线路图案以及上述第二线路图案用于辐射不同方向的电磁波。
在一些可选的实施方式中,上述第一线路图案位于上述逻辑电路的上方,上述第一天线还包括:第三线路图案,设置于上述第一线路图案上方且与上述第一线路图案电耦合。
在一些可选的实施方式中,上述芯片还包括:介电层,设置于上述第一线路图案和上述第三线路图案之间。
在一些可选的实施方式中,上述芯片还包括:第三侧面,为上述芯片的非主动面,与上述芯片的主动面实质平行,且与上述第一侧面相连接;上述第三介电层延伸至上述第三侧面。
在一些可选的实施方式中,上述芯片还包括:非主动面衬垫,从上述第一腔体暴露,用于电连接上述逻辑电路和上述第一天线。
在一些可选的实施方式中,上述电子设备还包括:第二腔体和第二天线,其中,上述第二腔体与上述第一腔体相邻设置,上述第二天线设置于上述第二腔体内。
在一些可选的实施方式中,上述第二天线与上述第一天线的工作频率不同。
在一些可选的实施方式中,上述第一天线以及上述第二天线均位于上述芯片的非主动面。
在一些可选的实施方式中,上述电子设备还包括:第一保护层,填充于上述第一腔体用以于增加上述电子设备的刚性。
在一些可选的实施方式中,上述电子设备还包括:第二保护层,凸出于上述第一腔体用于增加上述第一天线的增益。
为了增加天线的扫描角度范围,本实用新型提出一种电子设备,通过在芯片设置第一侧面、第二侧面以及从第一侧面以及第二侧面暴露的第一腔体,第一侧面与第二侧面不平行,再将第一天线设置于第一侧面以及第二侧面上,由于第一侧面不平行第二侧面,位于第一侧面和第二侧面的第一天线可增加天线扫描角度范围。并且,通过在芯片内部设置有第一腔体,再将天线设置于第一侧面、第二侧面,而不是通过堆叠多个天线,可减少天线封装的厚度以及成本。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本实用新型的其它特征、目的和优点将会变得更明显:
图1、图2和图3是现有技术中不同天线产品的纵向截面结构示意图;
图4是根据本实用新型的电子设备的一个实施例4a的纵向截面结构示意图;
图5、图6、图7、图8和图9分别是根据本实用新型的电子设备的不同实施例5a、6a、7a、8a和9a的纵向截面结构示意图;
图10是根据本实用新型的第一天线10的部分可能的俯视图示意图;
图11、图12和图13分别是根据本实用新型的电子设备的不同实施例11a、12a和13a的纵向截面结构示意图;
图14是根据本实用新型的电子设备的一个实施例4a对应的立体结构示意图;
图15是图4所示的电子设备4a的尺寸示意图;
图16是图15中矩形虚线框对应的局部放大尺寸示意图;
图17-图32分别是根据本实用新型的电子设备的一个实施例4a的制造步骤的示意图。
附图标记/符号说明:
11-芯片;10-第一天线;12-第一侧面;121-第一线路图案;13-第二侧面;131-第二线路图案;14-第三侧面;141-第三线路图案;15-第四侧面;151-第四线路图案;16-第一介电层;17-种子层;18-第三介电层;19-非主动面衬垫;20-主动面衬垫;21-逻辑电路;22-第一腔体;23-第一保护层;24-焊球;25-第二介电层;26-光刻胶;27-金属层;28-载板;29-释放层;30-极天线;31-第二腔体;32-第二天线;33-第二保护层;34-第二空腔。
具体实施方式
下面结合附图和实施例对说明本实用新型的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本实用新型所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外,为了便于描述,附图中仅示出了与有关发明相关的部分。
应容易理解,本实用新型中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外,基板可以包括各种各样的半导体材料,诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地,基板可以由非导电材料制成,诸如玻璃、塑料或蓝宝石芯片等。进一步可替选地,基板可以具有在其中形成的半导体装置或电路。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本实用新型可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本实用新型所能产生的功效及所能达成的目的下,均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本实用新型可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本实用新型可实施的范畴。
还需要说明的是,本实用新型的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,水平截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。
在目前的AIP(Antenna In Package,封装内天线)/AOP(Antenna On Package,封装上天线)应用中,通过将天线平行堆叠设计,因此彼此平行的天线发射信号的方向相同。天线功率随接收端和发射端之间的距离和角度的增加而下降。此外,在AIP/AOP中,由于需要基板导致整个封装较厚,并且还需要为连接件(例如焊球)设计额外空间,进一步导致封装的尺寸变大。
为解决上述技术问题,本实用新型提出一种电子设备,参考图4,图4是根据本实用新型的电子设备的一个实施例4a的纵向截面示意图。
如图4所示,该电子设备4a包括芯片11和第一天线10。其中:
芯片11具有逻辑电路21、第一腔体22、第一侧面12和第二侧面13,第一腔体22从第一侧面12和第二侧面13暴露;第一天线10,设置于第一侧面12和第二侧面13,且电连接逻辑电路21。
这里的,芯片11可以是各种类型的裸芯片(即,Die),本实用新型对此不做具体限定。例如,可以为逻辑芯片、存储芯片、微电机系统(MEMS,Micro-Electro-MechanicalSystem)芯片、射频芯片等。
在一些可选的实施方式中,第一天线10可以包括第一线路图案121,设置于第一侧面12;第二线路图案131,设置于第二侧面13,其中,第一线路图案121以及第二线路图案131用于辐射不同方向的电磁波。如此,可提高电子设备4a中第一天线10的扫描角度范围。
在一种可选的实施方式中,第一线路图案121以及第二线路图案131均可以进行电磁波的发送以及接收操作,并且,第一线路图案121以及第二线路图案131发送和接收的电磁波频率可以相同或不同,例如第一线路图案121可以接收和发射吉赫(GHz)频率的电磁波,第二线路图案131可以接收和发射太赫兹(THz)频率的电磁波等,本实用新型对此不作限定。
在一些可选的实施方式中,第一线路图案121位于逻辑电路21的上方,该第一天线10还可包括第三线路图案141,设置于第一线路图案121上方且与第一线路图案121电耦合。如此,可通过第三线路图案141与第一线路图案121之间的电耦合,提高第一天线10的工作频率范围,即提高第一天线10的扫描角度范围。
在一些可选的实施方式中,该第一天线10还可包括第四线路图案151,设置于第二线路图案131上方且与第二线路图案131电耦合。如此,可通过第四线路图案151与第二线路图案131之间的电耦合,进一步提高第一天线10的工作频率范围,即提高第一天线10的扫描角度范围。
在一些可选的实施方式中,芯片11还可包括第三介电层18,设置于第一线路图案121和第三线路图案141之间。第三介电层18用于实现第一线路图案121和第三线路图案141之间的电信号绝缘。
在一些可选的实施方式中,芯片11还可包括第一介电层16,设置于芯片11的第三侧面14和第一线路图案121之间。第一介电层16用于实现芯片11的第三侧面14和第一线路图案121之间的电信号绝缘。
在一些可选的实施方式中,芯片11还可包括第三侧面14,第三侧面14为芯片11的非主动面,与芯片11的主动面(即,芯片11靠近逻辑电路21的表面)实质平行,且与第一侧面12相连接;第三介电层18可延伸至第三侧面14。
在一些可选的实施方式中,芯片11还可包括非主动面衬垫19,从第一腔体22暴露,用于电连接逻辑电路21和第一天线10。
在一些可选的实施方式中,第一腔体22内可填充有第一保护层23,用于提高芯片11的刚性。
本实用新型提供的电子设备中无需衬底和基板,将天线嵌入在封装中既有利于降低成本,又有利于最小化封装体积。
参见图5,图5是根据本实用新型的电子设备的另一个实施例2a的纵向截面结构示意图。图5是与图4类似的电子设备,不同之处在于:
如图5所示,电子设备5a具有与非主动面衬垫19接触的极天线30,进而使得芯片11通过极天线30与主动面衬垫19直接电连接,减少信号传递过程中的损耗。
参见图6,图6是根据本实用新型的电子设备的另一个实施例6a的纵向截面结构示意图。6a是与4a类似的电子设备,不同之处在于:
如图6所示,电子设备6a第一天线10只有一层,即一层第一线路图案121以及第二线路图案131,进而减少线路图案的成本。
参见图7,图7是根据本实用新型的电子设备的另一个实施例7a的纵向截面结构示意图。7a是与4a类似的电子设备,不同之处在于:
如图7所示,电子设备7a中的第一线路图案121与第二线路图案131通过导孔与非主动面衬垫19连接,进一步减少线路图案与基板或者其他芯片之间信号传递的损耗。
参见图8,图8是根据本实用新型的电子设备的另一个实施例8a的纵向截面结构示意图。8a是与4a类似的电子设备,不同之处在于:
如图8所示,电子设备8a中的第一线路图案121与第二线路图案131分别直接连接非主动面衬垫19。
图4所示的电子设备4a中,第一线路图案121与第二线路图案131分别直接连接非主动面衬垫19,由于非主动面衬垫19电联接逻辑电路21,从而第一线路图案121和第二线路图案131也分别直接电连接逻辑电路21,进而第一线路图案121和第二线路图案131也可称为极天线,即电子设备1a中包括两个极天线。而在途5所示的电子设备5a中,第一线路图案121和第二线路图案131连接在一起形成一个天线,第三线路图案141和第四线路图案151连接在一起形成另一个天线,且第一线路图案121和第二线路图案131所形成的天线直接连接非主动面衬垫19,可称为极天线。换句话说,电子设备8a中只有一个极天线,即第一线路图案121和第二线路图案131所形成的极天线。
参见图9,图9是根据本实用新型的电子设备的另一个实施例9a的纵向截面结构示意图。9a是与8a类似的电子设备,不同之处在于:
如图9所示,电子设备9a仅包括第二线路图案131以及第四线路图案151,即第一天线10仅设置于腔体的一侧(即,第二侧面13),且第二线路图案131和第四线路图案151所形成的天线直接连接非主动面衬垫19,可称为极天线。换句话说,电子设备9a中也只有一个极天线,即第二线路图案131和第四线路图案151所形成的极天线。
相对而言,电子设备8a中在第一侧面12和第二侧面13均设置有天线,相对于电子设备9a中仅在第二侧面13设置有天线,可以实现更多的天线功能。
在一些可选的实施方式中,参见图10,图10是根据本实用新型的第一天线10的部分可能的俯视图示意图。如图10所示,第一天线10可以是各种形状,比如可以是封闭形状或者非封闭形状,可以是矩形、椭圆形或者不规则形状。
在一些可选的实施方式中,参见图11和图12,图11和图12分别是根据本实用新型的电子设备的另一个实施例11a和12a的纵向截面结构示意图。电子设备11a及12a与图4所示的电子设备4a类似的电子设备,不同之处在于:
电子设备4a具有保护层23填充于第一腔体22,并且保护层23包覆第一天线10、第一介电层16以及第三介电层18,用于增加电子设备1a的刚性。
而电子设备11a中在保护层23上设置有第二空腔,进而减少填充材料的成本。
电子设备12a则是具有第二保护层33,第二保护层33凸出设置于第一腔体22用于增加第一天线10的增益,使得第一天线10电磁波的传输或者接收更加广泛。
参见图13,图10是根据本实用新型的电子设备的另一个实施例13a的纵向截面结构示意图。13a是与4a相似的电子设备,其不同之处在于:
该电子设备13a还包括第二腔体31以及第二天线32,并且,该第二腔体31与第一腔体22相邻设置,第二天线32设置于第二腔体31内。也就是说,电子设备13a中包括两个天线,即第一天线10和第二天线32,如此第一天线10可以和第二天线32相配合实现更多的功能。
在一些可选的实施方式中,第二天线32与第一天线10的工作频率可以不同。如此,电子设备13a可发射或接收更多频率范围的电磁信号。
在一些可选的实施方式中,第一天线10以及第二天线32可均设置于芯片11的非主动面。
下面参考图14,图14示出了根据本实用新型的电子设备的一个实施例4a对应的立体结构示意图。如图14所示,芯片11可以向外发射信号Tx1和信号Tx2,可以接收信号Rx1和信号Rx2,其中,信号Tx1、Tx2、Rx1和Rx2的方向可以不同,且工作频率也可以不同。例如,信号Tx1、Tx2、Rx1和Rx2可以为符合5G和6G需要的高频信号。例如,信号Tx1和Rx1频率可以为GHZ级别的信号,而信号Tx2和Rx2频率可以为THZ级别的信号。
下面参考图15和图16,图15是图4所示的电子设备4a的尺寸示意图,图16是图15中矩形虚线框对应的局部放大尺寸示意图。如图15和图16所示,其中:
芯片11的尺寸(宽度或长度)取值范围为20微米到999微米之间。
CT为芯片11的厚度,CT的取值范围为20微米到200微米之间。
CRT为芯片11剩余厚度,CRT的取值范围为2微米到999微米之间。
PT为电子设备4a不包括焊球24的厚度,PT的取值范围为20微米到800微米之间。
焊球24的直径取值范围为30微米到200微米之间,相邻焊球24之间的间距(Pitch)为50微米到400微米之间。
RDL为第一线路图案121、第二线路图案131、第三线路图案141和第四线路图案151的厚度,RDL的取值范围为2微米到10微米之间。
种子层17的厚度在0.1微米到1微米之间,RDL的线宽(Line)在2微米到10微米之间,第一线路图案121、第二线路图案131、第三线路图案141和第四线路图案15的线距(Space)在2微米到10微米之间。
RDT为第一介电层16和第三介电层18的厚度,RDT在5微米到20微米之间。
θ为第一侧面12和第二侧面13与横向截面之间的夹角,也可称为芯片11的背面蚀刻角度,θ在5°到85°之间。
S为第一侧面12和第二侧面13的斜坡长度,根据几何学知识,可知:S=T/cos(θ)。
E为第一侧面12和第二侧面13的水平投影横向宽度,根据几何学知识,可知:E=T/cos(θ)。
其中,S大于E。
参见图17至图32分别是根据本实用新型的电子设备的一个实施例4a的制造步骤的示意图。
参见图17,提供芯片11。
芯片11的主动面设置有主动面衬垫20和非主动面衬垫19。主动面衬垫20电联接非主动面衬垫19。
参见图18,在芯片11的主动面层压第二介电层25。
参见图19,对第二介电层25进行曝光显影,并蚀刻形成相应的孔隙后,在第二介电层25表面形成种子层17。
参见图20,在种子层17表面层压光刻胶26后蚀刻。
参见图21,在蚀刻后的种子层17表面电镀形成金属层27。
参见图22,移除光刻胶26,以及蚀刻掉裸露的种子层17。
参见图23,通过释放层29将芯片11的主动面结合至载板28。
参见图24,在芯片11的外表面即非主动面层压光刻胶26。
参见图25,蚀刻掉表面部分光刻胶26以暴露芯片11的部分非主动面。
参见图26,在芯片11暴露的非主动面向内蚀刻,以得到芯片11的第一侧面12和第二侧面13以及第一腔体22,其中,第一腔体22从第一侧面12和第二侧面13暴露,非主动面衬垫19从第一腔体22暴露,再在第一腔体22表面层压第一介电层16。
参见图27,在第一介电层16表面形成种子层17。
参见图28,在种子层17表面层压光刻胶26后,蚀刻掉部分光刻胶26,以及电镀以形成第一线路图案121和第二线路图案131。
参见图29,移除光刻胶26。
然后可根据实际需要,重复图26到图29的步骤,以得到多层天线,例如,可得到如图30所示的两层天线,包括设置在第一侧面12的第一线路图案121、第一侧面12的第二线路图案131、第三侧面14的第三线路图案141和设置在第四侧面15的第四线路图案151。
参见图31,在第一腔体22内形成第一保护层23。
例如,可采用模封(molding)或者灌注(potting)等方法形成第一保护层23。
参见图32,移除载板28,然后在芯片11主动面形成焊球24,最后切割形成单颗电子设备。
尽管已参考本实用新型的特定实施例描述并说明本实用新型,但这些描述和说明并不限制本实用新型。所属领域的技术人员可清楚地理解,可进行各种改变,且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本实用新型的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等,本实用新型中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本实用新型的其它实施例。应将说明书和图示视为说明性的,而非限制性的。可作出修改,以使特定情况、材料、物质组成、方法或过程适应于本实用新型的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法,但应理解,可在不脱离本实用新型的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非本文中特别指示,否则操作的次序和分组并不限制本实用新型。

Claims (10)

1.一种电子设备,其特征在于,包括:
芯片,具有逻辑电路、第一腔体、第一侧面和第二侧面,所述第一腔体从所述第一侧面和所述第二侧面暴露;
第一天线,设置于所述第一侧面和所述第二侧面,且电连接所述逻辑电路。
2.根据权利要求1所述的电子设备,其特征在于,所述第一天线包括:
第一线路图案,设置于所述第一侧面;
第二线路图案,设置于所述第二侧面,其中,所述第一线路图案以及所述第二线路图案用于辐射不同方向的电磁波。
3.根据权利要求2所述的电子设备,其特征在于,所述第一线路图案位于所述逻辑电路的上方,所述第一天线还包括:
第三线路图案,设置于所述第一线路图案上方且与所述第一线路图案电耦合。
4.根据权利要求3所述的电子设备,其特征在于,所述芯片还包括:
第三介电层,设置于所述第一线路图案和所述第三线路图案之间。
5.根据权利要求4所述的电子设备,其特征在于,所述芯片还包括:
第三侧面,为所述芯片的非主动面,与所述芯片的主动面实质平行,且与所述第一侧面相连接;
所述第三介电层延伸至所述第三侧面。
6.根据权利要求1所述的电子设备,其特征在于,所述芯片还包括:
非主动面衬垫,从所述第一腔体暴露,用于电连接所述逻辑电路和所述第一天线。
7.根据权利要求1所述的电子设备,其特征在于,还包括:
第二腔体和第二天线,其中,所述第二腔体与所述第一腔体相邻设置,所述第二天线设置于所述第二腔体内。
8.根据权利要求7所述的电子设备,其特征在于,所述第二天线与所述第一天线的工作频率不同。
9.根据权利要求7所述的电子设备,其特征在于,
所述第一天线以及所述第二天线均位于所述芯片的非主动面。
10.根据权利要求1所述的电子设备,其特征在于,还包括:
第一保护层,填充于所述第一腔体用于增加所述电子设备的刚性。
CN202322134452.6U 2023-08-09 2023-08-09 电子设备 Active CN220544224U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202322134452.6U CN220544224U (zh) 2023-08-09 2023-08-09 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202322134452.6U CN220544224U (zh) 2023-08-09 2023-08-09 电子设备

Publications (1)

Publication Number Publication Date
CN220544224U true CN220544224U (zh) 2024-02-27

Family

ID=89966162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322134452.6U Active CN220544224U (zh) 2023-08-09 2023-08-09 电子设备

Country Status (1)

Country Link
CN (1) CN220544224U (zh)

Similar Documents

Publication Publication Date Title
CN108231750B (zh) 射频器件封装体及其形成方法
EP3413347B1 (en) Semiconductor package having discrete antenna device
US10103450B2 (en) Integration of area efficient antennas for phased array or wafer scale array antenna applications
US10916854B2 (en) Antenna structure with integrated coupling element and semiconductor package using the same
US8451618B2 (en) Integrated antennas in wafer level package
US7504721B2 (en) Apparatus and methods for packaging dielectric resonator antennas with integrated circuit chips
US20060276157A1 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US9941226B2 (en) Integrated millimeter-wave chip package
US7675465B2 (en) Surface mountable integrated circuit packaging scheme
US12015191B2 (en) Antenna-on-package integrated circuit device
US20140110840A1 (en) Semiconductor Packages with Integrated Antenna and Method of Forming Thereof
EP3745457A1 (en) Semiconductor package having discrete antenna device
US11350522B2 (en) Microwave antenna apparatus
CN103650132A (zh) 无线模块
EP2178119B1 (en) Surface mountable integrated circuit package
CN220544224U (zh) 电子设备
CN117477204A (zh) 3d堆叠裸片的侧壁上的集成天线
EP4071807A1 (en) Packaged integrated circuit device with built-in baluns
CN116435198B (zh) 单极化空气耦合天线封装结构及制备方法
TWI815314B (zh) 電子封裝件及其製法
CN220914581U (zh) 一种电子装置
CN116246965B (zh) 组合型空气耦合天线封装结构及制备方法
EP4250476A1 (en) Antenna-in-module package-on-package with air trenches

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant