CN220527682U - 一种自适应开关检测电路 - Google Patents

Abstract

本实用新型涉及一种自适应开关检测电路，用于检测和控制H桥驱动电路的工作状态，包括电源输入端、接地端、第一逻辑输入端、第二逻辑输入端、第一输出端和第二输出端，所述第一输出端和所述第二输出端之间连接负载，还包括基准信号生成模块、H桥电路模块、输入信号模块、逻辑信号处理模块、输出检测模块、前级驱动模块、保护电路模块和升压电路模块，自适应开关检测电路当检测到需要释放的电流大于预设值时，如释放电流大于100mA，打开相应的H桥的场效应管MOS，通过场效应管的沟道释放电流。达到发热量少、功耗低和保护芯片的技术效果。

Description

一种自适应开关检测电路

技术领域

本实用新型涉及H桥驱动电路领域，尤其涉及一种自适应开关检测电路。

背景技术

传统的H桥驱动电路，在H桥关断后，如果负载电感上还存在电流需要释放，通常都是通过寄生体二极管进行，如果需要释放的电流较大，一方面功耗会很大，发热严重，更重要的是在H桥的高侧续流体二极管在续流过程中会往SUB注电流，使SUB电位升高，而H桥另一半桥的低侧续流体二极管在续流过程中会往SUB拉电流，此端的OUT电位会比GND还低约一个体二极管电压，很容易形成闩锁效应而使芯片工作异常，甚至烧坏芯片。

实用新型内容

本实用新型提供一种自适应开关检测电路，旨在至少解决现有技术中存在的技术问题之一。所述的自适应开关检测电路当检测到需要释放的电流大于预设值时，如释放电流大于100mA，打开相应的H桥的场效应管MOS，通过场效应管的沟道释放电流。达到发热量少、功耗低和保护芯片的技术效果。

本实用新型的技术方案为一种自适应开关检测电路，所述的自适应开关检测电路用于检测和控制H桥驱动电路的工作状态，所述自适应开关检测电路包括电源输入端、接地端、第一逻辑输入端、第二逻辑输入端、第一输出端和第二输出端，所述第一输出端和所述第二输出端之间连接负载，其特征在于，所述自适应开关检测电路还包括：基准信号生成模块，所述第一逻辑输入端和所述第二逻辑输入端分别与所述基准信号生成模块连接；H桥电路模块，所述第一输出端和所述第二输出端分别与所述H桥电路模块连接；输入信号模块，所述第一逻辑输入端、所述第二逻辑输入端、所述基准信号生成模块分别与所述输入信号模块连接；逻辑信号处理模块，所述输入信号模块与所述逻辑信号处理模块连接；输出检测模块，所述逻辑信号处理模块和所述H桥电路模块分别与所述输出检测模块连接；前级驱动模块，所述逻辑信号处理模块、所述H桥电路模块分别与所述前级驱动模块连接；保护电路模块，所述保护电路模块包括欠压保护电路、过温保护电路和过流保护电路,所述基准信号生成模块、所述逻辑信号处理模块和所述H桥电路模块分别与所述保护电路模块连接；升压电路模块，所述基准信号生成模块和所述前级驱动模块分别与所述升压电路模块连接。

本实用新型的有益效果如下，

本申请中，所述的自适应开关检测电路当检测到需要释放的电流大于预设值时，如释放电流大于100mA，打开相应的H桥的场效应管MOS，通过场效应管的沟道释放电流。达到发热量少、功耗低和保护芯片的技术效果。

附图说明

图1是本实用新型实施例的自适应开关检测电路原理框图。

图2是本实用新型实施例的自适应开关检测电路的H桥电路模块的示意图。

图3是本实用新型实施例的自适应开关检测电路的H桥电路模块和输出检测模块的示意图。

图4是本实用新型实施例的自适应开关检测电路的H桥电路模块和输出检测模块瞬态电流方向的示意图（正向）。

图5是本实用新型实施例的自适应开关检测电路的H桥电路模块和输出检测模块瞬态电流方向的示意图（反向）。

图6是本实用新型实施例的自适应开关检测电路的第一高侧检测电路的示意图。

图7是本实用新型实施例的自适应开关检测电路的第二高侧检测电路的示意图。

图8是本实用新型实施例的自适应开关检测电路的第一低侧检测电路的示意图。

图9是本实用新型实施例的自适应开关检测电路的第二低侧检测电路的示意图。

图10是本实用新型实施例的自适应开关检测电路的第一输入逻辑判决电路的逻辑示意图。

图11是本实用新型实施例的自适应开关检测电路的第二输入逻辑判决电路的逻辑示意图。

图12是本实用新型实施例的自适应开关检测电路的第三输入逻辑判决电路的逻辑示意图。

图13是本实用新型实施例的自适应开关检测电路的第4输入逻辑判决电路的逻辑示意图。

上述图中，100、基准信号生成模块；200、H桥电路模块；300、输入信号模块；400、逻辑信号处理模块；410、第一输入逻辑判决电路；420、第二输入逻辑判决电路；430、第三输入逻辑判决电路；440、第四输入逻辑判决电路；500、输出检测模块；510、第一高侧检测电路；520、第二高侧检测电路；530、第一低侧检测电路；540、第二低侧检测电路；600、前级驱动模块；700、保护电路模块；800、升压电路模块。

具体实施方式

以下将结合实施例和附图对本实用新型的构思、具体结构及产生的技术效果进行清楚、完整的描述，以充分地理解本实用新型的目的、方案和效果。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

需要说明的是，如无特殊说明，当某一特征被称为“固定”、“连接”在另一个特征，它可以直接固定、连接在另一个特征上，也可以间接地固定、连接在另一个特征上。此外，本实用新型中所使用的上、下、左、右、顶、底等描述仅仅是相对于附图中本实用新型各组成部分的相互位置关系来说的。

此外，除非另有定义，本文所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。本文说明书中所使用的术语只是为了描述具体的实施例，而不是为了限制本实用新型。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的组合。

应当理解，尽管在本公开可能采用术语第一、第二、第三等来描述各种元件，但这些元件不应限于这些术语。这些术语仅用来将同一类型的元件彼此区分开。例如，在不脱离本公开范围的情况下，第一元件也可以被称为第二元件，类似地，第二元件也可以被称为第一元件。

参照图1至图13，在一些实施例中，根据本实用新型的一种自适应开关检测电路，所述的自适应开关检测电路用于检测和控制H桥驱动电路的工作状态，参照图1，所述自适应开关检测电路包括电源输入端VM、接地端GND、第一逻辑输入端IN1、第二逻辑输入端IN2、第一输出端OUT1和第二输出端OUT2，所述第一输出端OUT1和所述第二输出端OUT2之间连接负载，其特征在于，所述自适应开关检测电路还包括：基准信号生成模块100（Comm），所述第一逻辑输入端IN1和所述第二逻辑输入端IN2分别与所述基准信号生成模块100（Comm）连接；H桥电路模块200（HB），所述第一输出端OUT1和所述第二输出端OUT2分别与所述H桥电路模块200（HB）连接；输入信号模块300（Input），所述第一逻辑输入端IN1、所述第二逻辑输入端IN2、所述基准信号生成模块100（Comm）分别与所述输入信号模块300（Input）连接；逻辑信号处理模块400（Logic），所述输入信号模块300（Input）与所述逻辑信号处理模块400（Logic）连接；输出检测模块500（DET），所述逻辑信号处理模块400（Logic）和所述H桥电路模块200（HB）分别与所述输出检测模块500（DET）连接；前级驱动模块600（Predrv），所述逻辑信号处理模块400（Logic）、所述H桥电路模块200（HB）分别与所述前级驱动模块600（Predrv）连接；保护电路模块700（Prt），所述保护电路模块700（Prt）包括欠压保护电路、过温保护电路和过流保护电路,所述基准信号生成模块100（Comm）、所述逻辑信号处理模块400（Logic）和所述H桥电路模块200（HB）分别与所述保护电路模块700（Prt）连接；升压电路模块800（CP），所述基准信号生成模块100（Comm）和所述前级驱动模块600（Predrv）分别与所述升压电路模块800（CP）连接。

本实用新型的有益效果如下，

传统的H桥驱动电路，在H桥关断后，如果负载电感上还存在电流需要释放，通常都是通过寄生体二极管进行，如果需要释放的电流较大，一方面功耗会很大，发热严重，更重要的是在H桥的高侧续流体二极管在续流过程中会往SUB注电流，使SUB电位升高，而H桥另一半桥的低侧续流体二极管在续流过程中会往SUB拉电流，此端的OUT电位会比GND还低约一个体二极管电压，很容易形成闩锁效应而使芯片工作异常，甚至烧坏芯片。所述的自适应开关检测电路能解决上述的技术问题，当检测到需要释放的电流大于预设值（如100mA）时，打开相应的H桥场效应管（MOS管），通过MOS沟道释放电流。达到发热量少、功耗低和保护芯片的技术效果。

具体地，所述输入信号模块300（Input）是对输入信号第一逻辑输入端IN1和第二逻辑输入端IN2进行处理，以适应不同的逻辑输入电平时电路能准确判断出输入信号是高电平还是低电平，且引入了一定的迟滞量，避免在高低阈值电平间来回切换时有错误的输出。

在一些实施例中，所述第一逻辑输入端IN1和第二逻辑输入端IN2均具有高电平和低电平输入。

具体地，所述基准信号生成模块100（Comm）作用是，1）使芯片进入低功耗模式；2）产生电路所需要的基准电压；3）产生电路所需要的基准电流；4）产生用于低压电路所需要的5V LDO电源。

所述输入信号模块300（Input）的第一逻辑输入端IN1和第二逻辑输入端IN2有四种状态，分别为第一逻辑输入端IN1和第二逻辑输入端IN2同时为低电平、第一逻辑输入端IN1和第二逻辑输入端IN2同时为高电平、第一逻辑输入端IN1为高电平且第二逻辑输入端IN2为低电平、第一逻辑输入端IN1为低电平且第二逻辑输入端IN2为高电平，分别可设置对应使所述基准信号生成模块100（Comm）处于四种不同的工作状态。

在一些实施例中，在所述输入信号模块300（Input）的第一逻辑输入端IN1和第二逻辑输入端IN2同时为低电平时，产生关断整个电路的使能信号。

具体地，所述保护电路模块700（Prt）作用是，1）欠压保护电路：在电源电压低于预设电压VML时，产生输出为L电平的UVLO信号，关断H桥电路模块200（HB），在电源电压高于预设电压VMH时，产生输出为H电平的UVLO信号，允许打开H桥电路模块200（HB），且引入了一定的迟滞量，避免在高低阈值电平间来回切换时有错误的输出；2）过温保护电路：在芯片工作温度高于预设温度TH时，产生输出为H电平的OTP信号，关断H桥电路模块200（HB），在芯片工作温度低于预设温度TL时，产生输出为L电平的OTP信号，允许打开H桥电路模块200（HB），且引入了一定的迟滞量，避免在高低温阈值间来回切换时有错误的输出；3）过流保护电路：过流保护电路有对所述H桥电路模块200（HB）的4个功率N沟道场效应管（NMOS管）都有检测，当检测到某个或某几个功率N沟道场效应管（NMOS管）流过的电流大于预设值IOCP且保持时间TOCP时，关断H桥电路模块200（HB），只有在VM重新上电或第一逻辑输入端IN1和第二逻辑输入端IN2重新上电后H桥电路模块200（HB）才能恢复工作。

具体地，所述输出检测模块500（DET）作用是，在H桥电路模块200（HB）关断时，如果负载需要释放的电流大于预设电流值时，会输出相应的高电平DET信号来打开相应的H桥电路模块200（HB）功率N沟道场效应管（NMOS管），使负载电流流经N沟道场效应管（NMOS管）的沟道。

具体地，所述升压电路模块800（CP）作用是，产生一个比电压VM高5V下电压VCP，用于驱动H桥电路模块200（HB）上侧的功率N沟道场效应管（NMOS管）。

具体地，所述前级驱动模块600（Predrv）作用是，1）把逻辑信号处理模块400（Logic）信号处理成适合驱动H桥电路模块200（HB）的各个功率N沟道场效应管（NMOS管）的驱动信号；2）输出H桥电路模块200（HB）相应的N沟道场效应管（NMOS管）是否开启的判断信号反馈给逻辑信号处理模块400（Logic）。

具体地，所述逻辑信号处理模块400（Logic）。本模块主要功能是对输入信号模块300（Input），保护电路模块700（Prt），输出检测模块500（DET），前级驱动模块600（Predrv）模块的信号进行处理，并输出信号送到前级驱动模块600（Predrv）。

进一步，参照图2，所述H桥电路模块200（HB）包括：第一场效应管NM1、第二场效应管NM2、第三场效应管NM3、第四场效应管NM4、第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4，所述第一场效应管NM1的漏极、所述第一二极管D1的负极、所述第三场效应管NM3的漏极和所述第三二极管D3的负极分别与所述电源输入端VM连接，所述第一场效应管NM1的栅极、所述第二场效应管NM2的栅极、所述第三场效应管NM3的栅极和所述第四场效应管NM4的栅极分别与所述前级驱动模块600（Predrv）连接，所述第一场效应管NM1的源极、所述第一二极管D1的正极、所述第二场效应管NM2的漏极和所述第二二极管D2的负极分别与所述第一输出端OUT1连接，所述第三场效应管NM3的源极、所述第三二极管D3的正极、所述第四场效应管NM4的漏极和所述第四二极管D4的负极分别与所述第二输出端OUT2连接，所述第二场效应管NM2的源极、所述第二二极管D2的正极、所述第四场效应管NM4的源极和所述第四二极管D4的正极分别与所述接地端GND连接。

具体地，在一些实施例中，所述H桥电路模块200（HB）包括：第一输出端OUT1的上侧驱动功率NMOS管第一场效应管NM1以及第一二极管D1，所述第一场效应管NM1与所述第一二极管D1并联；第一输出端OUT1的下侧驱动功率NMOS管第二场效应管NM2以及第二二极管D2，所述第二场效应管NM2与所述第二二极管D2并联；第二输出端OUT2的上侧驱动功率NMOS管第三场效应管NM3以及第三二极管D3，所述第三场效应管NM3与所述第三二极管D3并联；第二输出端OUT2的下侧驱动功率NMOS管第四场效应管NM4以及第四二极管D4，所述第四场效应管NM4与所述第四二极管D4并联。

进一步，参照图3，所述输出检测模块500（DET）包括第一高侧检测电路510（DET_HS1）、第二高侧检测电路520（DET_HS2）、第一低侧检测电路530（DET_LS1）和第二低侧检测电路540（DET_LS2），所述第一高侧检测电路510（DET_HS1）的两端分别与所述第一场效应管NM1的源极和栅极连接，所述第二高侧检测电路520（DET_HS2）的两端分别与所述第三场效应管NM3的源极和栅极连接，所述第一低侧检测电路530（DET_LS1）的两端分别与所述第二场效应管NM2的源极和栅极连接，所述第二低侧检测电路540（DET_LS2）的两端分别与所述第四场效应管NM4的源极和栅极连接。

具体地，第一高侧检测电路510（DET_HS1）和第二高侧检测电路520（DET_HS2）分别对应第一输出端OUT1和第二输出端OUT2的上侧检测，第一低侧检测电路530（DET_LS1）和第二低侧检测电路540（DET_LS2）分别对应第一输出端OUT1和第二输出端OUT2的下侧检测。

进一步，参照图6，所述第一高侧检测电路510（DET_HS1）包括依次连接的第一高侧电流源IH1、第一一电阻R11、第一一二极管D11和第一二电阻R12，还包括第一高侧场效应管HNM1、第一电压比较器Comp1和第一电平转换器Level_shift1，所述第一高侧电流源IH1的输入与所述升压电路模块800（CP）的输出连接，所述第一二电阻R12的第二侧与电源输出端VM连接，所述第一高侧场效应管HNM1的漏极与所述第一一二极管D11的正极连接，所述第一高侧场效应管HNM1的源极与电源输出端连接，所述第一高侧场效应管HNM1的栅极与所述第一电压比较器Comp1的输入连接，所述第一电压比较器Comp1的同相输入端与所述第一高侧电流源IH1的输出连接，所述第一电压比较器Comp1的反相输入端与所述第一输出端OUT1连接，所述第一电压比较器Comp1的输出端与所述第一电平转换器Level_shift1的输入连接，所述第一电平转换器Level_shift1的输出与所述逻辑信号处理模块400（Logic）连接。

进一步，参照图7，所述第二高侧检测电路520（DET_HS2）包括依次连接的第二高侧电流源IH2、第二一电阻R21、第二一二极管D21和第二二电阻R22，还包括第二高侧场效应管HNM2、第二电压比较器Comp2和第二电平转换器Level_shift2，所述第二高侧电流源IH2的输入与所述升压电路模块800（CP）的输出连接，所述第二二电阻R22的第二侧与电源输出端连接，所述第二高侧场效应管HNM2的漏极与所述第二一二极管D21的正极连接，所述第二高侧场效应管HNM2的源极与电源输出端连接，所述第二高侧场效应管HNM2的栅极与所述第二电压比较器Comp2的输入连接，所述第二电压比较器Comp2的同相输入端与所述第二高侧电流源IH2的输出连接，所述第二电压比较器Comp2的反相输入端与所述第二输出端OUT2连接，所述第二电压比较器Comp2的输出端与所述第二电平转换器Level_shift2的输入连接，所述第二电平转换器Level_shift2的输出与所述逻辑信号处理模块400（Logic）连接。

进一步，参照图8，所述第一低侧检测电路530（DET_LS1）包括依次连接的第一低侧电流源IL1、第三一二极管D31、第三二电阻R32和第三三电阻R33，还包括第一低侧场效应管LNM1、第三一电阻R31、第一开关场效应管SFET1和第三电压比较器Comp3，所述第一低侧电流源IL1的输入与所述升压电路模块800（CP）的输出连接，所述第三三电阻R33的第二端与接地端GND连接，所述第一低侧场效应管LNM1的漏极与所述第三一二极管D31的正极连接，所述第一低侧场效应管LNM1的源极与所述第三二电阻R32的第二端连接，所述第一低侧场效应管LNM1的栅极与所述第三电压比较器Comp3的输出连接，所述第三一电阻R31的第一端与所述第一输出端OUT1连接，所述第三一电阻R31的第二端与所述第一开关场效应管SFET1的漏极连接，所述第一开关场效应管SFET1的源极与所述第三三电阻R33的第一端连接，所述第一开关场效应管SFET1的栅极与所述升压电路模块800（CP）的输出连接，所述第三电压比较器Comp3的同相输入端与接地端GND连接，所述第三电压比较器Comp3的反相输入端与所述第一低侧电流源IL1的输出连接，所述第三电压比较器Comp3的输出端与所述逻辑信号处理模块400（Logic）的输入连接。

进一步，参照图9，所述第二低侧检测电路540（DET_LS2）包括依次连接的第二低侧电流源IL2、第四一二极管D41、第四二电阻R42和第四三电阻R43，还包括第二低侧场效应管LMN2、第四一电阻R41、第二开关场效应管SFET2和第四电压比较器Comp4，所述第二低侧电流源IL2的输入与所述升压电路模块800（CP）的输出连接，所述第四三电阻R43的第二端与接地端GND连接，所述第二低侧场效应管LMN2的漏极与所述第四一二极管D41的正极连接，所述第二低侧场效应管LMN2的源极与所述第四二电阻R42的第二端连接，所述第二低侧场效应管LMN2的栅极与所述第四电压比较器Comp4的输出连接，所述第四一电阻R41的第一端与所述第二输出端OUT2连接，所述第四一电阻R41的第二端与所述第二开关场效应管SFET2的漏极连接，所述第二开关场效应管SFET2的源极与所述第四三电阻R43的第一端连接，所述第二开关场效应管SFET2的栅极与所述升压电路模块800（CP）的输出连接，所述第四电压比较器Comp4的同相输入端与接地端GND连接，所述第四电压比较器Comp4的反相输入端与所述第二低侧电流源IL2的输出连接，所述第四电压比较器Comp4的输出端与所述逻辑信号处理模块400（Logic）的输入连接。

具体地，参照图4，电流从OUT1流向OUT2时，充电阶段， 第一场效应管NM1和第四场效应管NM4打开，第二场效应管NM2和第三场效应管NM3关断，外接负载Motor的电流逐渐增大，电流流向如线路1：

电源输入端VM → 第一场效应管NM1沟道 →第一输出端OUT1 → 外接负载Motor→第二输出端OUT2 → 第四场效应管NM4沟道 →接地端GND。

因某种原因，可能是1）输入关断，所述第一逻辑输入端IN1和所述第二逻辑输入端IN2均为低电平L；2）过流保护OCP；3）过温保护OTP，

使得所述第一场效应管NM1和所述第四场效应管NM4突然关断，由于外接负载Motor上流过的电流不能突变，使得第一输出端OUT1从第二二极管D2拉出相应大小的电流，此时第一输出端OUT1为负压，第二输出端OUT2往第三二极管D3注入相应大小的电流，此时第二输出端OUT2电压比电源输入端VM电压高，

参照图4，刚开始时电流流向如线路2：

接地端GND → 第二二极管D2 → 第一输出端OUT1 → 外接负载Motor → 第二输出端OUT2 →第二二极管D3 → 电源输入端VM。

在一些实施例中，所述第一二极管D1为第一场效应管NM1体二极管，所述第二二极管D2为第一场效应管NM2体二极管，所述第三二极管D3为第三场效应管NM3体二极管，所述第四二极管D4为第四场效应管NM4体二极管。

情况一：

参照图4和图7， 第二高侧场效应管HNM2关断，VREF_HS_OUT2 = IH2 * (R21+R22)+VD21，若VOUT2<= VREF_HS_OUT2，此时VREF_HS_OUT2为高侧NMOS关断时的基准参考电压，DET_HS_OUT2输出低电平，则第三场效应管NM3维持关断，电流从第三二极管D3释放。

参照图4和图8，第一低侧场效应管LNM1关断，VREF_LS_OUT1 = IL1 * (R32+R33)+ VD31 – VOUT1，若GND<= VREF_LS_OUT1，其中VREF_LS_OUT1为低侧NMOS关断时的基准参考电压，DET_LS_OUT1输出低电平，则第二场效应管NM2维持关断，电流从第二二极管D2释放。

参照图4，此时电流流向如线路2，接地端GND →第二二极管D2 → 第一输出端OUT1 → 外接负载Motor → 第二输出端OUT2 →第三二极管D3 → 电源输入端VM。

情况二：

参照图4和图7，第二高侧场效应管HNM2关断，VREF_HS_OUT2 = IH2 * (R21+R22)+VD21，若VOUT2>VREF_HS_OUT2，此时VREF_HS_OUT2为高侧NMOS关断时的基准参考电压，DET_HS_OUT2输出高电平，H桥电路模块200（HB）中的第三场效应管NM3打开，电流走所述第三场效应管NM3的沟道而不再走第三二极管D3。

参照图4和图8，第一低侧场效应管LNM1关断，VREF_LS_OUT1 = IL1 * (R32+R33)+ VD31 – VOUT1，若GND>VREF_LS_OUT1，DET_LS_OUT1输出高电平，H桥电路模块200（HB）中的第二场效应管NM2打开，电流走第二场效应管NM2的沟道而不再走第二二极管D2。

参照图4和图7，第二高侧场效应管HNM2打开，VREF_HS_OUT2 = IH2 * R21，若VOUT2>VREF_HS_OUT2，此时VREF_HS_OUT2为高侧NMOS打开时的基准参考电压，DET_HS_OUT2输出高电平，H桥电路模块200（HB）中的第三场效应管NM3维持打开，电流继续走第三场效应管NM3沟道。

参照图4和图8，第一低侧场效应管LNM1打开，VREF_LS_OUT1 = IL1 * R31 –VOUT1，若GND>VREF_LS_OUT1，此时VREF_LS_OUT1为低侧NMOS打开时的基准参考电压，DET_LS_OUT1输出高电平，H桥电路模块200（HB）中的第二场效应管NM2维持打开，电流继续走第二场效应管NM2沟道。

参照图4，此时电流流向如线路3，

接地端GND → 第二场效应管NM2沟道 → 第一输出端OUT1 → 外接负载Motor→ 第二输出端OUT2 → 第三场效应管NM3沟道 → 电源输入端VM。

若此过程中如有输入状态发生变化，则马上退出自检测模式而进入新的状态，参照图10至图13，在一些实施例中，此过程通过逻辑运算实现，

参照图10，

参照图11，

参照图12，

参照图13，

其中，

Pre_ls1为相对于第一输出端OUT1下管的第二场效应管NM2的最前级逻辑信号；

Pre_hs1为相对于第一输出端OUT1上管的第一场效应管NM1的最前级逻辑信号；

l2h1为检测到第一输出端OUT1下管的第二场效应管NM2打开的逻辑判断信号；

h2l1为检测到第一输出端OUT1上管的第一场效应管NM1打开的逻辑判断信号；

DET_HS1为第一输出端OUT1上管的第一场效应管NM1自适应打开逻辑信号；

DET_LS1为第一输出端OUT1下管的的第二场效应管NM2自适应打开逻辑信号；

drvls1为相对于第一输出端OUT1下管的的第二场效应管NM2的中间级逻辑信号，输送到前级驱动模块600（Predrv）；

drvhs1为相对于第一输出端OUT1上管的第一场效应管NM1的中间级逻辑信号，输送到前级驱动模块600（Predrv）；

Pre_ls2为相对于第二输出端OUT2下管的第四场效应管NM4的最前级逻辑信号；

Pre_hs2为相对于第二输出端OUT2上管的第三场效应管NM3的最前级逻辑信号；

l2h2为检测到第二输出端OUT2下管的第四场效应管NM4打开的逻辑判断信号；

h2l2为检测到第二输出端OUT2上管的第三场效应管NM3打开的逻辑判断信号；

DET_HS2为第二输出端OUT2上管的第三场效应管NM3自适应打开逻辑信号；

DET_LS2为第二输出端OUT2下管的第四场效应管NM4自适应打开逻辑信号；

drvls2为相对于第二输出端OUT2下管的第四场效应管NM4的中间级逻辑信号，输送到前级驱动模块600（Predrv）；

drvhs2为相对于第二输出端OUT2上管的第三场效应管NM3的中间级逻辑信号，输送到前级驱动模块600（Predrv）。

若此过程中输入状态维持不变，

参照图7，第二高侧场效应管HNM2打开，VREF_HS_OUT2 = IH2 * R21，若VOUT2<=VREF_HS_OUT2，此时VREF_HS_OUT2为高侧NMOS打开时的基准参考电压， DET_HS_OUT2输出低电平， H桥电路模块200（HB）中的第三场效应管NM3关断，此时电流走所述第三二极管D3。

参照图8，第一低侧场效应管LNM1打开，VREF_LS_OUT1 = IL1 * R31 – VOUT1，若GND<= VREF_LS_OUT1，此时VREF_LS_OUT1为低侧NMOS打开时的基准参考电压， DET_LS_OUT1输出低电平，H桥电路模块200（HB）中的第二场效应管NM2关断，电流走所述第二二极管D2。

因此时的电流已经很小（如设置为100mA），电流走所述第三二极管D3或所述第二二极管D2或体二极管引起的发热也比较小，重要的是由其引起的寄生干扰已经大大降低，不足以引起芯片内部逻辑异常。此情况下让H桥电路模块200（HB）的NMOS提前关断的原因留有一定的余量来防止电流降到0时NMOS管还处于开启状态而造成电流反转，外界负载如电机工作异常。

同理可得电流从OUT2流向OUT1时，

参照图5，充电阶段，所述第三场效应管NM3和所述第二场效应管NM2打开，所述第一场效应管NM1和所述第四场效应管NM4关断，外接负载Motor电流逐渐增大，

参照图5，电流流向如线路1所示，

电源输入端VM → 第三场效应管NM3沟道 → 第二输出端OUT2 → 外接负载Motor → 第一输出端OUT1 → 第二场效应管NM2沟道 → 接地端GND，

因某种原因，可能是1）所述第一逻辑输入端IN1和所述第二逻辑输入端IN2均为低电平L；2）过流保护OCP；3）过温保护OTP，使得第三场效应管NM3和第二场效应管NM2突然关断，由于外接负载Motor上流过的电流不能突变，使得第二输出端OUT2从第四二极管D4拉出相应大小的电流，此时第二输出端OUT2为负压，第一输出端OUT1往第一二极管D1注入相应大小的电流，此时第一输出端OUT1电压比电源输出端VM电压高，

参照图5，刚开始时电流流向如线路2，

接地端GND → 第四二极管D4 → 第二输出端OUT2 → 外接负载Motor → 第一输出端OUT1 → 第一二极管D1 → 电源输出端VM。

情况一：

参照图6，第一高侧场效应管HNM1关断，VREF_HS_OUT1 = IH1 * (R11+R12)+VD11，若VOUT1<= VREF_HS_OUT1，此时VREF_HS_OUT1为高侧NMOS关断时的基准参考电压，DET_HS_OUT1输出低电平，则第一场效应管NM1维持关断，电流从第一二极管D1释放。

参照图9，第二低侧场效应管LMN2关断，VREF_LS_OUT2 = IL2 * (R42+R43) +VD41 – VOUT2，若GND<= VREF_LS_OUT2，其中VREF_LS_OUT2为低侧NMOS关断时的基准参考电压，DET_LS_OUT2输出低电平，则第二场效应管NM2维持关断，电流从第二二极管D2释放。

参照图5，此时电流流向如线路，

接地端GND → 第四二极管D4 → 第二输出端OUT2 → 外接负载Motor → 第一输出端OUT1 → 第一二极管D1 → 电源输出端VM。

情况二：

参照图6，第一高侧场效应管HNM1关断，VREF_HS_OUT1 = IH1 * (R11+R12)+VD11，若VOUT1>VREF_HS_OUT1，此时VREF_HS_OUT1为高侧NMOS关断时的基准参考电压，DET_HS_OUT1输出高电平，H桥电路模块200（HB）中的第三场效应管NM3打开，电流走第三场效应管NM3沟道而不再走第三二极管D3。

参照图9，第二低侧场效应管LMN2关断，VREF_LS_OUT2 = IL2 * (R42+R43) +VD41 – VOUT2，若GND>VREF_LS_OUT2，DET_LS_OUT2输出高电平， H桥电路模块200（HB）中的第二场效应管NM2打开，电流走第二场效应管NM2的沟道而不再走第二二极管D2。

参照图6，第一高侧场效应管HNM1打开，VREF_HS_OUT1 = IH1 * R11，若VOUT1>VREF_HS_OUT1，此时VREF_HS_OUT1为高侧NMOS打开时的基准参考电压，DET_HS_OUT1输出高电平，H桥电路模块200（HB）中的第三场效应管NM3维持打开，电流继续走第三场效应管NM3沟道。

参照图9，第二低侧场效应管LMN2打开，VREF_LS_OUT2 = IL2 * R41 – VOUT2，若GND>VREF_LS_OUT2，此时VREF_LS_OUT2为低侧NMOS打开时的基准参考电压，DET_LS_OUT2输出高电平，H桥电路模块200（HB）中的第二场效应管NM2维持打开，电流继续走第二场效应管NM2沟道。

参照图5，此时电流流向如线路3，

接地端GND → 第四场效应管NM4沟道 → 第二输出端OUT2 → 外接负载Motor→ 第一输出端OUT1 → 第一场效应管NM1沟道 → 电源输入端VM。

若此过程中如有输入状态发生变化，则马上退出自检测模式而进入新的状态，，参照图10至图13，在一些实施例中，此过程通过逻辑运算实现，

参照图10，

参照图11，

参照图12，

参照图13，

其中，

Pre_ls1为相对于第一输出端OUT1下管的第二场效应管NM2的最前级逻辑信号；

Pre_hs1为相对于第一输出端OUT1上管的第一场效应管NM1的最前级逻辑信号；

l2h1为检测到第一输出端OUT1下管的第二场效应管NM2打开的逻辑判断信号；

h2l1为检测到第一输出端OUT1上管的第一场效应管NM1打开的逻辑判断信号；

DET_HS1为第一输出端OUT1上管的第一场效应管NM1自适应打开逻辑信号；

DET_LS1为第一输出端OUT1下管的的第二场效应管NM2自适应打开逻辑信号；

drvls1为相对于第一输出端OUT1下管的的第二场效应管NM2的中间级逻辑信号，输送到前级驱动模块600（Predrv）；

drvhs1为相对于第一输出端OUT1上管的第一场效应管NM1的中间级逻辑信号，输送到前级驱动模块600（Predrv）；

Pre_ls2为相对于第二输出端OUT2下管的第四场效应管NM4的最前级逻辑信号；

Pre_hs2为相对于第二输出端OUT2上管的第三场效应管NM3的最前级逻辑信号；

l2h2为检测到第二输出端OUT2下管的第四场效应管NM4打开的逻辑判断信号；

h2l2为检测到第二输出端OUT2上管的第三场效应管NM3打开的逻辑判断信号；

DET_HS2为第二输出端OUT2上管的第三场效应管NM3自适应打开逻辑信号；

DET_LS2为第二输出端OUT2下管的第四场效应管NM4自适应打开逻辑信号；

drvls2为相对于第二输出端OUT2下管的第四场效应管NM4的中间级逻辑信号，输送到前级驱动模块600（Predrv）；

drvhs2为相对于第二输出端OUT2上管的第三场效应管NM3的中间级逻辑信号，输送到前级驱动模块600（Predrv）。

若此过程中输入状态维持不变。

参照图6，第一高侧场效应管HNM1打开，VREF_HS_OUT1 = IH1 * R11，若VOUT1<=VREF_HS_OUT1，此时VREF_HS_OUT1为高侧NMOS打开时的基准参考电压， DET_HS_OUT1输出低电平， H桥电路模块200（HB）中的第三场效应管NM3关断，电流走第三二极管D3。

参照图9，第二低侧场效应管LNM2打开，VREF_LS_OUT2 = IL2 * R41 – VOUT2，若GND<= VREF_LS_OUT2，此时VREF_LS_OUT2为低侧NMOS打开时的基准参考电压， DET_LS_OUT2输出低电平，H桥电路模块200（HB）中的第二场效应管NM2关断，电流走第二二极管D2。

因此时的电流已经很小（如设置为100mA），电流走第三二极管D3或第二二极管D2或体二极管引起的发热也比较小，重要的是由其引起的寄生干扰已经大大降低，不足以引起芯片内部逻辑异常。此情况下让H桥电路模块200（HB）的NMOS提前关断的原因留有一定的余量来防止电流降到0时NMOS管还处于开启状态而造成电流反转，外界负载如电机工作异常。

进一步，参照图10至图13，所述逻辑信号处理模块400（Logic）包括第一输入逻辑判决电路410、第二输入逻辑判决电路420、第三输入逻辑判决电路430和第四输入逻辑判决电路440。

进一步，参照图10，所述第一输入逻辑判决电路410包括第一反相器NOT1、第一与门AND1、第一或门OR1、第二与门AND2、第二反相器NOT2和第三反相器NOT3，所述第一反相器NOT1的输入端、所述第一与门AND1的第二输入端、所述第二反相器NOT2的输入端和所述第三反相器NOT3的输入端均与所述前级驱动模块600（Predrv）连接，所述第一反相器NOT1的输出端与所述第一与门AND1的第一输入端连接，所述第一与门AND1的输出端与所述第一或门OR1的第一输入端连接，所述第一反相器NOT1的输入端与所述第一或门OR1的第二输入端连接，所述第一或门OR1的输出端与所述第二与门AND2的第一输入端连接，所述第二反相器NOT2的输出端与所述第二与门AND2的第二输入端连接，所述第三反相器NOT3的输出端与所述第二与门AND2的第三输入端连接，所述第二与门AND2的输出与所述前级驱动模块600（Predrv）连接；

在一些实施例中，所述第一反相器NOT1的输入端为所述第一场效应管NM1的最前级逻辑信号，所述第一与门AND1的第二输入端为所述第一场效应管NM1的自适应打开逻辑信号，所述第二反相器NOT2的输入端为所述第二场效应管NM2的最前级逻辑信号，所述第三反相器NOT3的输入端为所述第二场效应管NM2打开的逻辑判断信号，所述第二与门AND2的输出端为所述第一场效应管NM1的中间级逻辑信号。

参照图11，所述第二输入逻辑判决电路420包括第四反相器NOT4、第三与门AND3、第二或门OR2、第四与门AND4、第五反相器NOT5和第六反相器NOT6，所述第四反相器NOT4的输入端、所述第三与门AND3的第二输入端、所述第五反相器NOT5的输入端和所述第六反相器NOT6的输入端均与所述前级驱动模块600（Predrv）连接，所述第四反相器NOT4的输出端与所述第三与门AND3的第一输入端连接，所述第三与门AND3的输出端与所述第二或门OR2的第一输入端连接，所述第四反相器NOT4的输入端与所述第二或门OR2的第二输入端连接，所述第二或门OR2的输出端与所述第四与门AND4的第一输入端连接，所述第五反相器NOT5的输出端与所述第四与门AND4的第二输入端连接，所述第六反相器NOT6的输出端与所述第四与门AND4的第三输入端连接，所述第四与门AND4的输出与所述前级驱动模块600（Predrv）连接。

在一些实施例中，所述第四反相器NOT4的输入端为所述第二场效应管NM2的最前级逻辑信号，所述第三与门AND3的第二输入端为所述第二场效应管NM2的自适应打开逻辑信号，所述第五反相器NOT5的输入端为所述第一场效应管NM1的最前级逻辑信号，所述第六反相器NOT6的输入端为所述第一场效应管NM1打开的逻辑判断信号，所述第四与门AND4的输出端为所述第二场效应管NM2的中间级逻辑信号。

进一步，参照图12，所述第三输入逻辑判决电路430包括第七反相器NOT7、第五与门AND5、第三或门OR3、第六与门AND6、第八反相器NOT8和第九反相器NOT9，所述第七反相器NOT7的输入端、所述第五与门AND5的第二输入端、所述第八反相器NOT8的输入端和所述第九反相器NOT9的输入端均与所述前级驱动模块600（Predrv）连接，所述第七反相器NOT7的输出端与所述第五与门AND5的第一输入端连接，所述第五与门AND5的输出端与所述第三或门OR3的第一输入端连接，所述第七反相器NOT7的输入端与所述第三或门OR3的第二输入端连接，所述第三或门OR3的输出端与所述第六与门AND6的第一输入端连接，所述第八反相器NOT8的输出端与所述第六与门AND6的第二输入端连接，所述第九反相器NOT9的输出端与所述第六与门AND6的第三输入端连接，所述第六与门AND6的输出与所述前级驱动模块600（Predrv）连接；

在一些实施例中，所述第七反相器NOT7的输入端为所述第三场效应管NM3的最前级逻辑信号，所述第五与门AND5的第二输入端为所述第三场效应管NM3的自适应打开逻辑信号，所述第八反相器NOT8的输入端为所述第四场效应管NM4的最前级逻辑信号，所述第九反相器NOT9的输入端为所述第四场效应管NM4打开的逻辑判断信号，所述第六与门AND6的输出端为所述第三场效应管NM3的中间级逻辑信号。

参照图13，所述第四输入逻辑判决电路440包括第一零反相器NOT10、第七与门AND7、第四或门OR4、第八与门AND8、第一一反相器NOT11和第一二反相器NOT12，所述第一零反相器NOT10的输入端、所述第七与门AND7的第二输入端、所述第一一反相器NOT11的输入端和所述第一二反相器NOT12的输入端均与所述前级驱动模块600（Predrv）连接，所述第一零反相器NOT10的输出端与所述第七与门AND7的第一输入端连接，所述第七与门AND7的输出端与所述第四或门OR4的第一输入端连接，所述第一零反相器NOT10的输入端与所述第四或门OR4的第二输入端连接，所述第四或门OR4的输出端与所述第八与门AND8的第一输入端连接，所述第一一反相器NOT11的输出端与所述第八与门AND8的第二输入端连接，所述第一二反相器NOT12的输出端与所述第八与门AND8的第三输入端连接，所述第八与门AND8的输出与所述前级驱动模块600（Predrv）连接。

在一些实施例中，所述第一零反相器NOT10的输入端为所述第四场效应管NM4的最前级逻辑信号，所述第七与门AND7的第二输入端为所述第四场效应管NM4的自适应打开逻辑信号，所述第一一反相器NOT11的输入端为所述第三场效应管NM3的最前级逻辑信号，所述第一二反相器NOT12的输入端为所述第三场效应管NM3打开的逻辑判断信号，所述第八与门AND8的输出端为所述第四场效应管NM4的中间级逻辑信号。

以上所述，只是本实用新型的较佳实施例而已，本实用新型并不局限于上述实施方式，只要其以相同的手段达到本实用新型的技术效果，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开保护的范围之内。都应属于本实用新型的保护范围。在本实用新型的保护范围内其技术方案和/或实施方式可以有各种不同的修改和变化。

Claims (10)

1.一种自适应开关检测电路，用于检测和控制H桥驱动电路的工作状态，所述自适应开关检测电路包括电源输入端、接地端、第一逻辑输入端、第二逻辑输入端、第一输出端和第二输出端，所述第一输出端和所述第二输出端之间连接负载，其特征在于，所述自适应开关检测电路还包括：

基准信号生成模块（100），所述第一逻辑输入端和所述第二逻辑输入端分别与所述基准信号生成模块（100）连接；

H桥电路模块（200），所述第一输出端和所述第二输出端分别与所述H桥电路模块（200）连接；

输入信号模块（300），所述第一逻辑输入端、所述第二逻辑输入端、所述基准信号生成模块（100）分别与所述输入信号模块（300）连接；

逻辑信号处理模块（400），所述输入信号模块（300）与所述逻辑信号处理模块（400）连接；

输出检测模块（500），所述逻辑信号处理模块（400）和所述H桥电路模块（200）分别与所述输出检测模块（500）连接；

前级驱动模块（600），所述逻辑信号处理模块（400）、所述H桥电路模块（200）分别与所述前级驱动模块（600）连接；

保护电路模块（700），所述保护电路模块（700）包括欠压保护电路、过温保护电路和过流保护电路,所述基准信号生成模块（100）、所述逻辑信号处理模块（400）和所述H桥电路模块（200）分别与所述保护电路模块（700）连接；

升压电路模块（800），所述基准信号生成模块（100）和所述前级驱动模块（600）分别与所述升压电路模块（800）连接。

2.根据权利要求1所述的自适应开关检测电路，其特征在于，

所述H桥电路模块（200）包括：第一场效应管、第二场效应管、第三场效应管、第四场效应管、第一二极管、第二二极管、第三二极管和第四二极管，所述第一场效应管的漏极、所述第一二极管的负极、所述第三场效应管的漏极和所述第三二极管的负极分别与所述电源输入端连接，所述第一场效应管的栅极、所述第二场效应管的栅极、所述第三场效应管的栅极和所述第四场效应管的栅极分别与所述前级驱动模块（600）连接，所述第一场效应管的源极、所述第一二极管的正极、所述第二场效应管的漏极和所述第二二极管的负极分别与所述第一输出端连接，所述第三场效应管的源极、所述第三二极管的正极、所述第四场效应管的漏极和所述第四二极管的负极分别与所述第二输出端连接，所述第二场效应管的源极、所述第二二极管的正极、所述第四场效应管的源极和所述第四二极管的正极分别与所述接地端连接。

3.根据权利要求2所述的自适应开关检测电路，其特征在于，

所述输出检测模块（500）包括第一高侧检测电路（510）、第二高侧检测电路（520）、第一低侧检测电路（530）和第二低侧检测电路（540），所述第一高侧检测电路（510）的两端分别与所述第一场效应管的源极和栅极连接，所述第二高侧检测电路（520）的两端分别与所述第三场效应管的源极和栅极连接，所述第一低侧检测电路（530）的两端分别与所述第二场效应管的源极和栅极连接，所述第二低侧检测电路（540）的两端分别与所述第四场效应管的源极和栅极连接。

4.根据权利要求3所述的自适应开关检测电路，其特征在于，

所述第一高侧检测电路（510）包括依次连接的第一高侧电流源、第一一电阻、第一一二极管和第一二电阻，还包括第一高侧场效应管、第一电压比较器和第一电平转换器，所述第一高侧电流源的输入与所述升压电路模块（800）的输出连接，所述第一二电阻的第二侧与电源输出端连接，所述第一高侧场效应管的漏极与所述第一一二极管的正极连接，所述第一高侧场效应管的源极与电源输出端连接，所述第一高侧场效应管的栅极与所述第一电压比较器的输入连接，所述第一电压比较器的同相输入端与所述第一高侧电流源的输出连接，所述第一电压比较器的反相输入端与所述第一输出端连接，所述第一电压比较器的输出端与所述第一电平转换器的输入连接，所述第一电平转换器的输出与所述逻辑信号处理模块（400）连接。

5.根据权利要求3所述的自适应开关检测电路，其特征在于，

所述第二高侧检测电路（520）包括依次连接的第二高侧电流源、第二一电阻、第二一二极管和第二二电阻，还包括第二高侧场效应管、第二电压比较器和第二电平转换器，所述第二高侧电流源的输入与所述升压电路模块（800）的输出连接，所述第二二电阻的第二侧与电源输出端连接，所述第二高侧场效应管的漏极与所述第二一二极管的正极连接，所述第二高侧场效应管的源极与电源输出端连接，所述第二高侧场效应管的栅极与所述第二电压比较器的输入连接，所述第二电压比较器的同相输入端与所述第二高侧电流源的输出连接，所述第二电压比较器的反相输入端与所述第二输出端连接，所述第二电压比较器的输出端与所述第二电平转换器的输入连接，所述第二电平转换器的输出与所述逻辑信号处理模块（400）连接。

6.根据权利要求3所述的自适应开关检测电路，其特征在于，

所述第一低侧检测电路（530）包括依次连接的第一低侧电流源、第三一二极管、第三二电阻和第三三电阻，还包括第一低侧场效应管、第三一电阻、第一开关场效应管和第三电压比较器，所述第一低侧电流源的输入与所述升压电路模块（800）的输出连接，所述第三三电阻的第二端与接地端连接，所述第一低侧场效应管的漏极与所述第三一二极管的正极连接，所述第一低侧场效应管的源极与所述第三二电阻的第二端连接，所述第一低侧场效应管的栅极与所述第三电压比较器的输出连接，所述第三一电阻的第一端与所述第一输出端连接，所述第三一电阻的第二端与所述第一开关场效应管的漏极连接，所述第一开关场效应管的源极与所述第三三电阻的第一端连接，所述第一开关场效应管的栅极与所述升压电路模块（800）的输出连接，所述第三电压比较器的同相输入端与接地端连接，所述第三电压比较器的反相输入端与所述第一低侧电流源的输出连接，所述第三电压比较器的输出端与所述逻辑信号处理模块（400）的输入连接。

7.根据权利要求3所述的自适应开关检测电路，其特征在于，

所述第二低侧检测电路（540）包括依次连接的第二低侧电流源、第四一二极管、第四二电阻和第四三电阻，还包括第二低侧场效应管、第四一电阻、第二开关场效应管和第四电压比较器，所述第二低侧电流源的输入与所述升压电路模块（800）的输出连接，所述第四三电阻的第二端与接地端连接，所述第二低侧场效应管的漏极与所述第四一二极管的正极连接，所述第二低侧场效应管的源极与所述第四二电阻的第二端连接，所述第二低侧场效应管的栅极与所述第四电压比较器的输出连接，所述第四一电阻的第一端与所述第二输出端连接，所述第四一电阻的第二端与所述第二开关场效应管的漏极连接，所述第二开关场效应管的源极与所述第四三电阻的第一端连接，所述第二开关场效应管的栅极与所述升压电路模块（800）的输出连接，所述第四电压比较器的同相输入端与接地端连接，所述第四电压比较器的反相输入端与所述第二低侧电流源的输出连接，所述第四电压比较器的输出端与所述逻辑信号处理模块（400）的输入连接。

8.根据权利要求1所述的自适应开关检测电路，其特征在于，

所述逻辑信号处理模块（400）包括第一输入逻辑判决电路（410）、第二输入逻辑判决电路（420）、第三输入逻辑判决电路（430）和第四输入逻辑判决电路（440）。

9.根据权利要求8所述的自适应开关检测电路，其特征在于，

所述第一输入逻辑判决电路（410）包括第一反相器、第一与门、第一或门、第二与门、第二反相器和第三反相器，所述第一反相器的输入端、所述第一与门的第二输入端、所述第二反相器的输入端和所述第三反相器的输入端均与所述前级驱动模块（600）连接，所述第一反相器的输出端与所述第一与门的第一输入端连接，所述第一与门的输出端与所述第一或门的第一输入端连接，所述第一反相器的输入端与所述第一或门的第二输入端连接，所述第一或门的输出端与所述第二与门的第一输入端连接，所述第二反相器的输出端与所述第二与门的第二输入端连接，所述第三反相器的输出端与所述第二与门的第三输入端连接，所述第二与门的输出与所述前级驱动模块（600）连接；

所述第二输入逻辑判决电路（420）包括第四反相器、第三与门、第二或门、第四与门、第五反相器和第六反相器，所述第四反相器的输入端、所述第三与门的第二输入端、所述第五反相器的输入端和所述第六反相器的输入端均与所述前级驱动模块（600）连接，所述第四反相器的输出端与所述第三与门的第一输入端连接，所述第三与门的输出端与所述第二或门的第一输入端连接，所述第四反相器的输入端与所述第二或门的第二输入端连接，所述第二或门的输出端与所述第四与门的第一输入端连接，所述第五反相器的输出端与所述第四与门的第二输入端连接，所述第六反相器的输出端与所述第四与门的第三输入端连接，所述第四与门的输出与所述前级驱动模块（600）连接。

10.根据权利要求8所述的自适应开关检测电路，其特征在于，

所述第三输入逻辑判决电路（430）包括第七反相器、第五与门、第三或门、第六与门、第八反相器和第九反相器，所述第七反相器的输入端、所述第五与门的第二输入端、所述第八反相器的输入端和所述第九反相器的输入端均与所述前级驱动模块（600）连接，所述第七反相器的输出端与所述第五与门的第一输入端连接，所述第五与门的输出端与所述第三或门的第一输入端连接，所述第七反相器的输入端与所述第三或门的第二输入端连接，所述第三或门的输出端与所述第六与门的第一输入端连接，所述第八反相器的输出端与所述第六与门的第二输入端连接，所述第九反相器的输出端与所述第六与门的第三输入端连接，所述第六与门的输出与所述前级驱动模块（600）连接；

所述第四输入逻辑判决电路（440）包括第一零反相器、第七与门、第四或门、第八与门、第一一反相器和第一二反相器，所述第一零反相器的输入端、所述第七与门的第二输入端、所述第一一反相器的输入端和所述第一二反相器的输入端均与所述前级驱动模块（600）连接，所述第一零反相器的输出端与所述第七与门的第一输入端连接，所述第七与门的输出端与所述第四或门的第一输入端连接，所述第一零反相器的输入端与所述第四或门的第二输入端连接，所述第四或门的输出端与所述第八与门的第一输入端连接，所述第一一反相器的输出端与所述第八与门的第二输入端连接，所述第一二反相器的输出端与所述第八与门的第三输入端连接，所述第八与门的输出与所述前级驱动模块（600）连接。