CN220401417U - 用于电子脱扣器的热记忆装置及电子脱扣器 - Google Patents

Abstract

本实用新型提供了用于电子脱扣器的热记忆装置，其包括DAC、放大器、半导体开关、RC电路以及ADC。DAC的输入端连接到电子脱扣器的MCU以从其接收包括主回路导体的热量值的数字信号，输出端输出与热量值对应的电压信号。放大器包括输入端、输出端和使能端，输入端连接到DAC的输出端以接收电压信号，使能端连接到MCU，当使能端被MCU置于逻辑低电平时，放大器呈高阻态。半导体开关第一端连接到放大器的输出端，第二端连接到RC电路，控制端连接到MCU。半导体开关在其控制端被MCU置于逻辑高电平时闭合，在控制端被MCU置于逻辑低电平时断开。RC电路包括并联的第一电容和第一电阻。ADC的输入端连接到半导体开关的第一端以在放大器呈高阻态时读取第一电容两端的电压。

Description

用于电子脱扣器的热记忆装置及电子脱扣器

技术领域

本实用新型实施例涉及一种用于电子脱扣器的热记忆装置及包含该热记忆装置的电子脱扣器。

背景技术

热磁脱扣器的保护功能通常由双金属片来实现。双金属片受热形变，天然具有热记忆性能。电子脱扣器没有双金属片，其原理是通过罗氏线圈来监测流经主回路导体中的电流值，其微控制单元MCU(Microcontroller Unit，MCU)基于监测到的电流值计算对应的热量值，通过将该热量值与预设阈值进行比较判断是否达到脱扣条件，一旦判断达到脱扣条件便输出脱扣信号来控制断路器的分闸机构迅速分闸以切断主回路导体中的电流。根据该原理，MCU在通电期间可以跟踪计算主回路导体的热量累积过程，但在断电期间，却无法继续跟踪主回路导体的热量消散过程。这样，在MCU恢复供电后，因不知晓主回路导体经历热量消散过程之后的剩余热量值而无法准确地计算主回路导体的累积热量值，可能导致保护功能无法按预期实现。

实用新型内容

本实用新型提供了一种用于电子脱扣器的热记忆装置。该热记忆装置包括数模转换器DAC、放大器、半导体开关、RC电路以及模数转换器ADC。DAC的输入端连接到电子脱扣器的微控制单元MCU以从其接收包括电子脱扣器所针对的主回路导体的热量值的数字信号，其输出端输出与热量值对应的电压信号。放大器包括输入端、输出端和使能端，其输入端连接到DAC的输出端以接收电压信号，其使能端连接到MCU，并且当使能端被MCU置于逻辑低电平时，放大器呈高阻态。半导体开关包括第一端、第二端和控制端，其第一端连接到放大器的输出端，其第二端连接到RC电路，其控制端连接到MCU，当控制端被MCU置于逻辑高电平时，半导体开关闭合，当控制端被MCU置于逻辑低电平时，半导体开关断开。RC电路包括并联的第一电容和第一电阻。ADC的输入端连接到半导体开关的第一端以在放大器呈高阻态时读取第一电容两端的电压，其输出端连接到MCU。

可选地，放大器的输入端包括第一输入端和第二输入端，第一输入端连接到DAC的输出端以接收电压信号，第二输入端与放大器的输出端短接。

可选地，第一电容的第一端连接到半导体开关的第二端，第一电容的第二端接地。

可选地，第一电容的容值和第一电阻的阻值被选择为使得RC电路的放电速率与主回路导体的散热速率相匹配。

可选地，第一电容是钽电容。

可选地，该半导体开关包括反向串联的第一晶体管和第二晶体管。第一晶体管和第二晶体管的控制端短接以作为半导体开关的控制端。第一晶体管和第二晶体管均是具有低漏电流的晶体管。

可选地，第一晶体管和第二晶体管均为N型金属氧化物半导体场效应晶体管。

可选地，热记忆装置还包括开关驱动电路。开关驱动电路包括第三晶体管、第四晶体管、第二电阻以及第三电阻。第三晶体管和第四晶体管均包括第一端、第二端和控制端，第三晶体管的控制端连接到MCU，其第一端接地，并且其第二端连接到第二电阻。第三电阻串联在第二电阻与输入电压之间。第四晶体管的控制端连接到第二电阻和第三电阻的中间点，其第一端连接到半导体开关的控制端，其第二端连接到输入电压。

可选地，热记忆装置还包括第四电阻和第五电阻。第四电阻连接在放大器的输出端与半导体开关的第一端之间。第五电阻连接在数模转换器的输出端与放大器的第一输入端之间。

本实用新型还提供了电子脱扣器。该电子脱扣器包括微控制单元MCU以及根据前述任一项所述的热记忆装置。

根据本实用新型的热记忆装置和包含该热记忆装置的电子脱扣器能够实现与热脱扣器中的双金属片相当的断电热记忆功能。

附图说明

为了更清楚地说明本实用新型的实施例的技术方案，下面将对实施例的描述中所需要使用的附图作简单的介绍。下面描述中的附图仅仅是本实用新型的示例性实施例。

图1示出了根据本实用新型实施例的热记忆装置的示意图；

图2示出了根据本实用新型实施例的热记忆装置中的半导体开关的示例；以及

图3示出了根据本实用新型另一实施例的热记忆装置的示意图。

具体实施方式

为了使本实用新型的目的、技术方案和优点更为明显，下面将参考附图详细描述根据本实用新型的示例实施例。显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是本实用新型的全部实施例，应理解，本实用新型不受这里描述的示例实施例的限制。

在本说明书和附图中，基本上相同或相似的步骤和元素用相同或相似的附图标记来表示，并且对这些步骤和元素的重复描述将被省略。同时，在本实用新型的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性或排序。在本实用新型的实施例中，除非另有明确说明，“连接”并不意味着必须“直接连接”或“直接接触”，而仅需要电学上连通即可。

为了使得本实用新型的目的、技术方案和优点更为明显，下面将参考附图详细描述根据本实用新型的示例实施例。显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是本实用新型的全部实施例，应理解，本实用新型不受这里描述的示例实施例的限制。

图1示出了根据本实用新型实施例的热记忆装置的示意图。

根据本实用新型实施例的热记忆装置1可以作为电子脱扣器(以下简称“脱扣器”)的一部分被置于脱扣器内部，也可以作为脱扣器的附件被置于脱扣器外部，只要能够以下文所描述的方式实施。参考图1，热记忆装置1可以包括数模转换器(Digital-to-AnalogConverter，DAC)11、放大器12、半导体开关13、RC电路14以及模数转换器(Analog-to-Digital Converter，ADC)15。

DAC 11的输入端连接到脱扣器的MCU，以从MCU接收包括脱扣器所针对的主回路导体的热量值的数字信号。如前所述，在脱扣器供电正常期间，MCU能够基于诸如电流互感器之类的电流传感器收集流经主回路导体的电流值，并根据该电流值计算主回路导体上的热量值，包括该热量值的数字信号被输入到DAC 11的输入端，如图1中所示的DAC 11的输入引脚B₁至B₈之一。DAC 11对接收到的数字信号执行数模转换以生成与该热量值对应的电压信号。该电压信号被DAC 11的输出端输出，如图1中所示的DAC 11的输出引脚V_out。

放大器12是具有打开/关断能力的放大器。如图1所示，放大器12包括输入端IN、输出端OUT和使能端EN，其输入端连接到所述DAC的输出端以接收前述电压信号，其使能端EN连接到MCU，当使能端EN被MCU置于逻辑低电平时，放大器12呈高阻态。换言之，一方面放大器12能够在被打开时将从DAC 11输出的电压经由半导体开关13施加到RC电路14中的第一电容C1两端，另一方面放大器12能够在被关断时处于高阻态，相当于在DAC 11和半导体开关13之间形成断路，使得下文描述的模数转换器15能够读取第一电容C1两端的电压。

在一个示例中，放大器12的输入端IN包括第一输入端IN1和第二输入端IN2，并且其中，第二输入端IN2与输出端OUT短接，使得其输出端OUT的值仅取决于其第一输入端IN1。当使能端EN被MCU置于逻辑高电平时，输出端OUT的值取决于其第一输入端IN1的值，当使能端EN被MCU置于逻辑低电平时，放大器12呈现高阻态。

半导体开关13是连接放大器12和RC电路14的元件。当半导体开关13闭合时，RC电路与放大器12之间连通，从放大器12的输出端OUT输出的电压可以被施加到第一电容C1两端。当半导体开关13断开时，RC电路与放大器12之间被切断。

如图1所示，半导体开关13包括第一端S1、第二端S2和控制端S3。其中，第一端S1连接到放大器12的输出端OUT，第二端S2连接到RC电路，控制端S3连接到脱扣器的MCU。当控制端S3被MCU置于逻辑高电平时，第一端S1和第二端S2之间导通，半导体开关13闭合。当控制端S3被MCU置于逻辑低电平时，第一端S1和第二端S2之间截止，半导体开关13断开。

RC电路14由并联的第一电容C1和第一电阻R1组成。如图所示，第一电容C1的第一端连接到半导体开关13的第二端S2，其第二端接地。第一电阻R1的第一端连接到半导体开关13的第二端S2，其第二端接地。

模数转换器ADC 15的作用是在放大器12被MCU关断时，即放大器12呈现高阻态时，读取第一电容C1两端的电压。如图1所示，ADC 15的输入端连接到半导体开关13的第一端S1，其输出端连接到MCU。当放大器12呈现高阻态时，被输入到ADC 15的输入端的电压理论上与第一电容C1两端的电压相等(如下文所述，半导体开关13采用低漏电流开关能够加强此处的“相等”)。ADC 15继而对该电压值执行模数转换以生成对应的数字信号。该数字信号经由ADC 15的输出端输出到MCU。ADC 15的输出端例如是图1中示出的ADC 15的输出引脚B₁至B₈之一。

下面描述对该热记忆装置1执行的操作。

假设包含该热记忆装置1的脱扣器首次投入使用。

当脱扣器的MCU检测到脱扣器供电正常时，MCU便向半导体开关13的控制端S3施加逻辑高电平，使半导体开关13闭合，并且将放大器12的使能端EN施加逻辑低电平，使放大器12关断，即呈现高阻态。随后(例如，经过短暂延时(例如200微秒、300微秒)之后，此延时的时长取决于电路中各器件初始化所需要的时间)，MCU经由ADC 15读取第一电容C1两端的电压。如果脱扣器首次投入使用，所读取的第一电容C1两端的电压为零。众所周知，模数转换器也是可以具有使能端的，并且当使能端被置于逻辑高电平时，其执行模数转换功能而输出数字信号。例如图1中示出ADC 15具有使能端ENB，并且该使能端可以由MCU控制，对此本文不赘述。MCU从ADC 15的输出端获取到第一电容C1两端的电压值之后，便基于该电压值计算对应的热量值作为接下来跟踪计算主回路导体的累积热量值的初始热量值。由于所读取的第一电容C1两端的电压为零，初始热量值也为零。

接下来，MCU根据例如电流互感器监测的主回路导体的电流值和前述基于所读取的第一电容C1两端的电压值的初始热量值来跟踪计算主回路导体的累积热量值，并将所计算的累积热量值输入到DAC 11的输入端。众所周知，数模转换器也是可以具有使能端的，并且当使能端被置于逻辑高电平时，其执行数模转换功能而输出模拟信号。例如图1中示出DAC 11具有使能端ENB，并且该使能端可以由MCU控制，对此本文不赘述。随后，MCU将放大器12的使能端EN施加逻辑高电平，使放大器12打开。例如，DAC 11将该累积热量值转换成电压值输出到放大器12的第一输入端IN1，由于半导体开关13闭合，电压值被施加到第一电容C1的两端。之后，只要脱扣器供电正常，MCU便基于实时采集的主回路导体的电流值实时地更新主回路导体的热量值，由此第一电容C1两端的电压值也随之被更新。换言之，第一电容C1两端的电压与主回路导体的热量正相关。

当MCU检测到脱扣器供电异常时，如脱扣无辅助供电，同时断路保护器的触头分断导致无法通过主回路电流互感器供电。MCU便向半导体开关13的控制端S3施加逻辑低电平使半导体开关13断开。随后MCU执行脱扣动作使断路器切断主回路，主回路导体断电，其上的热量开始消散。而RC电路14中的第一电容C1也由于半导体开关13断开而经由第一电阻R1开始放电。第一电容C1的容值和第一电阻R1的阻值可以被选择为使得RC电路14的放电速率与主回路导体上的散热速率相匹配，也即，使得主回路导体每消散热量达ΔQ，第一电容C1两端的电压便下降达ΔV。例如，第一电容C1可以使用具有稳定放电速率的电容来实施，例如坦电容。

当MCU检测到脱扣器恢复供电正常时，MCU向半导体开关13的控制端S3施加逻辑高电平，使半导体开关13闭合，并且将放大器12的使能端EN施加逻辑低电平，使放大器12呈高阻态。MCU经由ADC 15读取第一电容C1两端的电压。此时，第一电容C1两端的电压值可能为零也可能不为零，为零则代表主回路导体的热量已全部消散，不为零则代表主回路导体上尚有剩余热量。从ADC 15获取到第一电容C1两端的电压值之后，MCU便将此电压值转换成对应的热量值作为接下来跟踪计算主回路导体的累积热量值的初始热量值。之后，便又执行跟踪计算主回路导体的累积热量值的过程。

如此，根据本实用新型实施例的热记忆装置1利用RC电路14的放电过程来映射主回路导体的热量消散过程，实现了断电热记忆，这相当于热脱扣器中的双金属片所实现的功能。

进一步地，为了使RC电路的放电过程更精确地映射主回路导体的热量消散过程，除了前面已经考虑的将第一电容C1的容值和第一电阻R1的阻值选择为使得RC电路14的放电速率与主回路导体上的散热速率相匹配之外，本实用新型还考虑半导体开关13在脱扣器断电后能够充分地隔离放大器12与第一电容C1，使得第一电容C1仅通过第一电阻R1放电而不会有漏电流经过放大器12。

图2示出了根据本实用新型实施例的热记忆装置中的半导体开关的示例。

参考图2，半导体开关13可以包括反向串联的第一晶体管T1和第二晶体管T2。第一晶体管T1和第二晶体管T2均具有第一端、第二端和控制端。例如，第一晶体管T1的第二端与第二晶体管的第二端连接，即反向串联。第一晶体管T1和第二晶体管T2的控制端短接以作为半导体开关13的控制端S3。第一晶体管T1和第二晶体管可以采用具有低漏电流的晶体管来实施，有利于使半导体开关13在脱扣器断电后充分地隔离放大器12与第一电容C1。

作为具有低漏电流的晶体管的示例，第一晶体管T1和第二晶体管可以均采用N型金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET)，简称N型MOS管。如图所示，第一N型MOS管T1的漏极D与第二N型MOS管T2的漏极D连接在一起。第一N型MOS管T1的源极S和第二N型MOS管的源极S分别作为半导体开关13的第一端S1和第二端S2。第一N型MOS管的栅极G与第二N型MOS管的栅极G短接作为半导体开关13的控制端S3。

当MCU向控制端S3施加逻辑高电平时，第一N型MOS管T1和第二N型MOS管T2之间导通，放大器12与RC电路14之间接通。当MCU向控制端S3施加逻辑低电平时，第一N型MOS管T1和第二N型MOS管T2之间断开，由于N型MOS管漏电流几乎可以忽略不计，第一电容C1基本上仅经由第一电阻R1放电。

如此，使用具有低漏电流的半导体开关13，在脱扣器断电期间第一电容C1基本上仅经由第一电阻R1放电，RC电路的放电过程能够更精确地映射主回路导体的热量消散过程。从而，当脱扣器恢复供电正常后，经由ADC 11读取的第一电容C1两端的电压值能更精确地代表主回路导体的剩余热量值。

图3示出了根据本实用新型另一实施例的热记忆装置的示意图。

考虑在某些情况下，可能MCU直接施加到半导体开关13的控制端S3的电压不足以驱动第一晶体管T1和第二晶体管T2导通而导致半导体开关13无法闭合。图3所示的热记忆装置1可以避免这种情况。

参考图3，热记忆装置1还可以包括连接在脱扣器的MCU和半导体开关13的控制端S3之间的开关驱动电路16。应当理解，图3所示的开关驱动电路16仅仅是一个示例，其还可以包括除此之外的多种实施方式。

如图3所示，开关驱动电路16可以包括第三晶体管T3、第四晶体管T4、第二电阻R2以及第三电阻R3。第三晶体管T3和第四晶体管T4均包括第一端、第二端和控制端。第三晶体管T3的控制端连接到MCU，其第一端接地，其第二端连接到第二电阻R2。第三电阻R3串联在第二电阻R2和输入电压V_boost之间。第四晶体管T4的控制端连接到第二电阻R2和第三电阻R3的中间点，其第一端连接到半导体开关13的控制端S3，其第二端连接到输入电压V_boost。

当第三晶体管T3的控制端被MCU置于逻辑高电平时，第三晶体管T3导通，第二电阻R2和第三电阻R3中有电流流过，使得第四晶体管T4的控制端被置于逻辑高电平，第四晶体管T4导通，从而第一晶体管T1和第二晶体管T2导通，也即半导体开关13闭合。反之，当第三晶体管T3的控制端被MCU置于逻辑低电平时，第三晶体管T3截止，第二电阻R2和第三电阻R3中没有电流流过，第四晶体管T4的控制端也被置于逻辑低电平，第四晶体管T4截止，从而第一晶体管T1和第二晶体管T2截止，也即半导体开关13断开。

以上结合图1至图3描述了根据本实用新型的热记忆装置1的主要组成部分，但应当理解，除了以上描述的之外，热记忆装置1还可以包括一些辅助元器件，例如对以上组成部件起保护作用的元器件等等。

作为一个示例，参考图3，热记忆装置1还可以包括第四电阻R4和第五电阻R5。第四电阻R4连接在放大器12的输出端OUT与半导体开关13的第一端S1之间，用于保护半导体开关13。例如，在MCU不输出施加于半导体开关13的控制端S3的驱动电压时，第四电阻R4的存在可以防止半导体开关13的控制端S3浮空。第五电阻R5连接在DAC 11的输出端与放大器12的第一输入端IN1之间，可以保护第一电容C1由于充电电流过大而被损坏。

此外，脱扣器的MCU还能够监控第一电容C1两端的实际电压值是否被更新到其所计算的预期电压值。并且出于节能的目的，进一步根据实际电压与该预期电压之间的差来打开或关断放大器12。下面做简要说明。

如前所述，在脱扣器供电正常期间，MCU能够跟踪计算主回路导体的累积热量值。MCU还可以进一步将所计算的热量值换算成第一电容C1两端应该当被施加的预期电压值。如前所述地，通过ADC 15读取第一电容C1两端的实际电压值之后，MCU可以比较该实际电压值与所换算的预期电压值。如果该实际电压值小于该预期电压值，则MCU保持放大器12的使能端EN被置于逻辑高电平，即保持第一电容C1经由放大器12被充电，使第一电容C1两端的实际电压值逐渐接近预期电压值。反之，如果该实际电压值大于该预期电压值，这在例如主回路负载突然减少导致主回路电流突然变小等情况下是可能发生的，则MCU将放大器12的使能端EN置于逻辑低电平，放大器12处于高阻态，则第一电容C1经由第一电阻R1放电，第一电容C1两端的实际电压值逐渐接近预期电压值，之后，在通过ADC 15读取到该实际电压值与预期电压值基本相同时，又将放大器12的使能端EN置于逻辑高电平。

这样做能够节省脱扣器的功耗。原因是，如果第一电容C1两端的实际电压值大于预期电压值时，放大器12还保持打开，则第一电容C1将经由放大器12快速放电，第一电容C1两端的电压可能很快又变得低于预期电压值了，MCU则又将关断放大器。这样容易造成在短时间内，第一电容C1两端的实际电压值在小于预期电压值和大于预期电压值之间反复横跳，使得MCU在短时间内反复执行打开和关断放大器12的操作，增加了脱扣器功耗。

当然，一旦MCU检测到脱扣器供电异常，例如脱扣无辅助供电，同时断路保护器的触头分断导致无法通过主回路电流互感器供电等，则保持放大器12打开，使得第一电容C1两端的实际电压与DAC 11输出的电压快速保持一致，随后断开半导体开关13。

本实用新型中涉及的电路、器件、装置、设备、系统的方框图仅作为示例性的例子并不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些电路、器件、装置、设备、系统，只要能够实现所期望的目的即可。

本领域技术人员应该理解，上述的具体实施例仅是例子而非限制，可以根据设计需求和其它因素对本实用新型的实施例进行各种修改、组合、部分组合和替换，只要它们在所附权利要求或其等同的范围内，即属于本实用新型所要保护的权利范围。

Claims (10)

1.一种用于电子脱扣器的热记忆装置，其特征在于，

所述热记忆装置包括数模转换器DAC、放大器、半导体开关、RC电路以及模数转换器ADC，其中：

所述DAC的输入端连接到所述电子脱扣器的微控制单元MCU以从其接收包括所述电子脱扣器所针对的主回路导体的热量值的数字信号，其输出端输出与所述热量值对应的电压信号；

所述放大器包括输入端、输出端和使能端，其输入端连接到所述DAC的输出端以接收所述电压信号，其使能端连接到所述MCU，并且当所述使能端被所述MCU置于逻辑低电平时，所述放大器呈高阻态；

所述半导体开关包括第一端、第二端和控制端，其第一端连接到所述放大器的输出端，其第二端连接到所述RC电路，其控制端连接到所述MCU，当所述控制端被所述MCU置于逻辑高电平时，所述半导体开关闭合，当所述控制端被所述MCU置于逻辑低电平时，所述半导体开关断开；

所述RC电路包括并联的第一电容和第一电阻；

所述ADC的输入端连接到所述半导体开关的第一端以在所述放大器呈高阻态时读取所述第一电容两端的电压，其输出端连接到所述MCU。

2.根据权利要求1所述的热记忆装置，其特征在于，

所述放大器的输入端包括第一输入端和第二输入端，所述第一输入端连接到所述DAC的输出端以接收所述电压信号，所述第二输入端与所述放大器的输出端短接。

3.根据权利要求1所述的热记忆装置，其特征在于，

所述第一电容的第一端连接到所述半导体开关的第二端，其第二端接地。

4.根据权利要求3所述的热记忆装置，其特征在于，

所述第一电容的容值和所述第一电阻的阻值被选择为使得所述RC电路的放电速率与所述主回路导体的散热速率相匹配。

5.根据权利要求4所述的热记忆装置，其特征在于，

所述第一电容是钽电容。

6.根据权利要求1所述的热记忆装置，其特征在于，

所述半导体开关包括反向串联的第一晶体管和第二晶体管；

所述第一晶体管和所述第二晶体管的控制端短接以作为所述半导体开关的控制端；以及

所述第一晶体管和所述第二晶体管均是具有低漏电流的晶体管。

7.根据权利要求6所述的热记忆装置，其特征在于，

所述第一晶体管和所述第二晶体管均为N型金属氧化物半导体场效应晶体管。

8.根据权利要求1所述的热记忆装置，其特征在于，

所述热记忆装置还包括开关驱动电路；

所述开关驱动电路包括第三晶体管、第四晶体管、第二电阻以及第三电阻；

所述第三晶体管和所述第四晶体管均包括第一端、第二端和控制端，所述第三晶体管的控制端连接到所述MCU，其第一端接地，并且其第二端连接到第二电阻；

所述第三电阻串联在所述第二电阻与输入电压之间；

所述第四晶体管的控制端连接到所述第二电阻和所述第三电阻的中间点，其第一端连接到所述半导体开关的控制端，其第二端连接到所述输入电压。

9.根据权利要求1所述的热记忆装置，其特征在于，

所述热记忆装置还包括第四电阻和第五电阻；

所述第四电阻连接在所述放大器的输出端与所述半导体开关的第一端之间；

所述第五电阻连接在所述数模转换器的输出端与所述放大器的第一输入端之间。

10.一种电子脱扣器，其特征在于，所述电子脱扣器包括：

微控制单元MCU；以及

根据权利要求1至9中任一项所述的热记忆装置。