CN220400209U - 驱动芯片及电子设备 - Google Patents

Abstract

本申请涉及一种驱动芯片及电子设备，该驱动芯片包括：寄存电路，包括串行输入端口及第一时钟信号端口，寄存电路用于响应第一时钟信号端口输入的数据时钟信号，接收串行输入端口输入的数据单元；数据锁存电路，与寄存电路连接，以响应锁存信号接收寄存电路输送的数据单元；控制电路，与数据锁存电路连接，以响应灰度时钟信号，接收并解码数据锁存电路输送的数据单元，生成相应的控制信号；恒流输出电路，与控制电路连接，且受控于控制电路输送的控制信号，输出恒定电流以驱动LED显示屏。通过上述的方式，数据锁存电路与控制电路配合工作，使得驱动芯片能够单次多位解码，从而在控制成本的前提下极大提高LED显示屏的显示性能。

Description

驱动芯片及电子设备

技术领域

本申请涉及LED显示屏驱动技术领域，具体是涉及驱动芯片及电子设备。

背景技术

LED是特性敏感的半导体器件，需要恒流驱动，以保护LED和获得预期亮度。目前LED领域常用的恒流驱动芯片有三种，分别为普通芯片、双锁存芯片及自解码芯片。普通芯片连续扫描能力低、时间利用率低，导致其亮度效率低下。双锁存芯片能够进行不同灰阶的搭配显示，其亮度效率、视觉刷新效率及灰度比特数高于普通芯片。自解码芯片在进行PWM解码时灰度数据已经存储在芯片内，因此，其亮度效率、视觉刷新率及灰度比特数全面优于普通和双锁存芯片。

现有的大间距LED显示屏普遍使用双锁存芯片，以达到成本相对自解码芯片低廉，但视效优于普通芯片的效果。随着用户对LED显示屏更高的性能要求，行业需要在LED显示屏成本和视效间寻求更优的方案。

实用新型内容

为解决现有技术的上述问题，本申请提供一种驱动芯片及电子设备，能够解决LED显示屏性能提升与成本管控矛盾的问题。

本申请提供一种驱动芯片，应用于LED显示屏，所述驱动芯片包括：寄存电路，包括串行输入端口及第一时钟信号端口，所述寄存电路用于响应所述第一时钟信号端口输入的数据时钟信号，接收所述串行输入端口输入的数据单元；数据锁存电路，与所述寄存电路连接，以响应锁存信号接收所述寄存电路输送的所述数据单元；控制电路，与所述数据锁存电路连接，以响应灰度时钟信号，接收并解码所述数据锁存电路输送的所述数据单元，生成相应的控制信号；恒流输出电路，与所述控制电路连接，且受控于所述控制电路输送的所述控制信号，输出恒定电流以驱动所述LED显示屏。

在一实施例中，所述数据锁存电路包括第一锁存电路及第二锁存电路，所述第一锁存电路分别连接所述寄存电路与所述第二锁存电路，以响应所述锁存信号，输送一所述数据单元至所述第二锁存电路，并接收所述寄存电路输送的另一所述数据单元。

在一实施例中，所述第一锁存电路包括锁存端口，所述锁存端口接地，所述锁存端口用于接收所述锁存信号。

在一实施例中，所述控制电路包括第二时钟信号端口，所述第二时钟信号端口用于接收灰度时钟信号；所述控制电路与所述第二锁存电路连接，以响应所述灰度时钟信号，接收并解码所述第二锁存电路输送的所述数据单元，生成相对应的所述控制信号。

在一实施例中，所述恒流输出电路包括输出缓冲电路及输出通道电路，所述输出缓冲电路分别连接所述控制电路与所述输出通道电路，以接收并缓存所述控制电路输出的所述控制信号。

在一实施例中，所述输出通道电路包括多个输出通道及电流调节器，所述多个输出通道连接所述输出缓冲电路，以在所述输出缓冲电路中的所述控制信号控制下导通或者截止，所述电流调节器连接所述输出通道，以调节流经所述输出通道的电流；其中，所述控制电路通过每一所述输出通道解码N位数据，N为大于1且小于或等于16的正整数。

在一实施例中，N为4、5和6中的任一个。

在一实施例中，所述控制电路包括时钟计数器，所述时钟计数器耦接所述第二时钟信号端口，用于对所述灰度时钟信号进行计数；当所述灰度时钟信号的数量到达预设值时，所述控制电路控制所述输出通道截止。

在一实施例中，所述输出通道的数量为M个，其中M为大于或等于1的正整数。

在一实施例中，M为8、12、16、24、32和48中的任一个。

在一实施例中，所述恒流输出电路包括M个输出通道，每一所述输出通道解码N位数据，其中M为大于或等于1的正整数，N为大于1且小于或等于16的正整数。

在一实施例中，所述寄存电路为移位寄存电路，所述寄存电路和所述数据锁存电路的位宽为M*N位。

在一实施例中，所述控制信号为PWM波。

本申请还提供了一种电子设备，所述电子设备包括：LED显示屏；上述的驱动芯片，所述驱动芯片与所述LED显示屏耦接；控制系统，所述控制系统耦接所述驱动芯片；其中，响应于所述控制系统发送的指令，所述驱动芯片输出恒定电流以驱动所述LED显示屏。

本申请实施例的有益效果是：区别于现有技术，本申请提供的驱动芯片，应用于LED显示屏，包括：寄存电路，包括串行输入端口及第一时钟信号端口，所述寄存电路用于响应所述第一时钟信号端口输入的数据时钟信号，接收所述串行输入端口输入的数据单元；数据锁存电路，与所述寄存电路连接，以响应锁存信号接收所述寄存电路输送的所述数据单元；控制电路，与所述数据锁存电路连接，以响应灰度时钟信号，接收并解码所述数据锁存电路输送的所述数据单元，生成相应的控制信号；恒流输出电路，与所述控制电路连接，且受控于所述控制电路输送的所述控制信号，输出恒定电流以驱动所述LED显示屏。通过上述的方式，所述数据锁存电路与所述控制电路配合工作，使得所述驱动芯片能够单次多位解码，从而在控制成本的前提下极大提高LED显示屏的显示性能。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请提供的驱动芯片一实施例的结构示意图；

图2是本申请提供的电子设备一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请提供的驱动芯片，应用于LED显示屏，包括：寄存电路，包括串行输入端口及第一时钟信号端口，所述寄存电路用于响应所述第一时钟信号端口输入的数据时钟信号，接收所述串行输入端口输入的数据单元；数据锁存电路，与所述寄存电路连接，以响应锁存信号接收所述寄存电路输送的所述数据单元；控制电路，与所述数据锁存电路连接，以响应灰度时钟信号，接收并解码所述数据锁存电路输送的所述数据单元，生成相应的控制信号；恒流输出电路，与所述控制电路连接，且受控于所述控制电路输送的所述控制信号，输出恒定电流以驱动所述LED显示屏。通过上述的方式，所述数据锁存电路与所述控制电路配合工作，使得所述驱动芯片能够单次多位解码，从而在控制成本的前提下极大提高LED显示屏的显示性能。

请参阅图1，图1是本申请提供的驱动芯片一实施例的结构示意图。驱动芯片100用于恒流驱动LED显示屏，以稍高于双锁存芯片的成本，而获得接近自解码芯片驱动LED显示屏的显示性能。驱动芯片100可包括但不限于寄存电路110、数据锁存电路120、控制电路130及恒流输出电路140。

寄存电路110用于响应数据时钟信号，接收数据单元。寄存电路110包括串行输入端口DIN及第一时钟信号端口DCLK。第一时钟信号端口DCLK用于输入数据时钟信号。串行输入端口DIN用于输入数据单元。具体地，寄存电路110每通过第一时钟信号端口DCLK接收到一个数据时钟信号，就会通过串行输入端口DIN接收一个数据单元。

可选地，寄存电路110可以为移位寄存电路。寄存电路110可以将串行输入端口DIN输入的数据单元并行输出至数据锁存电路120。寄存电路110还包括串行输出端口DOUT。串行输出端口DOUT用于串行输出数据。

数据锁存电路120与寄存电路110连接，以响应锁存信号接收寄存电路110输送的数据单元。控制电路130与数据锁存电路120连接，以响应灰度时钟信号，接收并解码数据锁存电路120输送的数据单元，生成相应的控制信号。恒流输出电路140与控制电路130连接，且受控于控制电路130输送的控制信号，输出恒定电流以驱动LED显示屏。

进一步地，数据锁存电路120可包括但不限于第一锁存电路121及第二锁存电路122。第一锁存电路121分别连接寄存电路110与第二锁存电路122。第一锁存电路121包括锁存端口LATCH。锁存端口LATCH接地，用于接收锁存信号。由于锁存端口LATCH接地，因此锁存信号为高电平时才能有效输入第一锁存电路121。第一锁存电路121可以响应锁存信号，输送一数据单元至第二锁存电路122，并接收寄存电路110输送的另一数据单元。寄存电路110输送自身存储的数据单元至第一锁存电路121的同时，响应第一时钟信号端口DCLK输入的数据时钟信号，接收串行输入端口DIN输入的新数据单元。

进一步地，控制电路130包括第二时钟信号端口GCLK。第二时钟信号端口GCLK用于接收灰度时钟信号。控制电路130与第二锁存电路122连接。控制电路130可以响应灰度时钟信号，接收并解码第二锁存电路122输送的数据单元，生成相对应的控制信号。第二锁存电路122输送锁存的数据单元至控制电路130的同时，接收第一锁存电路121输送的新数据单元。

可选地，控制信号可以PWM波。

进一步地，恒流输出电路140可包括但不限于输出缓冲电路141及输出通道电路142。输出缓冲电路141分别连接控制电路130与输出通道电路142。输出缓冲电路141可以接收并缓存控制电路130输出的控制信号。输出通道电路142受控于控制信号。

进一步地，输出通道电路142包括多个输出通道1421及电流调节器1422。多个输出通道1421连接输出缓冲电路141，以在输出缓冲电路141中的控制信号控制下导通或者截止。每一输出通道1421的导通或截止由单独的控制信号控制实现。

电流调节器1422连接输出通道1421，以调节流经输出通道1421的电流。输出通道1421输出的电流可以反馈至电流调节器1422，在电流调节器1422的调控下，每一输出通道1421均保持恒定的输出电流，以驱动LED显示屏。

此外，电流调节器1422可以包括外部电阻连接端口REXT。外部电阻连接端口REXT用于连接外部电阻，以调节输出通道1421导通电流的大小。

在本实施例中，输出通道1421有16个。寄存电路110、第一锁存电路121和第二锁存电路122的位宽均为16N位。对应地，数据单元的位宽也为16N位。控制电路130通过每一输出通道1421可以解码N位数据。其中，N为大于1且小于或等于16的正整数。具体地，N可以为4或5或6，此时，驱动芯片100既兼顾数据的传输速度又兼顾不同灰阶的搭配。

在其他实施例中，输出通道1421可以有8个。对应地，寄存电路110、第一锁存电路121和第二锁存电路122的位宽均为8N位。数据单元的位宽也为8N位。

在其他实施例中，输出通道1421可以有M个，其中M为大于或等于1的正整数。具体地，M可以为8、12、16、24、32和48中的任一个。对应地，寄存电路110、第一锁存电路121和第二锁存电路122的位宽均为M*N位。数据单元的位宽也为M*N位。

进一步地，控制电路130包括时钟计数器(图未示)。时钟计数器耦接第二时钟信号端口GCLK。灰度时钟信号通过第二时钟信号端口GCLK输入控制电路130时，时钟计数器对灰度时钟信号进行计数。当灰度时钟信号的数量小于预设值时，控制电路130控制输出通道1421导通，以对数据单元进行解码。当灰度时钟信号的数量到达预设值时，控制电路130控制输出通道1421截止，此时，控制电路130完成对一个数据单元的解码。在本实施例中，设置灰度时钟信号的数量的预设值为2^N-1，对应每一输出通道1421可以解码的数据的最大二进制值。

现有技术中，双锁存芯片统一采用输出使能信号OE控制所有的输出通道对数据单元解码，而且每一输出通道单次仅能解码一位的数据，导致双锁存芯片驱动的LED显示屏的亮度效率低、刷新率低。而本申请中提供的驱动芯片100，通过控制电路130单独控制每一输出通道1421对数据单元解码，而且每一输出通道1421单次可以解码N位数据，因此，驱动芯片100驱动的LED显示屏的亮度效率低、刷新率低和灰度比特数全面优于双锁存芯片。

现有技术中，自解码芯片除了包括控制电路外，还包括逻辑控制电路及静态随机存取存储电路，导致成本相对高。而本申请提供的驱动芯片100中的数据锁存电路120的成本低于逻辑控制电路及静态随机存取存储电路，因此，驱动芯片100的成本也低于自解码芯片。

请参阅图2，图2是本申请提供的电子设备一实施例的结构示意图。电子设备1000可包括但不限于LED显示屏1001、驱动板1002及控制系统1003。驱动板1002包括多个驱动芯片100。驱动芯片100与LED显示屏1001耦接。控制系统1003耦接驱动芯片100。其中，响应于控制系统1003发送的指令，驱动芯片100输出恒定电流以驱动LED显示屏1001。

由于LED显示屏的驱动需要大量的驱动芯片。因此，相对于自解码芯片驱动LED显示屏的电子设备，本申请提供的电子设备1000的成本大幅下降，而LED显示屏的显示性能却接近自解码芯片驱动的LED显示屏。

本申请提供的驱动芯片100包括：寄存电路110，包括串行输入端口DIN及第一时钟信号端口DCLK，寄存电路110用于响应第一时钟信号端口DCLK输入的数据时钟信号，接收串行输入端口DIN输入的数据单元；数据锁存电路120，与寄存电路110连接，以响应锁存信号接收寄存电路110输送的数据单元；控制电路130，与数据锁存电路120连接，以响应灰度时钟信号，接收并解码数据锁存电路120输送的数据单元，生成相应的控制信号；恒流输出电路140，与控制电路130连接，且受控于控制电路130输送的控制信号，输出恒定电流以驱动LED显示屏。通过上述的方式，数据锁存电路120与控制电路130配合工作，使得驱动芯片100能够单次多位解码，从而在控制成本的前提下极大提高LED显示屏的显示性能。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (14)

1.一种驱动芯片，应用于LED显示屏，其特征在于，包括：

寄存电路，包括串行输入端口及第一时钟信号端口，所述寄存电路用于响应所述第一时钟信号端口输入的数据时钟信号，接收所述串行输入端口输入的数据单元；

数据锁存电路，与所述寄存电路连接，以响应锁存信号接收所述寄存电路输送的所述数据单元；

控制电路，与所述数据锁存电路连接，以响应灰度时钟信号，接收并解码所述数据锁存电路输送的所述数据单元，生成相应的控制信号；

恒流输出电路，与所述控制电路连接，且受控于所述控制电路输送的所述控制信号，输出恒定电流以驱动所述LED显示屏。

2.根据权利要求1所述的驱动芯片，其特征在于，所述数据锁存电路包括第一锁存电路及第二锁存电路，所述第一锁存电路分别连接所述寄存电路与所述第二锁存电路，以响应所述锁存信号，输送一所述数据单元至所述第二锁存电路，并接收所述寄存电路输送的另一所述数据单元。

3.根据权利要求2所述的驱动芯片，其特征在于，所述第一锁存电路包括锁存端口，所述锁存端口接地，所述锁存端口用于接收所述锁存信号。

4.根据权利要求2所述的驱动芯片，其特征在于，所述控制电路包括第二时钟信号端口，所述第二时钟信号端口用于接收灰度时钟信号；所述控制电路与所述第二锁存电路连接，以响应所述灰度时钟信号，接收并解码所述第二锁存电路输送的所述数据单元，生成相对应的所述控制信号。

5.根据权利要求1所述的驱动芯片，其特征在于，所述恒流输出电路包括输出缓冲电路及输出通道电路，所述输出缓冲电路分别连接所述控制电路与所述输出通道电路，以接收并缓存所述控制电路输出的所述控制信号。

6.根据权利要求5所述的驱动芯片，其特征在于，所述输出通道电路包括多个输出通道及电流调节器，所述多个输出通道连接所述输出缓冲电路，以在所述输出缓冲电路中的所述控制信号控制下导通或者截止，所述电流调节器连接所述输出通道，以调节流经所述输出通道的电流；

其中，所述控制电路通过每一所述输出通道解码N位数据，N为大于1且小于或等于16的正整数。

7.根据权利要求6所述的驱动芯片，其特征在于，N为4、5和6中的任一个。

8.根据权利要求6所述的驱动芯片，其特征在于，所述控制电路包括时钟计数器，所述时钟计数器耦接第二时钟信号端口，用于对所述灰度时钟信号进行计数；当所述灰度时钟信号的数量到达预设值时，所述控制电路控制所述输出通道截止。

9.根据权利要求6所述的驱动芯片，其特征在于，所述输出通道的数量为M个，其中M为大于或等于1的正整数。

10.根据权利要求9所述的驱动芯片，其特征在于，M为8、12、16、24、32和48中的任一个。

11.根据权利要求1所述的驱动芯片，其特征在于，所述恒流输出电路包括M个输出通道，每一所述输出通道解码N位数据，其中M为大于或等于1的正整数，N为大于1且小于或等于16的正整数。

12.根据权利要求11所述的驱动芯片，其特征在于，所述寄存电路为移位寄存电路，所述寄存电路和所述数据锁存电路的位宽为M*N位。

13.根据权利要求1所述的驱动芯片，其特征在于，所述控制信号为PWM波。

14.一种电子设备，其特征在于，包括：

LED显示屏；

驱动芯片，所述驱动芯片与所述LED显示屏耦接；其中，所述驱动芯片为如权利要求1-13任一项所述的驱动芯片；

控制系统，所述控制系统耦接所述驱动芯片；

其中，响应于所述控制系统发送的指令，所述驱动芯片输出恒定电流以驱动所述LED显示屏。