CN220307200U - 一种实现内部参考源同步外部输入参考的电路 - Google Patents
一种实现内部参考源同步外部输入参考的电路 Download PDFInfo
- Publication number
- CN220307200U CN220307200U CN202321993788.1U CN202321993788U CN220307200U CN 220307200 U CN220307200 U CN 220307200U CN 202321993788 U CN202321993788 U CN 202321993788U CN 220307200 U CN220307200 U CN 220307200U
- Authority
- CN
- China
- Prior art keywords
- input end
- crystal oscillator
- output end
- power divider
- phase discriminator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 33
- 230000007175 bidirectional communication Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型涉及一种实现内部参考源同步外部输入参考的电路，包括外参考时钟，其输出端接第一功分器的输入端，第一功分器的输出端分别与FPGA控制器的输入端、鉴相器的第一输入端相连，FPGA控制器的输入端接晶振，鉴相器的输出端与环路滤波器的输入端相连，环路滤波器的输出端与不断电的高精度晶体振荡器TCXO的输入端相连，不断电的高精度晶体振荡器TCXO的输出端与第二功分器的输入端相连，第二功分器分两路输出，一路输出时钟信号，一路与衰减器的输入端相连，衰减器的输出端与高通滤波器的输入端相连，高通滤波器的输出端与鉴相器的第二输入端相连。本实用新型可以实现内外参考源不同频率切换，减少切换过程中对电子系统指标的影响。
Description
技术领域
本实用新型涉及雷达系统集成技术领域，尤其是一种实现内部参考源同步外部输入参考的电路。
背景技术
在电子系统中，采用频率合成技术实现的合成频率源有着重要地位。频率合成技术是指一个或几个参考基准频率产生出一个或多个新频率的过程。通常称参考基准频率为参考源，常见的合成频率源都有内置参考源。随着技术的发展，为了便于系统各部分保持相参、同步、控制时序精准，减少误码率，出现了可切换内外参考源的频率源，相较于于只有内置参考源频率源，此类频率源可切换外部提供的参考源，使得频率源性能多样化，适用于更多的应用场合。
现有技术中通常采用检波器和开关切换内外参考，然而，这种电路要求外部参考电平大于检波器的门限值，否则电路不稳定或失效。且现有技术通常适用于内外参考源相当指标、相同输出频率的切换，对于内外参考源不同频率的切换造成频率频率准确度、稳定度、相位噪声指标的影响无法解决。
实用新型内容
为了解决内外参考源不同频率的切换前后频率源指标会有影响的问题，本实用新型的目的在于提供一种通过内部参考源同步外部输入参考，减少内外参考源不同频率切换后对频率源频率准确度、稳定度、相位噪声等指标的影响的实现内部参考源同步外部输入参考的电路。
为实现上述目的，本实用新型采用了以下技术方案：一种实现内部参考源同步外部输入参考的电路，包括外参考时钟、第一功分器、鉴相器、环路滤波器、不断电的高精度晶体振荡器TCXO、第二功分器、衰减器、高通滤波器、FPGA控制器和晶振；所述外参考时钟的输出端接第一功分器的输入端，第一功分器的输出端分别与FPGA控制器的输入端、鉴相器的第一输入端相连，FPGA控制器与鉴相器双向通讯，FPGA控制器的输入端接晶振，鉴相器的输出端与环路滤波器的输入端相连，环路滤波器的输出端与不断电的高精度晶体振荡器TCXO的输入端相连，不断电的高精度晶体振荡器TCXO的输出端与第二功分器的输入端相连，第二功分器分两路输出，一路输出时钟信号，一路与衰减器的输入端相连，衰减器的输出端与高通滤波器的输入端相连，高通滤波器的输出端与鉴相器的第二输入端相连。
所述鉴相器、环路滤波器、不断电的高精度晶体振荡器TCXO、第二功分器、衰减器和高通滤波器组成锁相环。
所述不断电的高精度晶体振荡器TCXO作为内参考晶振。
由上述技术方案可知，本实用新型的有益效果为：第一，本实用新型可以实现内外参考源不同频率切换，且切换后对频率源指标的影响最小；第二，本实用新型在识别到有外参考时，能提高不断电的高精度晶体振荡器TCXO输出频率的稳定度、准确度，稳定度、准确度和外参考源相当。
附图说明
图1为本实用新型的电路原理图。
具体实施方式
如图1所示，一种实现内部参考源同步外部输入参考的电路，包括外参考时钟、第一功分器、鉴相器、环路滤波器、不断电的高精度晶体振荡器TCXO、第二功分器、衰减器、高通滤波器、FPGA控制器和晶振；所述外参考时钟的输出端接第一功分器的输入端，第一功分器的输出端分别与FPGA控制器的输入端、鉴相器的第一输入端相连，FPGA控制器与鉴相器双向通讯，FPGA控制器的输入端接晶振，鉴相器的输出端与环路滤波器的输入端相连，环路滤波器的输出端与不断电的高精度晶体振荡器TCXO的输入端相连，不断电的高精度晶体振荡器TCXO的输出端与第二功分器的输入端相连，第二功分器分两路输出，一路输出时钟信号，一路与衰减器的输入端相连，衰减器的输出端与高通滤波器的输入端相连，高通滤波器的输出端与鉴相器的第二输入端相连。
所述鉴相器、环路滤波器、不断电的高精度晶体振荡器TCXO、第二功分器、衰减器和高通滤波器组成锁相环1。所述不断电的高精度晶体振荡器TCXO作为内参考晶振。
以下结合图1对本实用新型的工作原理作进一步的说明：
上电后，当外参考时钟注入信号时，FPGA控制器对外参考时钟信号进行检测，当检测到外参考时钟信号到来，本实用新型工作在锁相状态，同时对鉴相器写入控制字，通过调谐设置不断电的高精度晶体振荡器TCXO的压控电压输入端的电压锁定不断电的高精度晶体振荡器TCXO，使锁相环1输出高稳定度、高准确度的时钟信号。锁相工作状态，设置锁相环1工作在整数模式，鉴相频率设置为外参考输出频率，锁相环路带宽设置为100Hz，锁相环1输出信号的杂散主要来源是鉴相杂散，该锁相环的环路非常窄(100Hz)，则鉴相器杂散指标可以做到很好，输出时钟信号杂散低。
当无外部参考信号参考时，FPGA控制器对不断电的高精度晶体振荡器TCXO输出的参考时钟信号进行微调，此时不断电的高精度晶体振荡器直接输出高稳定度、高准确度的时钟信号；输出信号杂散由不断电的高精度晶体振荡器本身性能指标确定，一般能做到≤-70dBc。
本实用新型具有内部参考源同步外部输入参考的功能，同时保证不论在使用外参考时钟，还是内参考源均能输出高稳定度、高准确度的时钟信号，适用于频率准确度要求高的频率源系统中。
以上所述的事实仅仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的范围进行限定，在不脱离本实用新型设计精神的前提下，本领域普通技术人员对本实用新型的技术方案作出的各种变形和改进，均应落入本实用新型权利要求书确定的保护范围内。
Claims (3)
1.一种实现内部参考源同步外部输入参考的电路，其特征在于：包括外参考时钟、第一功分器、鉴相器、环路滤波器、不断电的高精度晶体振荡器TCXO、第二功分器、衰减器、高通滤波器、FPGA控制器和晶振；所述外参考时钟的输出端接第一功分器的输入端，第一功分器的输出端分别与FPGA控制器的输入端、鉴相器的第一输入端相连，FPGA控制器与鉴相器双向通讯，FPGA控制器的输入端接晶振，鉴相器的输出端与环路滤波器的输入端相连，环路滤波器的输出端与不断电的高精度晶体振荡器TCXO的输入端相连，不断电的高精度晶体振荡器TCXO的输出端与第二功分器的输入端相连，第二功分器分两路输出，一路输出时钟信号，一路与衰减器的输入端相连，衰减器的输出端与高通滤波器的输入端相连，高通滤波器的输出端与鉴相器的第二输入端相连。
2.根据权利要求1所述的实现内部参考源同步外部输入参考的电路，其特征在于：所述鉴相器、环路滤波器、不断电的高精度晶体振荡器TCXO、第二功分器、衰减器和高通滤波器组成锁相环(1)。
3.根据权利要求1所述的实现内部参考源同步外部输入参考的电路，其特征在于：所述不断电的高精度晶体振荡器TCXO作为内参考晶振。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321993788.1U CN220307200U (zh) | 2023-07-27 | 2023-07-27 | 一种实现内部参考源同步外部输入参考的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321993788.1U CN220307200U (zh) | 2023-07-27 | 2023-07-27 | 一种实现内部参考源同步外部输入参考的电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220307200U true CN220307200U (zh) | 2024-01-05 |
Family
ID=89345565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321993788.1U Active CN220307200U (zh) | 2023-07-27 | 2023-07-27 | 一种实现内部参考源同步外部输入参考的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220307200U (zh) |
-
2023
- 2023-07-27 CN CN202321993788.1U patent/CN220307200U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005934B1 (ko) | 위상차 검출회로 | |
| US8724765B2 (en) | Locking system and method thereof | |
| US4857866A (en) | Phase-locked loop having elongated time for charge and discharge | |
| US5180992A (en) | Pll frequency synthesizer having a power saving circuit | |
| EP1410510A2 (en) | Pll cycle slip compensation | |
| JP3084151B2 (ja) | 情報処理システム | |
| US4817199A (en) | Phase locked loop having reduced response time | |
| KR20130110989A (ko) | 클럭 생성 회로 | |
| CN103312317A (zh) | 快速锁定的延迟锁相环 | |
| WO2016155279A1 (zh) | 一种低相噪微波频率源电路和设备及方法 | |
| JPH10336025A (ja) | 位相同期ループのためのロック検出回路 | |
| CN101132247A (zh) | 一种实现主备时钟相位对齐的方法及其装置 | |
| CN220307200U (zh) | 一种实现内部参考源同步外部输入参考的电路 | |
| CN109787625B (zh) | 一种基于双pll的系统超频引起的电压毛刺保护系统 | |
| CN100417024C (zh) | 低稳态误差的锁相回路及其校正电路 | |
| CN102082658B (zh) | 一种提高目的时钟频率稳定度的方法及装置 | |
| CN212012609U (zh) | 一种内外参考自适应切换电路 | |
| US4184122A (en) | Digital phase comparison apparatus | |
| CN112165324A (zh) | 一种取样器的低抖动超窄脉宽本振信号发生装置及方法 | |
| US20040041603A1 (en) | Common mode feedback technique for a low voltage charge pump | |
| JPH0472413B2 (zh) | ||
| CN217563636U (zh) | 一种内外时钟相位同步电路及装置 | |
| US20040223574A1 (en) | Phase frequency detector used in digital PLL system | |
| US7564314B2 (en) | Systems and arrangements for operating a phase locked loop | |
| KR0139827B1 (ko) | 개선된 위상고정루프회로를 구비한 클럭발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |