CN220290614U - 一种一体成型耦合电感 - Google Patents

Abstract

本申请涉及一种一体成型电感，包括磁芯以及绕组；所述磁芯内埋入至少一个绕组组合，所述绕组组合包括相互耦合的第一绕组和第二绕组，所述磁芯与绕组紧密贴合；所述第一绕组和第二绕组相互并排且紧密贴合地穿过所述磁芯，第一绕组和第二绕组共用磁路。因此第一绕组和第二绕组的耦合系数很高，可以高达92%以上，提高了耦合电感的整体性能。

Description

一种一体成型耦合电感

技术领域

本申请涉及电子元器件技术领域，尤其是一种一体成型电感。

背景技术

电感是能够把电能转化为磁能而存储起来的元件，是电子电路中常用的元器件之一。电感元件一般由磁芯、绕组、封装材料等组成。随着电源的高频化、高功率密度化、高效率以及小体积化的发展，各种电子元器件更迭发展。目前传统的耦合电感或一体成型电感因其尺寸大、功率密度低、温升高以及耦合系数低的问题难以满足要求，因此高要求、高性能、高可靠性的小体积电子元器件是在当今严酷竞争中生存的必要保障。

实用新型内容

本申请的主要目的在于提供一种一体成型电感，解决现有电感耦合电感耦合度不高的问题。

为达到上述目的，本申请采用如下技术方案：

一种一体成型电感，包括磁芯以及绕组；所述磁芯内埋入至少一个绕组组合，所述绕组组合包括相互耦合的第一绕组和第二绕组，所述磁芯与绕组紧密贴合；所述第一绕组和第二绕组相互并排且紧密贴合地穿过所述磁芯，第一绕组和第二绕组共用磁路。

进一步地，所述第一绕组和第二绕组之间距离足够近，使耦合系数达0.92以上。

在一些实施例中，所述第一绕组和第二绕组的第一绕组为直出绕组，其两端的引脚暴露于或者伸出磁芯的相对两端面；所述第一绕组和第二绕组的第二绕组及其两端的引脚整体形成U形或Z形或为直出绕组，其两端的引脚分别暴露于所述磁芯的相对两端面。

在一些实施例中，所述第二绕组包括直线型主体，其两端的引脚弯折地暴露于所述磁芯的相对两端面及其相邻端面，且保持所述端面平整；所述第一绕组与第二绕组的直线型主体平行并排地埋入所述磁芯内。

在一些实施例中，所述第一绕组和第二绕组相互平行。

在一些实施例中，第一绕组和第二绕组中的第一绕组位于第二绕组外侧，第一绕组和第二绕组并排且紧密贴合；所述第一绕组和第二绕组之间相互绝缘。

在一些实施例中，所述第一绕组和第二绕组之间由薄绝缘层间隔，以使第一绕组和第二绕组相互绝缘且距离足够近。

在一些实施例中，第一绕组和/或第二绕组表面由所述薄绝缘层包覆，且通过磁芯粉的一体成型形成磁芯与绕组的一体结构；或者，相互并排且紧密贴合的所述第一绕组和第二绕组之间通过一体成型时磁芯粉填充于第一绕组和第二绕组之间形成所述薄绝缘层，以使第一绕组和第二绕组之间相互绝缘且保持足够近的间距。

在一些实施例中，所述一体成型电感为跨电感稳压器的电感器件。

在一些实施例中，所述至少一个绕组组合为多个绕组组合，形成多路耦合集成；各绕组组合之间相互平行、间隔地设置；各绕组组合包括所述相互耦合的第一绕组和第二绕组，所述第一绕组和第二绕组的第一绕组之间相互串联，第二绕组与对应的第一绕组之间相互耦合，从而形成高动态响应。

本申请的有益效果是：

本申请的一体成型电感，采用第一绕组内置于第二绕组，第一绕组和第二绕组间距足够近可实现很高耦合系数。

在其他实施例中，本申请的一体成型电感，磁芯与绕组通过一体形成制备，充分填充了各部分间隙，提高电感的磁导率和磁通密度，降低损耗；耦合电感其内部充分被磁芯粉填充，磁芯和绕组紧密结合，具有很好导热和散热效果，使其工作温度保持较低的水平。磁芯与绕组通过模压成型使器件具有高密度特性。

附图说明

图1是本申请第一实施例一体成型电感的立体图。

图2-3是本申请第一实施例一体成型电感的不同方向的剖视图。

图4是本申请第二实施例一体成型电感的立体图。

图5-6是本申请第二实施例一体成型电感的不同方向的剖视图。

图7是本申请第三实施例一体成型电感的立体图。

图8-9是本申请第三实施例一体成型电感的不同方向的剖视图。

图10是本申请第四实施例一体成型电感的立体图。

图11-12是本申请第四实施例一体成型电感的不同方向的剖视图。

具体实施方式

下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。

应理解的是，文中使用的术语仅出于描述特定示例实施方式的目的，而无意于进行限制。除非上下文另外明确地指出，否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”、“含有”以及“具有”是包含性的，并且因此指明所陈述的特征、步骤、操作、元件和/或部件的存在，但并不排除存在或者添加一个或多个其它特征、步骤、操作、元件、部件、和/或它们的组合。文中描述的方法步骤、过程、以及操作不解释为必须要求它们以所描述或说明的特定顺序执行，除非明确指出执行顺序。还应当理解，可以使用另外或者替代的步骤。

尽管可以在文中使用术语第一、第二等来描述多个元件、部件、区域、层和/或部段，但是，这些元件、部件、区域、层和/或部段不应被这些术语所限制。这些术语可以仅用来将一个元件、部件、区域、层或部段与另一区域、层或部段区分开。除非上下文明确地指出，否则诸如“第一”、“第二”之类的术语以及其它数字术语在文中使用时并不暗示顺序或者次序。因此，以下讨论的元件、部件、区域、层或部段在不脱离示例实施方式的教导的情况下可以被称作第二元件、部件、区域、层或部段。

为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系，这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”、“前端”、“后侧”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。例如，如果在图中的装置翻转，那么描述为“在其它元件或者特征下面”或者“在其它元件或者特征下方”的元件将随后定向为“在其它元件或者特征上面”或者“在其它元件或者特征上方”。因此，示例术语“在……下方”可以包括在上和在下的方位。装置可以另外定向(旋转90度或者在其它方向)并且文中使用的空间相对关系描述符相应地进行解释。

下述实例中所述实验方法，如无特殊说明，均为常规方法；所述试剂和材料，如无特殊说明，均可从商业途径获得。

本申请所披露的端点值的端点和任何值都不限于该精确的范围或值，这些范围或值应当理解为包含接近这些范围或值的值。对于数值范围来说，各个范围的端点值之间、各个范围的端点值和单独的点值之间，以及单独的点值之间可以彼此组合而得到一个或多个新的数值范围，这些数值范围应视为在本文中具体公开。

请参照图1-12所示，本申请涉及一体成型电感100，包括磁芯10以及磁芯10内部的一个或多个相互耦合的绕组组合20，可以单路耦合，可以是多路耦合集成。每个绕组组合20包括两个相互耦合的第一绕组21和第二绕组22，第一绕组21和第二绕组22左右并排紧密贴合地穿过磁芯10，第一绕组21、第二绕组22共用磁路。第一绕组21、第二绕组22之间距离足够近，磁路相同，因此耦合系数高达0.92以上，提高了耦合电感的整体性能。

绕组表面或绕组间有薄绝缘层包覆，或由磁体绝缘，以保证电感绝缘性，提高电感可靠性。示例的，第一绕组21和/或第二绕组22表面由薄绝缘层包覆使第一绕组21、第二绕组22之间相互绝缘，薄绝缘层包覆使第一绕组21与第二绕组22之间有足够近的间距，磁路相同，耦合系数达0.92以上；或者，第一绕组21和第二绕组22之间由磁芯粉填充使第一绕组21和第二绕组22之间绝缘且形成足够近的间距，磁路相同，耦合系数达0.92以上。

在一些实施例中，第一绕组21及其引脚210、220整体为直出形（直柱状），第一绕组21贯通磁芯10相对两端面11、11’；其两端的引脚210、211暴露于磁芯两相对端面11、11’，较佳地从两相对端面11、11’向外伸出，以便于接入外电路。

第二绕组22及其引脚220、221整体为U形或Z形或为直出绕组。U形或Z形绕组包括直线形主体以及两端的弯折引脚220、221。在一些具体实施例中，第二绕组22贯通磁芯10两相对端面11、11’，两端引脚221、220暴露于磁芯10相对两端面11/11’或暴露于磁芯两对相对端面11/11’、12/12’，以接入外电路。较佳地，两引脚220、221与磁芯10的表面齐平，保持磁芯表面一致平整。第二绕组为直出绕组时，两引脚暴露于或伸出磁芯10两相对端面11、11’；第一绕组和第二绕组并排接触且平行。

第一绕组21与第二绕组22的直线形主体之间平行地并排，紧密贴合，贴合面之间为上述薄绝缘层或磁芯粉填充，以相互绝缘且保持足够近的距离。

在一些实施例中，一体成型电感100为多路耦合集成，磁芯10内埋入多路耦合的绕组组合20，各绕组组合20包括上述相互耦合的第一绕组21和第二绕组22。多路耦合的各绕组组合20之间相互平行、间隔地设置，各第一绕组21和第二绕组22对应相互平行。多路耦合的各第一绕组21之间相互串联，各绕组组合20的第二绕组22与对应第一绕组21之间相互高度耦合，从而形成高动态响应。

在一些实施例中，第一绕组21和第二绕组22的截面形状可以是但不局限于：正方形，矩形、圆形、椭圆、三角形等。

电感100可以单路一体成型也可以多路电感集成一体成型，节约体积，达到高功率密度。示例的，磁芯10与绕组组合20可采用磁芯粉-绕组共烧的方法成型为一体结构，具体成型工序：

模压成型工序：将软磁芯粉末和若干组绕组组合20放置于模具中，各绕组组合20的第一绕组21和第二绕组22按上述方式并排且紧密贴合地安装于模腔内，用磁芯粉充分填充模腔，施加压力进行模压成型，成型压力可以是12~24T/cm2，得到绕组埋于磁芯部内部，引脚暴露在磁芯表面或伸出磁芯表面的电感生坯；

退火工序，将电感生坯放置于热处理炉内并加热保温，使电感生坯内部因部的残余应力得以释放，获得本申请实施例的高动态响应电感器件。退火温度可以是400~850℃。

软磁芯粉末采用绝缘磁芯粉体，绝缘磁芯粉体可以是铁粉、铁硅合金粉、铁硅铝合金磁芯粉、非晶粉、铁镍合金粉等中的一种或几种粉体的组合。

电感100采用磁芯粉-绕组共烧的高压一体成型的方式，磁芯10与绕组21、22紧密贴合、充分接触，绕组可以通过磁体快速导热，散热效果好降低电感温升。因此与传统电感相比，本申请的电感100具有密度更高、体积更小、电感量更高、温升更低的特点，可提高电感的整体性能。高压成型让整个电感器件内部无间隙，达到充分的空间利用，实现高功率密度。

参照图1-3，第一实施例的一体成型电感100，包括方形（不限于方形）磁芯10，磁芯内嵌入一组绕组组合20。一组绕组组合20包括相互耦合的第一绕组21和第二绕组22，第一绕组21为直出绕组，与第二绕组22左右并排紧密贴合，第一绕组21插入磁芯10内的直通道，其两引脚211、210伸出磁芯10的相对表面11、11’。第二绕组22及其引脚220、221整体为U形，第二绕组的主体为直线形，第二绕组22穿过磁芯10且其引脚暴露于两相对端面11、11’。具体地，引脚220弯折埋入在磁芯的相邻两端面11、12的凹槽内，另一引脚221弯折埋入在磁芯的相邻两端面11’、12，端面11、11’为相对的端面。引脚220、221嵌入在端面内，其外壁暴露于端面，且保持端面平整。引脚220、221也可是导电覆覆盖于磁芯的端面11/11’和/或12表面形成。第一绕组21与第二绕组22之间的间距填充有磁芯粉形成薄绝缘层，通过磁芯粉体与绕组21、22模内成型，绝缘磁芯粉体材料均匀分布在线圈每层之间，使绕组21、22之间形成最近的间距且达到绝缘效果，整个电感器件内部无间隙。第一绕组21和第二绕组22并排平行紧密贴合地穿过磁芯10，第一绕组21和第二绕组22共用磁路，耦合系数超过0.92。在其他实施例中，在第一绕组21和/或第二绕组20的表面包覆有薄绝缘层，使第一绕组21和第二绕组22之间绝缘。

参照图4-6，第二实施例的一体成型电感100，包括方形（不限于方形）磁芯10，磁芯内嵌入一组绕组组合20。一组绕组组合20包括相互耦合的第一绕组21和第二绕组22，第一绕组21为直出绕组，与第二绕组22左右并排紧密贴合，第一绕组21插入磁芯10内的直通道，其两引脚211、210伸出磁芯10的相对表面11、11’，以与外部电路电连接。第二绕组22及其引脚220、221整体为Z形，第二绕组的主体为直线形，第二绕组22穿过磁芯10且其引脚暴露于磁芯的两相对端面11、11’。具体地，引脚220弯折埋入在磁芯的相邻两端面11、12’的凹槽内，另一引脚221弯折埋入在磁芯的相邻两端面11’、12，端面11、11’为相对的端面，端面12、12’为相对的端面。引脚220、221嵌入在端面内，其外壁暴露于端面，且保持端面平整。引脚220、221也可以是通过导电覆覆盖于磁芯的端面11/11’和/或12/12’表面形成，以与外电路电连接。第一绕组21与第二绕组22之间的间距填充有磁芯粉形成的薄绝缘层，通过磁芯粉体与绕组21、22模内成型，绝缘磁芯粉体材料均匀分布在线圈每层之间，使绕组21、22之间形成最近的间距且达到绝缘效果，整个器件内部无间隙。第一绕组21和第二绕组22并排平行紧密贴合穿过磁芯10，第一绕组21和第二绕组22共用磁路，耦合系数超过0.92。在其他实施例中，在第一绕组21和/或第二绕组20的表面包覆有薄绝缘层，使第一绕组21和第二绕组22之间绝缘。

参照图7-9，第三实施例的一体成型电感100，包括方形（不限于方形）磁芯10，磁芯内嵌入多个绕组组合20，形成多路耦合集成。图中所示为两组绕组组合20平行间隔的设置于磁芯10内，各绕组组合20包括第一绕组21和第二绕组22，各第一绕组21和第二绕组22分别平行。第二绕组22及其引脚220、221整体为Z形，第二绕组的主体为直线形，第二绕组22穿过磁芯10且其引脚暴露于磁芯10的相对两端面11、11’。具体地，引脚220弯折埋入在磁芯的相邻两端面11、12’的凹槽内，另一引脚221弯折埋入在磁芯的相邻两端面11’、12，端面11、11’为相对的端面，端面12、12’为相对的端面。引脚220、221嵌入在端面内，其外壁暴露于端面且保持端面平整。引脚220、221也可通过导电覆覆盖于磁芯的端面11/11’和/或12/12’表面。第一绕组21为直出绕组，沿长度方向平行于第二绕组22穿过磁芯10，其两引脚211、210伸出磁芯10的相对表面11、11’，与外部电路电连接。直出的第一绕组21与第二绕组22并排紧密贴合，贴合的表面之间通过填充的磁芯粉形成薄绝缘层，通过磁芯粉体与绕组21、22共烧式一体成型，绝缘磁芯粉体材料均匀分布在线圈每层之间，使绕组21、22之间形成最近的间距且达到绝缘效果，整个电感器件内部无间隙，第一绕组21和第二绕组22共用磁路，耦合系数达到0.92以上。在其他实施例中，第一绕组21和/或第二绕组22的表面先包覆有薄绝缘层，然后将各绕组放入模腔内与磁芯粉共烧式一体成型，使第一绕组21和第二绕组22之间绝缘。

本实施例以两路耦合为例说明多路耦合的原理，可以实现各第一绕组之间串联，第二绕组与对应的第一绕组高度耦合，因此实现高响应。

参照图10-12，第四实施例的一体成型电感100，包括方形（不限于方形）磁芯10，磁芯内嵌入多个绕组组合20，形成多路耦合集成。图中所示为两组绕组组合20平行间隔的设置于磁芯10内，各绕组组合20包括第一绕组21和第二绕组22，各第一绕组21和第二绕组22分别平行。第二绕组22及其引脚220、221整体为U形，第二绕组的主体为直线形，第二绕组22穿过磁芯10且其引脚暴露于磁芯10的相对两端面11、11’。具体地，引脚220弯折埋入在磁芯的相邻两端面11、12的凹槽内，另一引脚221弯折埋入在磁芯的相邻两端面11’、12，端面11、11’为相对的端面。引脚220、221嵌入在端面内，其外壁暴露于端面且保持端面平整。引脚220、221也可是导电覆覆盖于磁芯的端面11/11’和/或12表面形成，以与外部电路电连接。第一绕组21为直出绕组，沿长度方向平行于第二绕组22且穿过磁芯10，其两引脚211、210伸出磁芯10的相对表面11、11’，与外部电路电连接。直出的第一绕组21与第二绕组22并排紧密贴合，贴合的表面之间通过填充的磁芯粉形成薄绝缘层，通过磁芯粉体与绕组21、22共烧式一体成型，绝缘磁芯粉体材料均匀分布在线圈每层之间，使绕组21、22之间形成最近的间距且达到绝缘效果，整个电感器件内部无间隙，第一绕组21和第二绕组22共用磁路，耦合系数达到0.92以上。在其他实施例中，第一绕组21和/或第二绕组22的表面先包覆有薄绝缘层，然后将各绕组放入模腔内与磁芯粉共烧式一体成型，使第一绕组21和第二绕组22之间绝缘。

本实施例以两路耦合可以实现各第一绕组之间串联，第二绕组与对应的第一绕组高度耦合，因此实现高响应。

本申请一体成型电感100用于跨电感稳压器（Trans-inductor voltageregulator, TLVR）的电感。

本申请的一体成型电感100，磁芯10内埋入的一个或多个绕组组合20，每个绕组给合的直出第一绕组21与第二绕组22并排且紧密贴合，相互绝缘且间距足够近，以共用磁路达到高度耦合，耦合系数可以超过0.92。通过磁芯粉体与绕组共烧式模内高压成型，绝缘磁芯粉体材料均匀分布在线圈每层之间，使第一绕组21和第二绕组22之间形成最近间距且具有绝缘效果，整个电感器件内部无间隙，达到充分的空间利用，实现高功率密度，磁体和绕组充分接触、紧密结合，达到热传递快速，散热效果好，使电感工作温度保持较低的水平。本申请的电感制作简单，适用于贴片式封装，易于自动化实施，成本较低；可多路集成，多路一体成型，实现小体积，达到高功率密度。本申请提供的电感为一体成型，由磁芯和绕组构成，电感的整个闭合磁路都由磁性材料构成，不存在明显的空气间隙，因此，本申请提供的一体型电感为蔽磁路结构，具有抗电磁干扰的功能。

尽管已经示出和描述了本申请的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本申请的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的保护范围由所附权利要求及其等同范围限定。

Claims (10)

1.一种一体成型耦合电感，包括磁芯以及绕组；其特征在于：所述磁芯内埋入至少一个绕组组合，所述绕组组合包括相互耦合的第一绕组和第二绕组，所述磁芯与所述第一绕组和所述第二绕组均紧密贴合；所述第一绕组和所述第二绕组相互并排且紧密贴合地穿过所述磁芯，所述第一绕组和所述第二绕组共用磁路。

2.如权利要求1所述的一体成型耦合电感，其特征在于：

所述第一绕组和所述第二绕组之间距离足够近，使耦合系数达0.92以上。

3.如权利要求1所述的一体成型耦合电感，其特征在于：

所述第一绕组为直出绕组，其两端的引脚暴露于或者伸出所述磁芯的相对两端面；

所述第二绕组及其两端的引脚整体形成U形或Z形或为直出绕组，其两端的引脚分别暴露于所述磁芯的相对两端面。

4.如权利要求3所述的一体成型耦合电感，其特征在于：

所述第二绕组包括直线型主体，其两端的引脚弯折地暴露于所述磁芯的相对两端面及其相邻端面，且保持所述端面平整；

所述第一绕组与所述第二绕组的直线型主体平行并排地埋入所述磁芯内。

5.如权利要求1所述的一体成型耦合电感，其特征在于：

所述第一绕组和所述第二绕组相互平行。

6.如权利要求1所述的一体成型耦合电感，其特征在于：

所述第一绕组位于所述第二绕组外侧，所述第一绕组和所述第二绕组并排且紧密贴合；

所述第一绕组和所述第二绕组之间相互绝缘。

7.如权利要求6所述的一体成型耦合电感，其特征在于：

所述第一绕组和所述第二绕组之间由薄绝缘层间隔，以使所述第一绕组和所述第二绕组相互绝缘且距离足够近。

8.如权利要求7所述的一体成型耦合电感，其特征在于：

所述第一绕组和/或所述第二绕组表面由所述薄绝缘层包覆，且通过磁芯粉的一体成型形成磁芯与绕组的一体结构；或者

相互并排且紧密贴合的所述第一绕组和所述第二绕组之间通过一体成型时磁芯粉填充于所述第一绕组和所述第二绕组之间形成所述薄绝缘层，以使所述第一绕组和所述第二绕组之间相互绝缘且保持足够近的间距。

9.如权利要求1-8任一项所述的一体成型耦合电感，其特征在于：所述一体成型耦合电感为跨电感稳压器的电感器件。

10.如权利要求1-8任一项所述的一体成型耦合电感，其特征在于：

所述至少一个绕组组合为多个绕组组合，形成多路耦合集成；

各绕组组合之间相互平行、间隔地设置；

各绕组组合包括所述相互耦合的所述第一绕组和所述第二绕组，所述第一绕组之间相互串联，所述第二绕组与对应的所述第一绕组之间相互耦合，从而形成高动态响应。