CN220234649U - 一种ic上电复位电路 - Google Patents

Abstract

本实用新型提出了一种IC上电复位电路，包括UD1芯片、控制信号输入端、VCC端和GND端，所述UD1芯片的第一引脚电性连接第三电容，所述第三电容的另一端与GND端电性连接，所述UD1芯片的第八引脚与UD1芯片的第一引脚电性连接，所述UD1芯片的第六引脚和第四引脚均与GND端电性连接，所述UD1芯片的第二引脚电性连接复位单元，所述复位单元与控制信号输入端电性连接，所述UD1芯片的第三引脚电性连接有第三电阻，所述第三电阻与和第三电容均与VCC端电性连接，所述复位单元分别与控制信号输入端、第三电阻和VCC端电性连接，借此，本实用新型具有增加复位单元，让UD1芯片输入脚第二引脚形成复位电路，上电时自动复位的优点。

Description

一种IC上电复位电路

技术领域

本实用新型属于预驱动电路技术领域，特别涉及一种IC上电复位电路。

背景技术

目前，目前使用的半桥预驱动电路中，当单独使用其中的上桥驱动时，预驱动I C上电过程中存在输入信号为低电平，但是输出信号持续高电平的错误情况。

实用新型内容

本实用新型提出一种IC上电复位电路，让UD1芯片的第二引脚连接复位电路，上电时自动复位。

本实用新型的技术方案是这样实现的：一种IC上电复位电路，包括UD1芯片、控制信号输入端、VCC端和GND端，所述UD1芯片的第一引脚电性连接第三电容，所述第三电容的另一端与GND端电性连接，所述UD1芯片的第八引脚与UD1芯片的第一引脚电性连接，所述UD1芯片的第六引脚和第四引脚均与GND端电性连接，所述UD1芯片的第二引脚电性连接复位单元，所述复位单元与控制信号输入端电性连接，所述UD1芯片的第三引脚电性连接有第三电阻，所述第三电阻与和第三电容均与VCC端电性连接，所述复位单元分别与控制信号输入端、第三电阻和GND端电性连接。

作为一种优选的实施方式，所述复位电路包括第二电阻、第一电容和第二电容，所述第二电阻的两端分别电性连接在UD1芯片的第二引脚和第四引脚之间。

作为一种优选的实施方式，所述控制信号输入端与第二电阻之间电性连接有第一电阻，所述第一电容的一端和第二电容的一端均并联在第二电阻与第一电阻之间。

作为一种优选的实施方式，所述第一电容的另一端与第三电阻电性连接，所述第二电容的另一端与UD1芯片的第四引脚电性连接。

作为一种优选的实施方式，所述UD1芯片的第七引脚为VO端。

作为一种优选的实施方式，所述第二电阻的一端连接在第一电阻与UD1芯片的第二引脚之间。

采用了上述技术方案后，本实用新型的有益效果是：

上电时，控制信号输入端是悬空状态，第一电容、第二电容和第二电阻形成复位单元，第一电容充电使UD1芯片第二引脚与第二电阻之间产生具有一定脉宽时间的高电平，充电完成后UD1芯片的第二引脚与第二电阻维持低电平,从而使UD1芯片第七引脚VO在上电过程中产生一定脉宽时间的高电平，即上电复位信号。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的电路示意图。

图中，1～8-UD1芯片中的第一引脚～第八引脚；C1-第一电容；C2-第二电容；C3-第三电容；R1-第一电阻；R2-第二电阻；R3-第三电阻；CTR-控制信号输入端。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，一种新型MOS驱动IC复位电路，包括UD1芯片、控制信号输入端CTR、VCC端和GND端，所述UD1芯片的第一引脚1电性连接第三电容C3，所述第三电容C3的另一端与GND端电性连接，所述UD1芯片的第八引脚8与UD1芯片的第一引脚1电性连接，所述UD1芯片的第六引脚6和第四引脚4均与GND端电性连接，所述UD1芯片的第二引脚2上电性连接复位单元，所述复位单元与控制信号输入端CTR电性连接，所述UD1芯片的第三引脚3电性连接有第三电阻R3，所述第三电阻R3与和第三电容C3均与VCC端电性连接，所述复位单元分别与控制信号输入端CTR、第三电阻R3和GND端电性连接。

所述复位电路包括第二电阻R2、第一电容C1和第二电容C2，所述第二电阻R2的两端分别电性连接在UD1芯片的第二引脚2和第四引脚4之间。所述控制信号输入端CTR与第二电阻R2之间电性连接有第一电阻R1，所述第一电容C1的一端和第二电容C2的一端均并联在第二电阻R2与第一电阻R1之间。所述第一电容C1的另一端与第三电阻R3电性连接，所述第二电容C2的另一端与UD1芯片的第四引脚4电性连接。所述UD1芯片的第七引脚7为VO端。所述第二电阻R2的一端连接在第一电阻R1与UD1芯片的第二引脚2之间。

本专利通过增加复位单元，复位单元包括第一电容C1、第二电容C2和第二电阻R2，第一电容C1一端连接在第一电阻R1及第二电阻R2之间、另一端连接在第三电阻R3上，第二电容C2一端连接在第一电阻R1及第二电阻R2之间、另一端连接在GND端上，第二电阻R2一端连接在UD1芯片的第二引脚2与第一电阻R1之间、另一端连接在UD1芯片的第四引脚4上，让驱动IC信号输入脚即UD1芯片的第二引脚2形成上电复位电路，上电时自动复位，上电时，控制信号输入端CTR是悬空状态，第一电容C1、第二电容C2和第二电阻R2形成复位电路，第一电容C1充电使VH(即VH由UD1芯片的第二引脚2与第二电阻R2形成)产生一定脉宽时间高电平，充电完成后VH维持低电平,使UD1芯片第七引脚7的V0端随VH电平变化。

在本实用新型的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。在本实用新型的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种IC上电复位电路，包括UD1芯片、控制信号输入端、VCC端和GND端，其特征在于，所述UD1芯片的第一引脚电性连接第三电容，所述第三电容的另一端与GND端电性连接，所述UD1芯片的第八引脚与UD1芯片的第一引脚电性连接，所述UD1芯片的第六引脚和第四引脚均与GND端电性连接，所述UD1芯片的第二引脚电性连接复位单元，所述复位单元与控制信号输入端电性连接，所述UD1芯片的第三引脚电性连接有第三电阻，所述第三电阻与和第三电容均与VCC端电性连接，所述复位单元分别与控制信号输入端、第三电阻和GND端电性连接。

2.根据权利要求1所述的一种IC上电复位电路，其特征在于，所述复位电路包括第二电阻、第一电容和第二电容，所述第二电阻的两端分别电性连接在UD1芯片的第二引脚和第四引脚之间。

3.根据权利要求2所述的一种IC上电复位电路，其特征在于，所述控制信号输入端与第二电阻之间电性连接有第一电阻，所述第一电容的一端和第二电容的一端均并联在第二电阻与第一电阻之间。

4.根据权利要求3所述的一种IC上电复位电路，其特征在于，所述第一电容的另一端与第三电阻电性连接，所述第二电容的另一端与UD1芯片的第四引脚电性连接。

5.根据权利要求1所述的一种IC上电复位电路，其特征在于，所述UD1芯片的第七引脚为VO端。

6.根据权利要求2所述的一种IC上电复位电路，其特征在于，所述第二电阻的一端连接在第一电阻与UD1芯片第二引脚之间。