CN220105203U - 一种sil4功能安全输出的自检电路 - Google Patents

Abstract

本实用新型公开了一种SIL4功能安全输出的自检电路，包括双模CPU，双通道IO输出模块，双通道IO输出模块包括左通道和右通道，左通道中和右通道中均设置有输入端、上MOS管、下MOS管和输出端，上MOS管和下MOS管串接于输入端和输出端之间，每一个MOS管处均设置隔离驱动模块和信号采集模块，隔离驱动模块内设置有悬浮地，每个通道的上MOS管和下MOS管均与悬浮地电连接，使得双通道IO输出模块类似于电气无关节点，可应用于不同电压等级的电路中，其电路上方和下方均可以接负载，用途更加广阔，并且满足SIL4的功能安全要求。

Description

一种SIL4功能安全输出的自检电路

技术领域

本实用新型属于铁路通信信号技术领域，具体涉及一种SIL4功能安全输出的自检电路。

背景技术

现今，SIL4功能安全的IO输出通道通常采用双通道设计，每个通道设计两个MOSFET，两个MOSFET分别受两模控制CPU的控制，对于通道进行自检时，需要检测MOSFET是否失效以及每个通道是否按输出要求进行输出，由于设计采用双通道，自检时一个通道按输出要求进行输出，另一个执行自检，自检完成后检查另一通道。

但现有技术中的双通道在进行自检时，自检电压是额外加入的，自检时容易将自检电压注入输入电路，影响输入接口电压，同时，输入接口的电压也会对自检电压产生影响，而且，现有的MOSFET为共电源设计，这样对MOSFET自检时，会受到电源的影响，进而影响自检电路对输出状态的判断，而且也限制了负载的接入方式。

申请人依据检索式（(SIL4/desc AND 自检/desc AND MOS管/desc)）检索到一篇公布号为CN110830013A的专利，公开了一种具备实时自检功能的安全开关实现电路，包括VCU处理单元、驱动单元、MOS开关单元和回采单元，VCU处理单元通过驱动单元与MOS开关单元连接，所述的回采单元与MOS开关单元连接，但上述专利文件中所记载的技术方案中，MOS开关管为共电源设计，MOS管K1和K2只能接电源VCC，限制了负载只能从OUTPUT端接入，同时，MOS开关单元中的四个MOS管是两上管并联、两下管并联，总体串联的连接方式，每个通道并非独立通道。

实用新型内容

为解决上述技术问题，本实用新型提供一种SIL4功能安全输出的自检电路。

具体方案如下：

一种SIL功能安全输出的自检电路，包括双模CPU，还包括双通道IO输出模块，所述双通道IO输出模块包括左通道和右通道，左通道中和右通道中均设置有输入端、上MOS管、下MOS管和输出端，所述上MOS管和下MOS管串接于输入端和输出端之间，双通道IO输出模块中的每一个MOS管处均设置有隔离驱动模块和信号采集模块，所述双通道IO输出模块通过信号采集模块与双模CPU电连接，所述双模CPU通过隔离驱动模块与双通道IO输出模块电连接，所述隔离驱动模块内设置有悬浮地，每个通道的上MOS管和下MOS管均与所述悬浮地电连接。

每个通道的输入端和输出端均设置有第一防护二极管，每个通道的输入端均通过第一防护二极管与上MOS管的电连接，所述下MOS管通过第一防护二极管与输出端电连接，所述左通道的输入端与右通道的输入端电连接，所述左通道的输出端与右通道的输出端电连接。

所述隔离驱动模块包括隔离电路和MOS驱动电路，所述隔离电路包括推挽输入电路和隔离变压器，所述双模CPU通过推挽输入电路与隔离变压器电连接，所述隔离变压器与MOS驱动电路电连接。

所述推挽输入电路包括NPN型三极管和PNP型三极管，所述双模CPU与NPN型三极管或PNP型三极管的基极电连接，NPN型三极管的基极与PNP型三极管的基极电连接，NPN型三极管的发射极与PNP型三极管的发射极电连接，NPN型三极管的发射极或PNP型三极管的发射极与隔离变压器电连接。

所述MOS驱动电路为MOS驱动芯片，所述MOS驱动芯片的接地端为悬浮地，每个通道的上MOS管的源极和下MOS管的源极均与MOS驱动芯片的悬浮地电连接，每个通道的上MOS管的栅极和下MOS管的栅极均与MOS驱动芯片的输入端电连接。

每个通道的上MOS管的源极处和下MOS管的源极处均设置采样端，所述信号采样模块为光耦，所述采样端通过光耦与所述双模CPU电连接。

所述自检电路中还包括自检电源，左侧自检电压输入端、右侧自检电压输入端、继电器和第二防护二极管，所述双模CPU通过继电器与自检电源电连接，所述自检电源分别与左侧自检电压输入端和右侧自检电压输入端电连接，每个通道的上MOS管处的漏极还均连接有第二防护二极管，所述左侧自检电压输入端通过第二防护二极管与左通道的上MOS管电连接，所述右侧自检电压输入端通过第二防护二极管与右通道的上MOS管电连接。

本实用新型公开了一种SIL4功能安全输出的自检电路，在隔离驱动模块内设置有悬浮地，每个通道内的MOS管与悬浮地电连接，对MOS管的自检不受外部电路的干扰，同时每个通道中设置第一防护二极管和第二防护二极管，使得自检电压不会反灌入输入端，同时输入端电压不会影响自检电压，又由于输出电路和双模CPU所在电路电气隔离，使得双通道IO输出模块类似于电气无关节点，可应用于不同电压等级的电路中，其电路上方和下方均可以接负载，用途更加广阔，并且满足SIL4的功能安全要求。

附图说明

图1是本实用新型的总体结构示意图。

图2是双通道IO输出模块的电路结构示意图。

图3是左通道上MOS管的隔离驱动模块的电路结构示意图。

图4是右通道下MOS管的隔离驱动模块的电路结构示意图。

图5是左通道下MOS管的隔离驱动模块的电路结构示意图。

图6是右通道上MOS管的隔离驱动模块的电路结构示意图。

具体实施方式

下面将结合本实用新型中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型一部分实施，而不是全部的实施，基于本实用新型的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

如图1所示，一种SIL4功能安全输出的自检电路，包括双模CPU1，还包括双通道IO输出模块11，所述双通道IO输出模块11包括左通道9和右通道10，左通道9中和右通道10中均设置有输入端、上MOS管7、下MOS管8和输出端，所述上MOS管7和下MOS管8串接于输入端和输出端之间，双通道IO输出模块11中的每一个MOS管处均设置有隔离驱动模块2和信号采集模块3，所述双通道IO输出模块11通过信号采集模块3与双模CPU1电连接，所述双模CPU1通过隔离驱动模块2与双通道IO输出模块11电连接，所述隔离驱动模块2内设置有悬浮地18，每个通道的上MOS管7和下MOS管8均与所述悬浮地18电连接。

在本实施例总，所述双模CPU1包括CPUA和CPUB，对于左通道9中的上MOS管7和右通道10中的上MOS管7，分别用CPUA和CPUB两模CPU进行控制，做到两模都参与了自检，对于左通道9中的下MOS管8和右通道10中的下MOS管8分别用CPUB和CPUA两模进行控制通断。

具体为，CPUA通过两路隔离驱动模块2分别驱动左通道9中的上MOS管7和右通道10中的下MOS管8，同时CPUA通过两路信号采集模块3分别采集左通道9中上MOS管7处的信号和右通道10中的下MOS管8出的信号；

CPUB通过两路隔离驱动模块2分别驱动左通道9中的下MOS管8和右通道10中的上MOS管7；同时CPUB通过两路信号采集模块3分别采集左通道9中下MOS管8处的信号和右通道10中的上MOS管7出的信号。

如图2所示，左通道9中的上MOS管7处的栅极处标注有网络标号A.VO 1，右通道10中的下MOS管8处的栅极处标注有网络标号A.VO2，其中，“A.VO1”和“A.VO2”表示由CPUA的不同驱动管脚进行驱动；

左通道9中的下MOS管8处的栅极处标注有网络标号B.VO 1，右通道10中的上MOS管7处的栅极处标注有网络标号B.VO2，其中，“B.VO1”和“B.VO2”表示由CPUB的不同驱动管脚进行驱动.

如图2所示，每个通道的输入端和输出端均设置有第一防护二极管12，每个通道的输入端均通过第一防护二极管12与上MOS管7的电连接，所述下MOS管8通过第一防护二极管12与输出端电连接，所述左通道9的输入端与右通道10的输入端电连接，所述左通道9的输出端与右通道10的输出端电连接。在本实施例中，左通道9的输入端和右通道10的输入端连接同一网络标号DO.IN1，左通道9的输出端和右通道10的输出端连接同一网络标号DO.OUT1，优选地，所述DO.IN1可以作为开关量的接入端，所述DO.OUT1可以作为开关量的输出端。

如图3至图6所示，所述隔离驱动模块2包括隔离电路和MOS驱动电路，所述隔离电路包括推挽输入电路15和隔离变压器16，所述双模CPU1通过推挽输入电路15与隔离变压器16电连接，所述隔离变压器16与MOS驱动电路电连接。

所述推挽输入电路15包括NPN型三极管和PNP型三极管，所述双模CPU1与NPN型三极管或PNP型三极管的基极电连接，NPN型三极管的基极与PNP型三极管的基极电连接，NPN型三极管的发射极与PNP型三极管的发射极电连接，NPN型三极管的发射极或PNP型三极管的发射极与隔离变压器16电连接。

所述MOS驱动电路为MOS驱动芯片19，所述MOS驱动芯片19的接地端为悬浮地18，每个通道的上MOS管7的源极和下MOS管8的源极均与MOS驱动芯片19的悬浮地18电连接，每个通道的上MOS管7的栅极和下MOS管8的栅极均与MOS驱动芯片19的输入端电连接。

在本实施例中，所述隔离驱动模块2的数量为四个，四个隔离驱动模块2的电路结构均相同。本实施例中，以与左通道9中的上MOS管7连接的隔离驱动模块2来进行具体说明隔离驱动2的工作原理。

如图2至3所示，所述隔离驱动模块2将双模CPU1发出的控制信号转换为驱动MOS导通或关断的电平，并且在双模CPU1和双通道IO输出模块11中用变压器隔离，隔离变压器 16的原边侧的推挽输入电路15和双模CPU1为共地连接，隔离变压器16的副边侧的驱动芯片19与左通道9中的上MOS管7处的源极共同与悬浮地连接，本实施例中，采用网络标号A.VO1.G为左通道9上MOS管的悬浮地；所述悬浮地，使得双通道IO输出模块类似于电气无关节点，可应用于不同电压等级的电路中。

在本实施例中，所述的DO.IN1和DO.OUT1可作为1对控制信号，DO.IN1可以接电源，DO.OUT1接负载，也可以DO.IN1接负载，DO.OUT1接地，甚至可以串联多个本电路或其他继电器触点，使用范围更广。

推挽输出电路15受到双模CPU中的PWM驱动开始工作，并通过隔离变压器16将PWM传送至驱动芯片19中，驱动芯片19驱动MOS管的打开或关闭。

如图3至图6所示，在本实施例中，双模CPU输出PWM，用PWM动态输出，产生电源，驱动MOS管，MOS管驱动器的工作电源浮动，左通道9中上MOS管7的源极接悬浮地A.VO1.G、右通道10中下MOS管8的源极接悬浮地A.VO2.G、左通道9中下MOS管8的源极接悬浮地B.VO1.G和左通道上MOS管8的源极接悬浮地B.VO2.G，四个地电气隔离，分别驱动四个MOS管，使MOS管可接在负载的上游或下游，甚至同类型电路输出串联。

每个通道的上MOS管7的源极处和下MOS管8的源极处还均设置采样端14，所述信号采样模块3为光耦，所述采样端14通过光耦与所述双模CPU1电连接，本实施例中，所述采样端14将施加自检或控制信号后的MOS导通状态通过光耦隔离检出，送给双模CPU。

如图1所示，所述自检电路中还包括自检电源4，左侧自检电压输入端5、右侧自检电压输入端6、继电器和第二防护二极管13，所述双模CPU1通过继电器与自检电源4电连接，所述自检电源4分别与左侧自检电压输入端5和右侧自检电压输入端6电连接，每个通道的上MOS管7处的漏极还均连接有第二防护二极管13，所述左侧自检电压输入端5通过第二防护二极管13与左通道9的上MOS管7电连接，所述右侧自检电压输入端6通过第二防护二极管13与右通道10的上MOS管7电连接。

所述双模CPU驱动继电器的常开和常闭触点的切换来使得自检电源4与左侧自检电压输入端5导通或右侧自检电压输入端6导通，所述左侧自检电压输入端5通过继电器的常开或常闭触点的切换为左侧通道9提供自检电压，所述右侧自检电压输入端6通过继电器的常开或常闭触点的切换为右侧通道10提供自检电压，如图2所示，在本实施例中采用网络标号OUT.ZJ_L表示左侧自检电压的输出端，同时也是左通道9的自检电压的输入端，OUT.ZJ_R表示右侧自检的输出端，同时也是右通道10的自检电压的输入端。

在本实施例中，所述自检电压优选设置为12V，可以对每个通道的上MOS管7和下MOS管的通断控制功能做可靠检测，保证能及时检测出上下管的受控情况，可以达到SIL4级的安全功能的完整性。

如图2所示，所述每个通道上设置的第一防护二极管12可以放置输入电路对自检电压产生影响，从而影响MOS管的检测，同时第一防护二极管12使得左通道9和右通道10之间互补影响；第二防护二极管13可以防止自检电压灌入输入电路，避免对左通道9的输入端电压或右通道10的输入端电压造成影响。

所述SIL4功能安全输出的自检电路的具体工作过程为：

双模CPU1启动运行通过隔离驱动模块2向双通道IO输出模块11进行输出控制，通过信号采集模块3对双通道IO输出模块11进行回采动作。

在隔离驱动模块2的驱动下，左通道9和右通道10两个通道并列运行，其中一个通道承担执行导通或关断功能，则另一个通道执行自检，需要检测另一通道时，进行无缝衔接，执行另一通道自检功能。

具体介绍，假设左通道9执行通断控制功能，此时CPUA控制左通道9中的上MOS管7导通， CPUB控制左通道9中的下MOS管8导通，形成串联安全与电路，由于CPUA和CPUB的控制导通是动态脉冲驱动，满足SIL4要求的二取功能，只要有数据比对不正确或者器件损坏，都会使通道关断，使输出关断，导向安全侧。

为了满足安全要求，需要对右通道10进行自检，检测出暴露于危险侧的概率指标是否满足SIL4要求。因控制节点的输入处是否是高电平不确定，因此，不能将自检电压注入右通道10中的下MOS管8，此时，右通道10中，由CPUA驱动关断右通道10中的下MOS管8，并且对右通道10中的上MOS管7注入自检电压，同时在右通道10中的上MOS管7的源极处B.VO2.G和下MOS管8的源极处A.VO2.G进行电平回采，回采电平通过光耦传送至CPUA 和CPUB中，回采电平正常状态为，右通道10中的上MOS管7应导通，右通道10中的下MOS管8应关断，此时，如果右通道10中的下MOS管8损坏，则能够判断通道错误，则CPUB通过隔离驱动模块2及时关断右通道10中的上MOS管7，并且由于自检电压较低，即使右通道10中的下MOS管8损坏，也使的电路暴露危险侧时间满足指标要求，并且对后级电路影响极小。同理可以检测左通道9，实现了在应用的自检。

由于第一防护二极管12的单向导电性，自检电压不会反灌入左通道9的输入端和右通道10的输入端，同时，也使得左通道9的输出端电压和右通道10的输出端电压不会对自检下MOS管的电压造成影响。

由于第二防护二极管13的单向导电性，工作电压不会影响到自检电压，所以在自检时，由于双通道IO输出模块11和双模CPU1所在电路电气隔离，使本控制电路类似于电气无关节点，可应用于不同电压等级的电路中，所述双通道IO输出模块11的电路上方和下方均可以接负载，用途更加广阔，并且满足SIL4的功能安全要求。

本实用新型方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

Claims (7)

1.一种SIL4功能安全输出的自检电路，包括双模CPU（1），其特征在于：还包括双通道IO输出模块（11），所述双通道IO输出模块（11）包括左通道（9）和右通道（10），左通道（9）中和右通道（10）中均设置有输入端、上MOS管（7）、下MOS管（8）和输出端，所述上MOS管（7）和下MOS管（8）串接于输入端和输出端之间，双通道IO输出模块（11）中的每一个MOS管处均设置有隔离驱动模块（2）和信号采集模块（3），所述双通道IO输出模块（11）通过信号采集模块（3）与双模CPU（1）电连接，所述双模CPU（1）通过隔离驱动模块（2）与双通道IO输出模块（11）电连接，所述隔离驱动模块（2）内设置有悬浮地（18），每个通道的上MOS管（7）和下MOS管（8）均与所述悬浮地（18）电连接。

2.根据权利要求1所述的SIL4功能安全输出的自检电路，其特征在于：每个通道的输入端和输出端均设置有第一防护二极管（12），每个通道的输入端均通过第一防护二极管（12）与上MOS管（7）的电连接，所述下MOS管（8）通过第一防护二极管（12）与输出端电连接，所述左通道（9）的输入端与右通道（10）的输入端电连接，所述左通道（9）的输出端与右通道（10）的输出端电连接。

3.根据权利要求1所述的SIL4功能安全输出的自检电路，其特征在于：所述隔离驱动模块（2）包括隔离电路和MOS驱动电路，所述隔离电路包括推挽输入电路（15）和隔离变压器（16），所述双模CPU（1）通过推挽输入电路（15）与隔离变压器（16）电连接，所述隔离变压器（16）与MOS驱动电路电连接。

4.根据权利要求3所述的SIL4功能安全输出的自检电路，其特征在于：所述推挽输入电路（15）包括NPN型三极管和PNP型三极管，所述双模CPU（1）与NPN型三极管或PNP型三极管的基极电连接，NPN型三极管的基极与PNP型三极管的基极电连接，NPN型三极管的发射极与PNP型三极管的发射极电连接，NPN型三极管的发射极或PNP型三极管的发射极与隔离变压器（16）电连接。

5.根据权利要求3所述的SIL4功能安全输出的自检电路，其特征在于：所述MOS驱动电路为MOS驱动芯片（19），所述MOS驱动芯片（19）的接地端为悬浮地（18），每个通道的上MOS管（7）的源极和下MOS管（8）的源极均与MOS驱动芯片（19）的悬浮地（18）电连接，每个通道的上MOS管（7）的栅极和下MOS管（8）的栅极均与MOS驱动芯片（19）的输入端电连接。

6.根据权利要求5所述的SIL4功能安全输出的自检电路，其特征在于：每个通道的上MOS管（7）的源极处和下MOS管（8）的源极处均设置采样端（14），所述信号采集模块为光耦，所述采样端（14）通过光耦与所述双模CPU（1）电连接。

7.根据权利要求1所述的SIL4功能安全输出的自检电路，其特征在于：所述自检电路中还包括自检电源（4），左侧自检电压输入端（5）、右侧自检电压输入端（6）、继电器和第二防护二极管（13），所述双模CPU（1）通过继电器与自检电源（4）电连接，所述自检电源（4）分别与左侧自检电压输入端（5）和右侧自检电压输入端（6）电连接，每个通道的上MOS管（7）处的漏极还均连接有第二防护二极管（13），所述左侧自检电压输入端（5）通过第二防护二极管（13）与左通道（9）的上MOS管（7）电连接，所述右侧自检电压输入端（6）通过第二防护二极管（13）与右通道（10）的上MOS管（7）电连接。