CN220085983U - 一种芯片烘烤装置 - Google Patents

一种芯片烘烤装置 Download PDF

Info

Publication number
CN220085983U
CN220085983U CN202321409697.9U CN202321409697U CN220085983U CN 220085983 U CN220085983 U CN 220085983U CN 202321409697 U CN202321409697 U CN 202321409697U CN 220085983 U CN220085983 U CN 220085983U
Authority
CN
China
Prior art keywords
chip
baking
overware
baking tray
box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321409697.9U
Other languages
English (en)
Inventor
苏广峰
王小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ampere Semiconductor Technology Yiwu Co ltd
Original Assignee
Ampere Semiconductor Technology Yiwu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ampere Semiconductor Technology Yiwu Co ltd filed Critical Ampere Semiconductor Technology Yiwu Co ltd
Priority to CN202321409697.9U priority Critical patent/CN220085983U/zh
Application granted granted Critical
Publication of CN220085983U publication Critical patent/CN220085983U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Baking, Grill, Roasting (AREA)

Abstract

本实用新型公开了一种芯片烘烤装置,属于芯片设备技术领域。包括箱体,箱体内设有加热组件、支撑结构和烤盘,支撑结构与箱体连接,用于支撑烤盘,烤盘用于承载芯片,加热组件用于提供热量以对烤盘内的芯片进行烘烤,烤盘朝向芯片的一侧设有ESD层。通过在烤盘朝向芯片的一侧设置ESD层,使烤盘在朝向芯片的一侧形成一层耗散材料,ESD层能够有效的消除或者减少静电的产生和积累,从而使得烤盘朝向芯片的一侧相较于常规烤盘具有静电控制优势,能够将烤盘朝向芯片的一侧的静电电荷通过ESD层转移至地面,降低烤盘朝向芯片的一侧直接放电的概率,从而降低芯片在烘烤过程中发生静电击穿的概率,从而保证芯片在烘烤过程中的品质。

Description

一种芯片烘烤装置
技术领域
本实用新型涉及芯片设备技术领域,尤其涉及一种芯片烘烤装置。
背景技术
在半导体行业中,IC(IntegratedCircuit,集成电路)芯片是将大量的微电子元器件形成的集成电路放在一块塑基上,然后制作成一块芯片。在生产厂家生产IC芯片的生产过程中,当芯片受潮以后,其芯片内部的水分就会在通过部分热工序时,由于温度的急剧上升而汽化,从而造成芯片的膨胀、变形。芯片的膨胀较为严重时,芯片会直接形成爆米花现象,芯片直接报废。芯片的膨胀较为轻微时,则芯片会在内部产生开裂、分层、剥离、微裂纹等不良状况,这些不良状况,会直接导致芯片的寿命减短。
因此在芯片生产过程中需要对芯片进行烘烤,以避免上述情况发生。现有技术中,在芯片使用常规烤盘进行烘烤的过程中,IC芯片与烤盘进行接触时有静电,由于IC芯片表面的绝缘层较薄,容易出现IC芯片被电场直接击穿的问题。
因此,亟需一种芯片烘烤装置以解决上述问题,保证IC芯片在烘烤过程的品质。
实用新型内容
本实用新型的目的在于提供一种芯片烘烤装置,能够防止IC芯片与烤盘进行接触时有静电,降低IC芯片在烘烤过程中发生芯片击穿的概率。
为达此目的,本实用新型采用以下技术方案:
一种芯片烘烤装置,包括箱体,所述箱体内设有加热组件、支撑结构和烤盘,所述支撑结构与所述箱体连接,用于支撑所述烤盘,所述烤盘用于承载芯片,所述加热组件用于提供热量以对所述烤盘内的芯片进行烘烤,所述烤盘朝向所述芯片的一侧设有ESD层。
作为优选,所述ESD层的静电电阻阻值范围为105欧姆至109欧姆。
作为优选,所述烤盘包括底板和围板,所述底板和所述围板形成一个有开口的容纳空间,所述容纳空间用于容纳所述芯片;所述底板和所述围板朝向所述容纳空间内部的一侧均设置有所述ESD层。
作为优选,所述底板和/或所述围板上开设有散热孔。
作为优选,所述散热孔的开孔面积不大于芯片的截面面积。
作为优选,所述支撑结构包括层板,所述层板与所述箱体连接,所述烤盘设于所述层板上,所述层板开设有通孔,所述散热孔与所述通孔连通。
作为优选,所述烤盘上设置有盖板,所述盖板能够将所述容纳空间开口进行封闭。
作为优选,所述盖板朝向所述底板的一侧设置有所述ESD层
作为优选,所述烤盘为铝制烤盘。
作为优选,所述ESD层为铝制烤盘表面形成的硬质氧化铝层。
本实用新型的有益效果:
本实用新型所提供的一种芯片烘烤装置,通过在烤盘朝向芯片的一侧设置ESD(Electro-Staticdischarge,静电放电)层,使烤盘在朝向芯片的一侧形成一层耗散材料,ESD层能够有效地消除或者减少静电的产生和积累,从而使得烤盘朝向芯片的一侧相较于常规烤盘具有静电控制优势,能够将烤盘朝向芯片的一侧的静电电荷通过ESD层转移至地面,降低烤盘朝向芯片的一侧直接放电的概率,从而降低芯片在烘烤过程中发生静电击穿的概率,从而保证芯片在烘烤过程中的品质。
附图说明
图1是本实用新型所提供的芯片烘烤装置的烤盘与盖板的爆炸图;
图2是本实用新型所提供的芯片烘烤装置的层板与烤盘安装示意图。
图中:
1、烤盘;101、底板;102、围板;103、容纳空间;104、散热孔;105、第二把手;
2、盖板;201、第一把手;
3、层板;301、通孔。
具体实施方式
下面详细描述本实用新型的实施例,实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。其中,术语“第一位置”和“第二位置”为两个不同的位置。
除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一特征和第二特征直接接触,也可以包括第一特征和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
如图1和图2所示,本实用新型提供了一种芯片烘烤装置,能够防止IC芯片与烤盘进行接触时有静电,降低IC芯片在烘烤过程中发生芯片击穿的概率。
一种芯片烘烤装置,参见图1和图2,包括箱体,箱体内部设置有烘烤组件、支撑结构和烤盘1,支撑结构用于支撑烤盘1,烤盘1用于承载芯片,烘烤组件用于提供热量以对烤盘1内的芯片进行烘烤,烤盘1朝向芯片的一侧设有ESD层。
本申请中的芯片烘烤装置通过在烤盘1朝向芯片的一侧设置ESD层,从而在烤盘1朝向芯片的一侧形成一层耗散材料,使得芯片承载在烤盘1内部时,直接与ESD层进行接触。ESD层能够有效地消除或者减少静电的产生和积累,因此通过镀层的设置使得烤盘1朝向芯片的一侧相较于常规烤盘1具有静电控制优势,能够将烤盘1朝向芯片的一侧的静电电荷通过ESD层转移至地面,降低烤盘1朝向芯片的一侧直接放电的概率,从而降低芯片在烘烤过程中发生静电击穿的概率,从而保证芯片在烘烤过程中的品质。材料分为导体材料和非导体材料,非导体材料也称为绝缘体,是指静电电阻超过1011欧姆的材料。耗散材料是指静电电阻大于104欧姆,且小于1011欧姆的材料,耗散材料具有静电控制优势,可以更缓慢地将静电电荷移至地面。
进一步地,烤盘1为铝制烤盘,ESD层为铝制烤盘表面形成的硬质氧化铝层。通过这样的设置,一方面,铝制烤盘1在受热烘烤过程中相较于其他金属能够快速升温,提高对芯片进行烘烤的效率。另一方面,通过对铝制烤盘1进行硬质氧化的方法形成ESD层,使得在烤盘1受热对于芯片烘烤的过程中,相较于现有技术中采用涂抹特氟龙的方式形成ESD层,这种ESD层能够经受长时间的使用,具有更好的耐热性,能够提高烤盘1的使用寿命。
进一步地,ESD层的静电电阻阻值范围为105欧姆至109欧姆。通过将静电电阻阻值范围控制为105欧姆至109欧姆,相较于现有技术中将静电电阻阻值范围控制为105欧姆至1011欧姆,能够进一步降低烘烤过程中芯片发生击穿的概率,保证芯片在烘烤过程中的品质。
进一步地,参见图1和图2,烤盘1包括底板101和围板102,底板101和围板102形成一个有开口的容纳空间103,容纳空间103用于容纳芯片,底板101和围板102朝向容纳空间103内部的一侧均设置有ESD层。通过将烤盘1设置为底板101和围板102的方式,能够在烤盘1承载芯片的过程中,形成一个容纳空间103实现对芯片的承载,能够降低芯片从烤盘1上发生掉落的情况。
进一步地,参见图1和图2,底板101和/或围板102上开设有散热孔104。通过设置散热孔104,使得箱体内部的热流能够进入到烤盘1内,与芯片进行充分接触,相较于仅仅通过周围温度对芯片进行烘烤,能够提高烘烤装置对芯片的烘烤效率。
进一步地,参见图1和图2,散热孔104的开孔面积不大于芯片的截面面积。将散热孔104的开孔面积设置为小于芯片的截面面积,一方面能够保证箱体内部的热流通过散热孔104对烤盘1内部的芯片进行充分接触,保证烘烤效率;另一方面,能够避免芯片从散热孔104中发生掉落的情况。
示例性地,圆形芯片的截面直径大都在2mm以上,可将散热孔104的孔径设置为1.8mm。本领域操作人员能够根据实际情况设置散热孔104的形状与尺寸,在本申请中对此不做限制。
进一步地,参见图1和图2,烤盘1上设置有盖板2,盖板2能够将容纳空间103开口的一侧进行封闭。盖板2将容纳空间103的开口进行封闭,能够对于由箱体内部进入到烤盘1内部的热量进行保存,从而进一步提高对芯片的烘烤效率。
进一步地,盖板2朝向底板101的一侧设置有ESD层。通过在盖板2朝向底板101的一侧设置ESD层,能够使得在使用过程中对芯片进行进一步保护,使得芯片在接触盖板2时避免发生静电击穿的情况。
进一步地,参见图1和图2,盖板2上开设有散热孔104,通过在盖板2上设置散热孔104,能够使得箱体内的烤盘1内的热流由盖板2上的散热孔104流出,形成多个热量循环,进一步提高对芯片的烘烤效率。
进一步地,参见图1和图2,烤盘1上形成为容纳空间103为开口向上的长方体结构,盖板2为长方体板状结构。在盖板2将容纳空间103的开口进行封闭的过程中,本领域技术人员可根据实际情况选择封闭方式。例如,本领域技术人员可以将盖板2与烤盘1上的围板102一侧进行铰接,从而使盖板2能够围绕围板102的一侧进行翻转,实现盖板2对于容纳空间103的封闭的打开。本领域技术人员也可以直接将盖板2放置于容纳空间103的开口处,实现对容纳空间103开口的封闭,当需要对容纳空间103进行打开时,本领域技术人员直接将盖板2移开,实现对容纳空间103的打开。
进一步地,参见图1和图2,支撑结构设置为层板3,层板3与箱体连接,烤盘1设置于层板3上,层板3上开设有通孔301,散热孔104与通孔301之间相互连通。通过将烤盘1置于层板3上,能够同时对多个烤盘1进行烘烤,即对多个烤盘1内的芯片进行烘烤,增加了一次烘烤芯片的数量。设置通孔301与散热孔104连通,使得箱体内的热量经过通过和散热孔104进入到烤盘1内部,与芯片进行充分接触,进一步提高对芯片的烘烤效率。
进一步地,参见图1和图2,层板3也设置为铝制层板3,能够加快热传导,提高对芯片的烘烤效率。层板3为长方体板状结构,层板3与箱体之间进行连接,实现对烤盘1的支撑。在本申请中,对于层板3与箱体之间的连接方式不加限定,本领域技术人员可根据实际情况自行设置。例如,层板3与箱体之间可设置为固定连接,层板3通过焊接的方式与箱体实现连接。可选地,本领域技术人员可在箱体内侧壁上设置滑槽,层板3与滑槽之间为插接配合,当层板3与滑槽实现插接后,本领域技术人员可通过锁紧件将层板3锁紧在箱体上,实现层板3与箱体之间的稳定连接,对烤盘1进行稳定支撑。
进一步地,参见图1和图2,层板3的承载面积可设置为烤盘1底板101面积的整数倍,使得多个烤盘1能够同时置于层板3上,实现对多个烤盘1内的芯片进行同时烘烤,提高芯片的烘烤效率。
进一步地,参见图1和图2,盖板2背离底板101的一侧设置有第一把手201,围板102朝向容纳空间103外部的侧面设置有第二把手105。第一把手201与第二把手105的设置便于操作人员对盖板2和烤盘1进行操作。
进一步地,参见图1和图2,第一把手201设置在盖板2的中部,第二把手105设有两个并且分别设置在围板102相互远离的两侧。在实际操作过程中,操作人员对于盖板2大都是直接提起的方式进行操作,将第一把手201设置在盖板2中部更加便于操作人员的操作。对于烤盘1的操作大都是对烤盘1进行端放的操作,第二把手105设置在围板102相互远离的两侧同样更加便于操作人员的操作。
显然,本实用新型的上述实施例仅仅是为了清楚说明本实用新型所作的举例,而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型权利要求的保护范围之内。

Claims (10)

1.一种芯片烘烤装置,其特征在于,包括箱体,所述箱体内设有加热组件、支撑结构和烤盘(1),所述支撑结构与所述箱体连接,用于支撑所述烤盘(1),所述烤盘(1)用于承载芯片,所述加热组件用于提供热量以对所述烤盘(1)内的芯片进行烘烤,所述烤盘(1)朝向所述芯片的一侧设有ESD层。
2.根据权利要求1所述的芯片烘烤装置,其特征在于,所述ESD层的静电电阻阻值范围为105欧姆至109欧姆。
3.根据权利要求1所述的芯片烘烤装置,其特征在于,所述烤盘(1)包括底板(101)和围板(102),所述底板(101)和所述围板(102)形成一个有开口的容纳空间(103),所述容纳空间(103)用于容纳所述芯片;所述底板(101)和所述围板(102)朝向所述容纳空间(103)内部的一侧均设置有所述ESD层。
4.根据权利要求3所述的芯片烘烤装置,其特征在于,所述底板(101)和/或所述围板(102)上开设有散热孔(104)。
5.根据权利要求4所述的芯片烘烤装置,其特征在于,所述散热孔(104)的开孔面积不大于芯片的截面面积。
6.根据权利要求4所述的烘烤装置,其特征在于,所述支撑结构包括层板(3),所述层板(3)与所述箱体连接,所述烤盘(1)设于所述层板(3)上,所述层板(3)开设有通孔(301),所述散热孔与所述通孔(301)连通。
7.根据权利要求3所述的芯片烘烤装置,其特征在于,所述烤盘(1)上设置有盖板(2),所述盖板(2)能够将所述容纳空间(103)开口进行封闭。
8.根据权利要求7所述的芯片烘烤装置,其特征在于,所述盖板(2)朝向所述底板(101)的一侧设置有所述ESD层。
9.根据权利要求1-8任一项所述的芯片烘烤装置,其特征在于,所述烤盘(1)为铝制烤盘。
10.根据权利要求9所述的芯片烘烤装置,其特征在于,所述ESD层为铝制烤盘表面形成的硬质氧化铝层。
CN202321409697.9U 2023-06-05 2023-06-05 一种芯片烘烤装置 Active CN220085983U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202321409697.9U CN220085983U (zh) 2023-06-05 2023-06-05 一种芯片烘烤装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202321409697.9U CN220085983U (zh) 2023-06-05 2023-06-05 一种芯片烘烤装置

Publications (1)

Publication Number Publication Date
CN220085983U true CN220085983U (zh) 2023-11-24

Family

ID=88825595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321409697.9U Active CN220085983U (zh) 2023-06-05 2023-06-05 一种芯片烘烤装置

Country Status (1)

Country Link
CN (1) CN220085983U (zh)

Similar Documents

Publication Publication Date Title
US11232963B2 (en) Substrate processing apparatus and method
US20210074969A1 (en) Methods and systems for battery pack thermal management
KR101476474B1 (ko) 전기에너지 저장 어셈블리용 모듈
AU2019218311B2 (en) Heat-insulation device and electronic product
US6989991B2 (en) Thermal management system and method for electronic equipment mounted on coldplates
EP2672563A1 (en) Battery housing structure
CN107731650B (zh) 反应腔室以及半导体加工设备
US20190273288A1 (en) Cooling for battery-integrated power electronics system
CN220085983U (zh) 一种芯片烘烤装置
US20220338369A1 (en) Heat dissipation apparatus, circuit board assembly, and electronic device
CN105845848A (zh) 动力电池顶盖
CN208903844U (zh) 一种易散热电容器
CN214469728U (zh) 一种导热夹具及干燥箱
CN209104577U (zh) 一种连体三相触头盒
JPH11204703A (ja) 半導体モジュール
CN101930820A (zh) 一种一体化直接水冷式阻尼电阻器
US10177354B2 (en) Energy storage device having improved thermal performance
CN114464410A (zh) 一种配电系统用油浸式变压器
CN114094613A (zh) 一种低压配网分布式储能装置
KR101378771B1 (ko) 반도체 웨이퍼의 어닐링장치
EP3050748B1 (en) Apparatus for accomodating beverage for vehicle
CN212660442U (zh) 一种通讯设备用防水密封结构
CN220984779U (zh) 电池包
CN217656905U (zh) 一种多功能散热微波电源
CN218482309U (zh) 一种高散热性能的电池包

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant