CN220023504U - 一种显示基板及显示装置 - Google Patents

Abstract

一种显示基板及显示装置，涉及但不限于显示领域，显示基板包括孔区、围绕孔区的过渡区，以及围绕过渡区的显示区；过渡区设置有围绕孔区的隔离结构，隔离结构包括至少一个隔离槽；显示基板包括基底，隔离槽包括凹槽和设于凹槽的远离基底一侧的挡沿；在垂直于基底的方向上，过渡区包括沿远离基底方向依次叠设的第一结构层和第二结构层，第一结构层包括阻挡层，凹槽贯穿第二结构层并暴露出阻挡层的至少部分表面，挡沿设于第二结构层的远离基底的表面上，且挡沿的一部分沿平行于基底的方向延伸并凸出于凹槽的侧壁。通过设置的隔离结构可以将蒸镀在过渡区的有机发光功能膜层隔断，防止外界水汽和氧气从孔区经有机发光功能膜层侵入显示区。

Description

一种显示基板及显示装置

技术领域

本公开涉及但不限于显示技术领域，具体涉及一种显示基板及显示装置。

背景技术

随着智能手机朝着全面屏的方向快速发展，屏占比要求越来越高，打孔屏的市场需求增加，针对该需求的半导体封装技术也不断发展。目前，薄膜封装(TFE)是有机发光二极管(OLED)显示屏的常用封装技术，由于TFE的封装可靠性要求，在TFE层边缘下方不允许存在蒸镀的发光功能膜层，否则切割后，水汽、氧等会通过切割的断面的有机蒸镀膜层渗透进OLED显示屏内部，影响OLED显示屏封装的可靠性。因此，如何提高薄膜封装在OLED显示屏内开孔位置处的封装可靠性，成为亟待解决的问题。

实用新型内容

本公开实施例提供一种显示基板，包括孔区、围绕所述孔区的过渡区，以及围绕所述过渡区的显示区；所述过渡区设置有围绕所述孔区的隔离结构，所述隔离结构包括至少一个隔离槽；

所述显示基板包括基底，所述隔离槽包括凹槽和设于所述凹槽的远离所述基底一侧的挡沿；在垂直于所述基底的方向上，所述过渡区包括沿远离所述基底方向依次叠设的第一结构层和第二结构层，所述第一结构层包括阻挡层，所述凹槽贯穿所述第二结构层并暴露出所述阻挡层的至少部分表面，所述挡沿设于所述第二结构层的远离所述基底的表面上，且所述挡沿的一部分沿平行于所述基底的方向延伸并凸出于所述凹槽的侧壁。

本公开实施例还提供一种显示装置，包括所述的显示基板。

本公开实施例的显示基板，通过在过渡区设置围绕孔区的隔离结构，可以将蒸镀在过渡区的有机发光功能膜层隔断，从而可以防止外界水汽和氧气从孔区经有机发光功能膜层侵入显示区，保证封装可靠性。此外，通过在隔离槽的底部设置阻挡层，可以在刻蚀形成所述凹槽的过程中有助于控制形成的所述凹槽的结构形貌，提高隔离槽的隔断效果。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一些示例性实施例的显示基板的平面结构示意图；

图2a为在一些示例性实施例中图1中的A-A剖面结构示意图；

图2b为在另一些示例性实施例中图1中的A-A剖面结构示意图；

图2c为在又一些示例性实施例中图1中的A-A剖面结构示意图；

图3为在又一些示例性实施例中图1中的A-A剖面结构示意图；

图4为在又一些示例性实施例中图1中的A-A剖面结构示意图；

图5为在又一些示例性实施例中图1中的A-A剖面结构示意图；

图6为在又一些示例性实施例中图1中的A-A剖面结构示意图；

图7a为一些示例性实施例的显示基板在形成第二层间绝缘层后的结构示意图；

图7b为一些示例性实施例的显示基板在形成第一源漏金属层后的结构示意图；

图7c为一些示例性实施例的显示基板在形成第一平坦层后的结构示意图；

图7d为一些示例性实施例的显示基板在形成第二源漏金属层后的结构示意图；

图7e为一些示例性实施例的显示基板在形成像素界定层后的结构示意图；

图7f为一些示例性实施例的显示基板在将填充层去除后的结构示意图；

图8a为一些示例性实施例的显示基板在形成第三栅绝缘层后的结构示意图；

图8b为一些示例性实施例的显示基板在形成第三栅金属层后的结构示意图；

图8c为一些示例性实施例的显示基板在形成第二层间绝缘层后的结构示意图；

图8d为一些示例性实施例的显示基板在形成第一源漏金属层后的结构示意图；

图8e为一些示例性实施例的显示基板在形成第一平坦层后的结构示意图；

图8f为一些示例性实施例的显示基板在形成第二源漏金属层后的结构示意图；

图8g为一些示例性实施例的显示基板在形成第一电极后的结构示意图；

图8h为一些示例性实施例的显示基板在形成像素界定层后的结构示意图；

图8i为一些示例性实施例的显示基板在将填充层去除后的结构示意图；

图9a为一些示例性实施例的显示基板在形成第二层间绝缘层后的结构示意图；

图9b为一些示例性实施例的显示基板在形成第一源漏金属层后的结构示意图；

图9c为一些示例性实施例的显示基板在形成第一平坦层后的结构示意图；

图9d为一些示例性实施例的显示基板在形成第二源漏金属层后的结构示意图；

图9e为一些示例性实施例的显示基板在形成第一电极后的结构示意图；

图9f为一些示例性实施例的显示基板在形成像素界定层后的结构示意图；

图9g为一些示例性实施例的显示基板在将填充层去除后的结构示意图。

附图标记：10、基底，20、驱动结构层，21、第一缓冲层，22、第一栅绝缘层，23、第二栅绝缘层，24、第一层间绝缘层，25、第三栅绝缘层，26、第二层间绝缘层，27、第一平坦层，28、第二平坦层，30、发光结构层，31、第一电极，32、像素界定层，33、发光功能层，34、第二电极层，40、封装结构层，41、第一封装层，42、第二封装层，43、第三封装层，50、隔离结构，51、隔离槽，52、隔离柱，60、隔离坝，71、第一隔离层，72、挡墙，73、第二隔离层，81、第一凹槽，82、第二凹槽，83、第三凹槽，84、第一金属环，85、第二金属环，86、第一挡沿，87、第二挡沿，91、第一凸环，92、第二凸环，100、显示区，200、孔区，201、第一晶体管，202、第二晶体管，203、存储电容，204、连接电极，261、第一子层，262、第二子层，271、填充层，300、过渡区，511、凹槽，512、挡沿，513、阻挡层，514、凸环，521、第一隔离部，522、第二隔离部，523、柱基，2011、第一有源层，2012、第一栅电极，2013、第一源电极，2014、第一漏电极，2021、第二有源层，2022、第二栅电极，2023、第二源电极，2024、第二漏电极，2031、第一极板，2032、第二极板。

具体实施方式

本领域的普通技术人员应当理解，可以对本公开实施例的技术方案进行修改或者等同替换，而不脱离本公开实施例技术方案的精神和范围，均应涵盖在本公开的权利要求范围当中。

如图1、图2a和图2b所示，图1为一些示例性实施例的显示基板的平面结构示意图，图2a为在一些示例性实施例中图1中的A-A剖面结构示意图，图2b为在另一些示例性实施例中图1中的A-A剖面结构示意图，显示基板包括孔区200、围绕孔区200的过渡区300，以及围绕过渡区300的显示区100。

示例性地，所述显示区100包括依次叠设于基底10上的驱动结构层20、发光结构层30和封装结构层40。

所述驱动结构层20包括多个像素驱动电路，像素驱动电路包括多个晶体管(T)和存储电容203(C)，图2a示意了一个第一晶体管201。像素驱动电路可以采用3T1C、4T1C、5T1C、5T2C、6T1C或7T1C等结构，本公开对此不作限制。

所述发光结构层30包括多个发光元件，发光元件可以为OLED(有机发光二极管)或QLED(量子点发光二极管)器件。所述发光元件包括沿远离基底10方向依次叠设的第一电极31、发光功能层33和第二电极层34。发光功能层33包括有机发光层，还可以包括位于第一电极31和有机发光层之间的空穴注入层、空穴传输层和电子阻挡层中的任一个或多个膜层，以及位于第二电极层34和有机发光层之间的电子注入层、电子传输层和空穴阻挡层中的任一个或多个膜层。发光元件的第一电极31与像素驱动电路连接，发光元件在像素驱动电路的驱动下发光。在垂直于基底10的方向上，发光结构层30包括依次设置的第一电极层、像素界定层32、发光功能层33和第二电极层34；第一电极层包括多个第一电极31，像素界定层32设于多个第一电极31的远离基底10一侧并设有多个像素开口，像素开口暴露出第一电极31，发光功能层33和第二电极层34依次叠设于第一电极31的远离基底10一侧。

所述封装结构层40可以包括沿远离基底10方向依次叠设的第一封装层41、第二封装层42和第三封装层43。第一封装层41和第三封装层43的主要材料(膜层中成分最大的材料)为无机材料，可以包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOXNY)中的至少一种，第二封装层42的主要材料可以是有机材料，比如环氧树脂，这样有助于实现封装，避免水汽的侵蚀。第一封装层41和第三封装层43可以采用化学气相沉积(CVD)工艺形成，第二封装层42可以采用喷墨打印(IJP)工艺形成。

示例性地，所述过渡区300设置有围绕孔区200的隔离结构50，隔离结构50配置为隔断过渡区300的发光功能层33以及第二电极层34，以避免水氧从孔区200沿发光功能层33和第二电极层34向显示区100侵蚀，保护显示区100的发光功能层33和第二电极层34不受水氧侵蚀。所述隔离结构50可以包括至少一个隔离槽51(图2b示出)或/和至少一个隔离柱52(图2a示出)，所述隔离柱52和隔离槽51均围绕孔区200设置。所述隔离结构50的数量可以为一个或多个，本公开实施例对隔离结构50的数量不作限制。

所述过渡区300还可以设置有隔离坝60，隔离坝60围绕孔区200设置。在采用喷墨打印工艺形成封装结构层40的第二封装层42过程中，喷墨打印材料会发生溢流，隔离坝60可以起到防止喷墨打印材料溢流的作用。所述隔离坝60的远离基底10的表面高于隔离柱52的远离基底10的表面，隔离坝60的数目可以为一个或多个，本公开实施例对隔离坝60的数量不作限制。至少一个所述隔离结构50可以位于所述隔离坝60的朝向显示区100一侧或/和所述隔离坝60的朝向孔区200一侧。

在一些示例性实施例中，如图2a和图2b所示，在垂直于所述基底10的方向上，所述驱动结构层20可以包括沿远离所述基底10方向依次设置的第一缓冲层21、第一半导体层、第一栅绝缘层22、第一栅金属层、第二栅绝缘层23、第二栅金属层、第一层间绝缘层24、第一源漏金属层、第一平坦层27、第二源漏金属层和第二平坦层28；所述第一半导体层可以包括第一晶体管201的第一有源层2011，所述第一栅金属层可以包括第一晶体管201的第一栅电极2012和所述存储电容203的一个极板，所述第二栅金属层可以包括所述存储电容203的另一个极板，所述第一源漏金属层包括所述第一晶体管201的第一源电极2013和第一漏电极2014，所述第二源漏金属层包括与所述第一晶体管201的第一源电极2013或第一漏电极2014连接的连接电极204，所述连接电极204还与所述第一电极31连接。

本实施例的一些示例中，如图2a所示，所述隔离结构50可以包括至少一个隔离柱52，所述隔离柱52围绕孔区设置，所述隔离柱52可以包括沿远离所述基底10方向依次设置的第一隔离部521和第二隔离部522，在所述隔离柱52的朝向所述显示区100或/和所述孔区200一侧，所述第二隔离部522凸出于所述第一隔离部521设置。

所述第一隔离部521的材料可以为无机绝缘材料。所述第一隔离部521可以与所述第一层间绝缘层24同层设置，所述第一层间绝缘层24可以为单层结构或多层结构。比如，所述第一层间绝缘层24可以包括沿远离所述基底10方向依次叠设的氧化硅膜层和氮化硅膜层，则所述第一隔离部521包括沿远离所述基底10方向依次叠设的氧化硅膜层和氮化硅膜层，所述氮化硅膜层的厚度可以为0.5 um至1 um(微米)，比如可以为0.8um。

所述第二隔离部522的材料可以为金属材料。所述第二隔离部522可以与所述第一晶体管201的第一源电极2013和第一漏电极2014同层设置；或者，所述第二隔离部522可以与所述连接电极204同层设置；或者，所述第二隔离部522可以包括沿远离所述基底10方向依次叠设的第一子隔离部和第二子隔离部，所述第一子隔离部可以与所述第一晶体管201的第一源电极2013和第一漏电极2014同层设置，所述第二子隔离部可以与所述连接电极204同层设置。

本实施例中，可以将所述第一层间绝缘层24的厚度设计的较厚(比如，一些示例中可以将第一层间绝缘层24中的氮化硅膜层的厚度设计的较厚)，相应地，第一隔离部521的厚度较厚，这样有利于提高所述隔离柱52对发光功能层33和第二电极层34的隔断效果，避免被隔离柱52隔断后位于隔离柱52两侧的发光功能层33通过隔离柱52的具有导电功能的第二隔离部522连接成导电通路，从而避免由此产生的显示不良。

本文中，“A和B同层设置”是指，A的膜层和B的膜层来自于同一个薄膜，该薄膜可以是单层结构或多层复合结构，A的膜层和B的膜层可以相同或不同。“A和B同层设置”可以理解为，同一个薄膜经过同一次图案化工艺同时形成A和B，或者，同一个薄膜经过同一次图案化工艺同时形成A’和B’，对A’进行进一步地加工处理(比如刻蚀等)后得到A，对B’进行进一步地加工处理(比如刻蚀等)后得到B。

本实施例的一些示例中，如图2b所示，所述隔离结构50可以包括至少一个隔离槽51，所述隔离槽51围绕孔区设置，所述隔离槽51包括凹槽511和设于所述凹槽511的远离所述基底10一侧的挡沿512，在垂直于所述基底10的方向上，所述过渡区300包括沿远离所述基底10方向依次叠设的第一结构层和第二结构层，所述第一结构层包括阻挡层513，所述凹槽511贯穿所述第二结构层并暴露出所述阻挡层513的至少部分表面(远离基底10的表面)，所述挡沿512设于所述第二结构层的远离所述基底10的表面上，且所述挡沿512的一部分沿平行于所述基底10的方向延伸并凸出于所述凹槽511的侧壁。

所述阻挡层513可以与所述第一晶体管201的第一有源层2011(第一半导体层)同层设置。所述第二结构层可以包括叠设的多个无机绝缘层，比如可以包括沿远离所述基底10方向依次叠设的第一无机绝缘层、第二无机绝缘层和第三无机绝缘层，所述第一无机绝缘层与所述第一栅绝缘层22同层设置，所述第二无机绝缘层与所述第二栅绝缘层23同层设置，所述第三无机绝缘层与所述第一层间绝缘层24同层设置。

所述挡沿512可以与所述连接电极204同层设置。或者，所述挡沿512可以与第一源电极2013和第一漏电极2014同层设置。

所述挡沿512在基底10上的正投影可以包含所述阻挡层513的远离凹槽511的边缘在基底10上的正投影。或者，所述挡沿512在基底10上的正投影可以落入所述阻挡层513在基底10上的正投影之内。本实施例中对此不做限定。

本实施例中，通过在过渡区300设置围绕孔区200的隔离槽51，可以将蒸镀在过渡区300的有机发光功能膜层隔断，从而可以防止外界水汽和氧气从孔区200经有机发光功能膜层侵入显示区100，保证封装可靠性。此外，利用阻挡层513，可以在刻蚀形成所述凹槽511的过程中有助于控制形成的所述凹槽511的结构形貌，比如，凹槽511的侧壁的靠近阻挡层513的部分可以向远离凹槽511中心的方向更加凹陷，提高隔离槽51的隔断效果。

在一些示例性实施例中，如图2c所示，图2c为在又一些示例性实施例中图1中的A-A剖面结构示意图，所述隔离结构50可以包括多个隔离槽51(图2c中示意了三个隔离槽51)，所述隔离槽51围绕孔区设置，所述隔离槽51包括凹槽511和设于所述凹槽511的远离所述基底10一侧的挡沿512，在垂直于所述基底10的方向上，所述过渡区300包括沿远离所述基底10方向依次叠设的第一结构层和第二结构层，所述第一结构层包括阻挡层513，所述凹槽511贯穿所述第二结构层并暴露出所述阻挡层513的至少部分表面(远离基底10的表面)，所述挡沿512设于所述第二结构层的远离所述基底10的表面上，且所述挡沿512的一部分沿平行于所述基底10的方向延伸并凸出于所述凹槽511的侧壁。每个隔离槽51可以包括两个挡沿512，两个挡沿512分别位于凹槽511的两侧。

所述隔离结构50还可以包括至少一个隔离柱52；所述隔离柱52包括沿远离所述基底10方向依次设置的第一隔离部521和第二隔离部522，在所述隔离柱52的朝向所述显示区100或/和所述孔区200一侧，所述第二隔离部522凸出于所述第一隔离部521设置。

相邻的两个所述隔离槽51之间可以形成一个所述隔离柱52，所述挡沿512与所述第二隔离部522可以同层设置且同材料，相邻的两个所述凹槽511之间的所述第二结构层为所述第一隔离部521。一个所述隔离柱52的第二隔离部522可以作为相邻的两个所述隔离槽51的其中一个挡沿512。

相邻的两个所述阻挡层513可以不连接，所述第二隔离部522在所述基底10上的正投影的至少部分与相邻的两个所述阻挡层513在所述基底10上的正投影可以不交叠。

在其他实施方式中，至少两个相邻的所述阻挡层513可以连接为一体，连接为一体的至少两个相邻的所述阻挡层513在所述基底10上的正投影可以包含至少一个所述隔离柱52在所述基底10上的正投影。本实施方式中，可以将图2c中的多个阻挡层513连接为一体。

在一些示例性实施例中，如图3和图4所示，图3为在又一些示例性实施例中图1中的A-A剖面结构示意图，图4为在又一些示例性实施例中图1中的A-A剖面结构示意图，在垂直于所述基底10的方向上，所述驱动结构层20可以包括沿远离所述基底10方向依次设置的第一缓冲层21、第一半导体层、第一栅绝缘层22、第一栅金属层、第二栅绝缘层23、第二栅金属层、第一层间绝缘层24、第二半导体层、第三栅绝缘层25、第三栅金属层、第二层间绝缘层26、第一源漏金属层、第一平坦层27、第二源漏金属层和第二平坦层28；所述第一半导体层可以包括第一晶体管201的第一有源层2011，所述第一栅金属层可以包括第一晶体管201的第一栅电极2012和所述存储电容203的一个极板，所述第二栅金属层可以包括所述存储电容203的另一个极板，所述第二半导体层可以包括第二晶体管202的第二有源层2021，所述第三栅金属层可以包括所述第二晶体管202的第二栅电极2022，所述第一源漏金属层包括所述第一晶体管201的第一源电极2013和第一漏电极2014，以及所述第二晶体管202的第二源电极2023和第二漏电极2024，所述第二源漏金属层包括与所述第一晶体管201的第一源电极2013或第一漏电极2014连接的连接电极204，所述连接电极204还与所述第一电极31连接。

本实施例的一些示例中，所述显示基板可以为低温多晶氧化物(LTPO)显示基板，像素驱动电路的多个晶体管可以包括低温多晶硅(LTPS)薄膜晶体管和氧化物(Oxide)薄膜晶体管，氧化物薄膜晶体管可以为铟镓锌氧化物(IGZO)薄膜晶体管。所述第一晶体管201可以为低温多晶硅薄膜晶体管，第一有源层2011的材料为低温多晶硅，所述第二晶体管202可以为铟镓锌氧化物薄膜晶体管，第二有源层2021的材料为铟镓锌氧化物。在其他实施方式中，所述显示基板可以为低温多晶硅显示基板，显示基板的晶体管为低温多晶硅薄膜晶体管。本公开实施例对显示基板的类型及晶体管的类型不做限制。

在一些示例性实施例中，第一缓冲层21、第一栅绝缘层22、第二栅绝缘层23、第一层间绝缘层24、第三栅绝缘层25和第二层间绝缘层26可以为无机绝缘层，可以采用氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOXNY)中的任意一种或多种，可以是单层结构或多层复合结构。第一平坦层27和第二平坦层28可以为有机绝缘层，可以采用树脂材料。第一栅金属层、第二栅金属层、第三栅金属层、第一源漏金属层和第二源漏金属层的材料可以采用银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构或者多层复合结构，如Mo/Cu/Mo、Ti/Al/Ti等。第一半导体层和第二半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料。

在一些示例性实施例中，所述基底10可以是柔性基底或者可以是刚性基底。刚性基底可以为玻璃、石英等，柔性基底可以包括聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。

在一些示例性实施例中，所述第一源漏金属层可以包括沿远离所述基底方向依次设置的第一金属层、第二金属层和第三金属层，所述第一金属层和第三金属层可以为钛层，所述第二金属层可以为铝层。所述第二源漏金属层可以包括沿远离所述基底方向依次设置的第四金属层、第五金属层和第六金属层，所述第四金属层和第六金属层可以为钛层，所述第五金属层可以为铝层。在其他实施方式中，所述第一源漏金属层和所述第二源漏金属层可以为单层结构。

本实施例的一些示例中，如图3和图4所示，所述隔离结构50可以包括至少一个隔离槽51，所述隔离槽51围绕孔区设置，所述隔离槽51包括凹槽511和设于所述凹槽511的远离所述基底10一侧的挡沿512，在垂直于所述基底10的方向上，所述过渡区300包括沿远离所述基底10方向依次叠设的第一结构层和第二结构层，所述第一结构层包括阻挡层513，所述凹槽511贯穿所述第二结构层并暴露出所述阻挡层513的至少部分表面，所述挡沿512设于所述第二结构层的远离所述基底10的表面上，且所述挡沿512的一部分沿平行于所述基底10的方向延伸并凸出于所述凹槽511的侧壁。

示例性地，如图3所示，所述阻挡层513可以与所述第二晶体管202的第二有源层2021(第二半导体层)同层设置；所述第二结构层可以包括叠设的多个无机绝缘层，比如可以包括沿远离所述基底10方向依次叠设的第一无机绝缘层和第二无机绝缘层，所述第一无机绝缘层与所述第三栅绝缘层25同层设置，所述第二无机绝缘层与所述第二层间绝缘层26同层设置。所述挡沿512可以与所述连接电极204同层设置。

或者，如图4所示，所述阻挡层513可以与所述第一晶体管201的第一有源层2011(第一半导体层)同层设置；所述第二结构层可以包括叠设的多个无机绝缘层，比如可以包括沿远离所述基底10方向依次叠设的第一无机绝缘层、第二无机绝缘层、第三无机绝缘层、第四无机绝缘层和第五无机绝缘层，所述第一无机绝缘层与所述第一栅绝缘层22同层设置，所述第二无机绝缘层与所述第二栅绝缘层23同层设置，所述第三无机绝缘层与所述第一层间绝缘层24同层设置，所述第四无机绝缘层与所述第三栅绝缘层25同层设置，所述第五无机绝缘层与所述第二层间绝缘层26同层设置。所述挡沿512可以与所述连接电极204同层设置。

在其他实施方式中，所述阻挡层513可以与所述第一栅金属层、所述第二栅金属层或第三栅金属层同层设置；或者，所述阻挡层513可以为无机绝缘层，比如SiOx层。所述第二结构层可以包括叠设的多个无机绝缘层；所述挡沿512可以与所述连接电极204同层设置。

在一些示例性实施例中，如图5所示，图5为在又一些示例性实施例中图1中的A-A剖面结构示意图，所述隔离结构50可以包括至少一个隔离槽51，所述隔离槽51围绕孔区设置，所述隔离槽51包括凹槽511和设于所述凹槽511的远离所述基底10一侧的挡沿512，在垂直于所述基底10的方向上，所述过渡区300包括沿远离所述基底10方向依次叠设的第一结构层和第二结构层，所述第一结构层包括阻挡层513，所述凹槽511贯穿所述第二结构层并暴露出所述阻挡层513的至少部分表面，所述挡沿512设于所述第二结构层的远离所述基底10的表面上，且所述挡沿512的一部分沿平行于所述基底10的方向延伸并凸出于所述凹槽511的侧壁。

示例性地，如图5所示，所述凹槽511的侧壁上设有一个或多个凸环514，所述多个凸环514沿垂直于所述基底10的方向依次设置，所述凹槽511在相邻的所述凸环514之间形成沟槽，以及在所述挡沿512和所述凸环514之间形成沟槽。示例性地，所述凹槽511的侧壁上沿垂直于所述基底10的方向依次设置有第一凸环91和第二凸环92。本示例中，通过在所述凹槽511的侧壁上设置一个或多个凸环514，可以使得所述发光功能层33在至少一个凸环514位置处断开，可提高隔离槽51的隔断效果；此外，在后续沉积无机材料的封装层时，可以使封装材料在凹槽511的侧壁上能有更好的爬坡，封装地更致密，提高封装效果。

示例性地，如图5所示，所述挡沿512可以与所述连接电极204(第二源漏金属层)同层设置。所述挡沿512的膜层可以与所述连接电极204的膜层相同。第二源漏金属层可以为单层结构或多层结构，则，所述挡沿512和所述连接电极204可以为单层结构或多层结构。示例性地，所述第二源漏金属层可以包括沿远离所述基底10方向依次设置的第四金属层、第五金属层和第六金属层，所述第四金属层和第六金属层可以为钛层，所述第五金属层可以为铝层。则，所述挡沿512和所述连接电极204均包括沿远离所述基底10方向依次设置的第四金属层、第五金属层和第六金属层。在所述挡沿512的靠近所述凹槽511一侧，所述第五金属层可以相较于所述第四金属层和所述第六金属层内缩设置(即所述第四金属层和所述第六金属层相较于所述第五金属层凸出设置)。

示例性地，如图5所示，所述第二层间绝缘层26可以包括沿远离所述基底10方向依次设置的第一子层261和第二子层262，第一子层261的材料可以为氧化硅，第二子层262的材料可以为氮化硅。至少一个所述凸环514可以与所述第一子层261同层且同材料设置。

示例性地，如图5所示，所述阻挡层513可以与所述第二晶体管202的第二有源层2021同层设置。在其他实施方式中，所述阻挡层513可以与所述第一晶体管201的第一有源层2011、所述第一栅金属层、所述第二栅金属层或第三栅金属层同层设置。

示例性地，如图5所示，所述第二结构层可以包括至少一个无机绝缘层和至少一个金属层，所述第二结构层中的金属层可以与所述第三栅金属层同层设置。所述凸环514可以由所述第二结构层中的无机绝缘层形成。在其他实施方式中，所述第二结构层中的任一个金属层可以与所述第三栅金属层、所述第二栅金属层或所述第一栅金属层同层设置。

在一些示例性实施例中，如图6所示，图6为在又一些示例性实施例中图1中的A-A剖面结构示意图，所述隔离结构50可以包括至少一个隔离柱52，所述隔离柱52围绕孔区设置，所述隔离柱52可以包括沿远离所述基底10方向依次设置的第一隔离部521和第二隔离部522，在所述隔离柱52的朝向所述显示区100或/和所述孔区200一侧，所述第二隔离部522凸出于所述第一隔离部521设置。

示例性地，如图6所示，所述第一隔离部521和所述第二隔离部522的材料可以均为金属材料。所述第一隔离部521可以包括沿远离所述基底10方向依次设置的第一金属层、第二金属层和第三金属层，在所述隔离柱52的朝向所述显示区100或/和所述孔区200一侧，所述第二金属层相较于所述第一金属层和所述第三金属层内缩设置；或/和，所述第二隔离部522可以包括沿远离所述基底10方向依次设置的第四金属层、第五金属层和第六金属层，在所述隔离柱52的朝向所述显示区100或/和所述孔区200一侧，所述第五金属层相较于所述第四金属层和所述第六金属层内缩设置。相较于一些技术中隔离柱52仅包括第一隔离部521或第二隔离部522，本示例的隔离柱52，通过设置所述的第一隔离部521和所述的第二隔离部522可以提高隔离柱52的隔断效果，并且可以提升隔离柱52的强度。

所述第四金属层可以设置在所述第三金属层的远离所述基底10的表面上，在所述隔离柱52的朝向所述显示区100或/和所述孔区200一侧，所述第四金属层相较于所述第三金属层凸出设置。

所述第一隔离部521可以与所述第一源电极和所述第一漏电极(第一源漏金属层同层)同层设置，所述第二隔离部522可以与所述连接电极204(所述第二源漏金属层)同层设置。所述第一隔离部521的第一金属层和第三金属层可以为钛层，所述第二金属层可以为铝层，所述第二隔离部522的第四金属层和第六金属层可以为钛层，所述第五金属层可以为铝层。

示例性地，如图6所示，所述隔离柱52还可以包括设于所述第一隔离部521的朝向所述基底10一侧的柱基523，所述柱基523可以包括至少一个无机绝缘层。比如，所述柱基523可以包括叠设的多个无机绝缘层，或者，所述柱基523可以包括至少一个无机绝缘层和至少一个金属层，所述柱基523中的金属层可以被所述柱基523中的无机绝缘层包覆。

示例性地，如图6所示，所述过渡区300还设置有阻挡层513，所述隔离柱52设置在所述阻挡层513的远离所述基底10的表面上。所述阻挡层513可以与所述第一有源层2011、所述第一栅电极2012、所述存储电容203的任一个极板、所述第二有源层2021或所述第二栅电极2022同层设置。

示例性地，如图6所示，所述隔离结构50可以包括多个隔离柱52，相邻的两个所述隔离柱52之间形成一个所述隔离槽51。同理，所述隔离结构50可以包括多个隔离槽51；相邻的两个所述隔离槽51之间可以形成一个所述隔离柱52。

下面通过显示基板的制备过程进行示例性说明显示基板的结构。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在一些示例性实施例中，以图3示例的显示基板为例，示例性地，显示基板的制备过程可以包括如下操作：

(1)形成驱动结构层20，以及隔离槽51的膜层。

在基底10上依次沉积第一缓冲薄膜和第一半导体薄膜，通过图案化工艺对第一半导体薄膜进行图案化，形成覆盖基底10的第一缓冲层21，以及设置在第一缓冲层21上的第一半导体层图案，第一半导体层图案包括位于显示区100的多个第一有源层2011。本次图案化工艺后，过渡区300包括设于基底10上的第一缓冲层21。如图7a所示。

随后，依次沉积第一栅绝缘薄膜和第一栅金属薄膜，通过图案化工艺对第一栅金属薄膜进行图案化，形成覆盖第一半导体层图案的第一栅绝缘层22，以及设置在第一栅绝缘层22上的第一栅金属层图案，第一栅金属层图案包括位于显示区100的多个第一栅电极2012和多个第一极板2031。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21和第一栅绝缘层22。如图7a所示。

随后，依次沉积第二栅绝缘薄膜和第二栅金属薄膜，通过图案化工艺对第二栅金属薄膜进行图案化，形成覆盖第一栅金属层的第二栅绝缘层23，以及设置在第二栅绝缘层23上的第二栅金属层图案，第二栅金属层图案包括位于显示区100的多个第二极板2032。其中，多个第二极板2032与多个第一极板2031相对设置并形成多个存储电容203。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21、第一栅绝缘层22和第二栅绝缘层23。如图7a所示。

随后，沉积第一层间绝缘薄膜和第二半导体薄膜，通过图案化工艺对第二半导体薄膜进行图案化，形成覆盖第二栅金属层图案的第一层间绝缘层24，以及设置在第一层间绝缘层24上的第二半导体层图案，第二半导体层图案包括位于显示区100的多个第二有源层2021和位于过渡区300的阻挡层513。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21、第一栅绝缘层22、第二栅绝缘层23、第一层间绝缘层24，以及设于第一层间绝缘层24上的阻挡层513。如图7a所示。

随后，依次沉积第三栅绝缘薄膜和第三栅金属薄膜，通过图案化工艺对第三栅金属薄膜进行图案化，形成覆盖第二半导体层图案的第三栅绝缘层25，以及设置在第三栅绝缘层25上的第三栅金属层图案，第三栅金属层图案包括位于显示区100的多个第二栅电极2022。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21、第一栅绝缘层22、第二栅绝缘层23、第一层间绝缘层24、阻挡层513，以及覆盖阻挡层513的第三栅绝缘层25。如图7a所示。

随后，沉积第二层间绝缘薄膜，通过图案化工艺对第二层间绝缘薄膜进行图案化，形成覆盖第三栅金属层图案的第二层间绝缘层26图案。显示区100的第二层间绝缘层26设有多个第一过孔V1、多个第二过孔V2、多个第三过孔V3和多个第四过孔V4，多个第一过孔V1暴露出多个第一有源层2011的一端，多个第二过孔V2暴露出多个第一有源层2011的另一端，多个第三过孔V3暴露出多个第二有源层2021的一端，多个第四过孔V4暴露出多个第二有源层2021的另一端；过渡区300的第二层间绝缘层26设有贯穿第三栅绝缘层25并暴露出阻挡层513的凹槽511。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21、第一栅绝缘层22、第二栅绝缘层23、第一层间绝缘层24、阻挡层513、覆盖阻挡层513的第三栅绝缘层25，以及设于第三栅绝缘层25上的第二层间绝缘层26；过渡区300的第二层间绝缘层26设有贯穿第三栅绝缘层25并暴露出阻挡层513的凹槽511。如图7a所示。

随后，沉积第一源漏金属薄膜，通过图案化工艺对第一源漏金属薄膜进行图案化，在第二层间绝缘层26上形成第一源漏金属层图案，第一源漏金属层图案包括位于显示区100的多个第一源电极2013、多个第一漏电极2014、多个第二源电极2023和多个第二漏电极2024，第一源电极2013通过第一过孔V1与第一有源层2011的一端连接，第一漏电极2014通过第二过孔V2与第一有源层2011的另一端连接，第二源电极2023通过第三过孔V3与第二有源层2021的一端连接，第二漏电极2024通过第四过孔V4与第二有源层2021的另一端连接。显示区100的多个第一有源层2011、多个第一栅电极2012、多个第一源电极2013和多个第一漏电极2014形成多个第一晶体管201，多个第二有源层2021、多个第二栅电极2022、多个第二源电极2023和多个第二漏电极2024形成多个第二晶体管202。如图7b所示，图7b中以一个第一晶体管201和一个第二晶体管202进行示意。

其中，所述第一源漏金属层可以包括沿远离基底10方向依次叠设的第一金属层、第二金属层和第三金属层，比如，第一金属层和第三金属层可以为钛层，第二金属层可以为铝层。则，第一源电极2013、第一漏电极2014、第二源电极2023和第二漏电极2024均包括沿远离基底10方向依次叠设的第一金属层、第二金属层和第三金属层。

随后，涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成覆盖第一源漏金属层图案的第一平坦层27图案，第一平坦层27在显示区100设有第五过孔V5，第五过孔V5内的第一平坦层27被去除并暴露出第一源电极2013或第一漏电极2014的表面。第一平坦层27图案包括位于过渡区300并填充于所述凹槽511内的填充层271，填充层271可以将凹槽511填平。如图7c所示。

随后，沉积第二源漏金属薄膜，采用图案化工艺对第二源漏金属薄膜进行图案化，在第一平坦层27上形成第二源漏金属层图案，第二源漏金属层图案包括位于显示区100的多个阳极连接电极204和位于过渡区300的多个挡沿512。阳极连接电极204通过第五过孔V5与第一源电极2013或第一漏电极2014连接，多个挡沿512可以包括第一挡沿86和第二挡沿87，第一挡沿86位于凹槽511的朝向显示区100一侧的第二层间绝缘层26上且第一挡沿86的一部分位于填充层271上，第二挡沿87位于凹槽511的朝向孔区一侧的第二层间绝缘层26上且第二挡沿87的一部分位于填充层271上，第一挡沿86和第二挡沿87在平行于基底10方向上的距离小于凹槽511的槽口的宽度。如图7d所示。

其中，第二源漏金属层的膜层结构及材料可以与第一源漏金属层的膜层结构及材料相同，比如，所述第二源漏金属层可以包括沿远离基底10方向依次叠设的第四金属层、第五金属层和第六金属层，比如，第四金属层和第六金属层可以为钛层，第五金属层可以为铝层。

随后，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖显示区100的第二源漏金属层图案的第二平坦层28图案，第二平坦层28将过渡区300的多个挡沿512以及凹槽511内的填充层271露出，第二平坦层28形成有位于显示区100的多个第六过孔，第六过孔内的第二平坦层28被去除并暴露出阳极连接电极204的表面。如图7e所示。

至此，制备完成驱动结构层20，以及隔离槽51的膜层。

(2)形成发光结构层30。在示例性实施方式中，形成发光结构层30可以包括：

在形成前述图案的基底10上沉积第一电极31薄膜，通过图案化工艺对第一电极31薄膜进行图案化，形成第一电极层图案，第一电极层图案包括位于显示区100的多个第一电极31(阳极)，第一电极31通过第二平坦层28上的第六过孔与阳极连接电极204连接，从而第一电极31通过阳极连接电极204与第一源电极2013或第一漏电极2014连接。如图7e所示。

随后，在形成前述图案的基底10上涂覆像素界定薄膜，通过图案化工艺对像素界定薄膜进行图案化，形成像素界定层32图案，像素界定层32设置有多个像素开口，像素开口暴露出显示区100的第一电极31的表面。如图7e所示。

随后，采用刻蚀工艺，将所述凹槽511内的填充层271刻蚀去除。示例性地，可以采用氧气刻蚀。如图7f所示。

随后，在形成前述图案的基底10上，可以通过蒸镀工艺依次形成发光功能层33的多个膜层，发光功能层33可以包括沿远离基底10方向依次设置的空穴注入层、空穴传输层、电子阻挡层、有机发光层、空穴阻挡层、电子传输层和电子注入层。除有机发光层外，发光功能层33的其余膜层均可以为一体的整面结构，即，发光功能层33的其余膜层可以为不同颜色子像素的共通层，这些共通层在蒸镀的时候可以形成在显示区100和过渡区300。由于在过渡区300设置了隔离槽51，这些共通层会在隔离槽51处断开，阻断了水氧由孔区200经发光功能层33向显示区100传输的路径，可避免水氧侵蚀显示区100的发光功能层33。如图3所示。

随后，在形成前述图案的基底10上，通过蒸镀工艺形成第二电极(阴极)层，不同颜色子像素的第二电极层34是连接为一体结构的共通层，第二电极层34可以形成在显示区100和过渡区300。第二电极层34可以在隔离槽51处断开，阻断了水氧由孔区200经第二电极层34向显示区100传输的路径，可避免水氧侵蚀显示区100的第二电极层34。如图3所示。

至此，制备完成发光结构层30。

(3)形成封装结构层40。在示例性实施方式中，形成封装结构层40可以包括：

在形成前述图案的基底10上，先利用开放式掩模版采用沉积方式沉积第一封装薄膜，形成位于显示区100和过渡区300的第一封装层41。随后，利用开放式掩模版采用喷墨打印工艺打印第二封装材料，形成位于显示区100和过渡区300的第二封装层42，其中，过渡区300的隔离坝60可以阻挡喷墨打印过程中墨水溢流。随后，利用开放式掩模版采用沉积方式沉积第三封装薄膜，形成位于显示区100和过渡区300的第三封装层43。第一封装层41和第三封装层43的材料可以采用无机材料，第二封装层42的材料可以采用有机材料。如图3所示。

随后，可以在封装结构层40的远离基底10一侧依次形成触控结构层和彩膜层等膜层。

在另一些示例性实施例中，以图5示例的显示基板为例，示例性地，显示基板的制备过程可以包括如下操作：

(1)形成驱动结构层20，以及隔离槽51的膜层。

在基底10上依次沉积第一缓冲薄膜和第一半导体薄膜，通过图案化工艺对第一半导体薄膜进行图案化，形成覆盖基底10的第一缓冲层21，以及设置在第一缓冲层21上的第一半导体层图案，第一半导体层图案包括位于显示区100的多个第一有源层2011。本次图案化工艺后，过渡区300包括设于基底10上的第一缓冲层21。如图8a所示。

随后，依次沉积第一栅绝缘薄膜和第一栅金属薄膜，通过图案化工艺对第一栅金属薄膜进行图案化，形成覆盖第一半导体层图案的第一栅绝缘层22，以及设置在第一栅绝缘层22上的第一栅金属层图案，第一栅金属层图案包括位于显示区100的多个第一栅电极2012和多个第一极板2031。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21和第一栅绝缘层22。如图8a所示。

随后，依次沉积第二栅绝缘薄膜和第二栅金属薄膜，通过图案化工艺对第二栅金属薄膜进行图案化，形成覆盖第一栅金属层的第二栅绝缘层23，以及设置在第二栅绝缘层23上的第二栅金属层图案，第二栅金属层图案包括位于显示区100的多个第二极板2032。其中，多个第二极板2032与多个第一极板2031相对设置并形成多个存储电容203。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21、第一栅绝缘层22和第二栅绝缘层23。如图8a所示。

随后，沉积第一层间绝缘薄膜和第二半导体薄膜，通过图案化工艺对第二半导体薄膜进行图案化，形成覆盖第二栅金属层图案的第一层间绝缘层24，以及设置在第一层间绝缘层24上的第二半导体层图案，第二半导体层图案包括位于显示区100的多个第二有源层2021和位于过渡区300的阻挡层513。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21、第一栅绝缘层22、第二栅绝缘层23、第一层间绝缘层24，以及设于第一层间绝缘层24上的阻挡层513。如图8a所示。

随后，依次沉积第三栅绝缘薄膜，通过图案化工艺对第三栅绝缘薄膜进行图案化，形成覆盖第二半导体层图案的第三栅绝缘层25图案，过渡区300的第三栅绝缘层25设有围绕孔区200的第一凹槽81，第一凹槽81将阻挡层513至少部分地暴露出。如图8a所示。

随后，沉积第三栅金属薄膜，通过图案化工艺对第三栅金属薄膜进行图案化，形成位于第三栅绝缘层25上的第三栅金属层图案，第三栅金属层图案包括位于显示区100的多个第二栅电极2022，以及位于过渡区300的第一金属环84和第二金属环85，第一金属环84和第二金属环85分别位于第一凹槽81的靠近显示区100一侧和靠近孔区200一侧。第一金属环84和第二金属环85的靠近第一凹槽81的边缘相较于第一凹槽81的侧壁内缩设置，第三栅绝缘层25的凸出于第一金属环84的靠近第一凹槽81的边缘的部分形成一个第一凸环91，第三栅绝缘层25的凸出于第二金属环85的靠近第一凹槽81的边缘的部分形成另一个第一凸环91。第一金属环84和第二金属环85之间形成第二凹槽82。如图8b所示。

随后，沉积第二层间绝缘薄膜，通过图案化工艺对第二层间绝缘薄膜进行图案化，形成覆盖第三栅金属层图案的第二层间绝缘层26图案。第二层间绝缘层26可以包括沿远离基底10方向依次叠设的第一子层261和第二子层262，第一子层261的材料可以为氧化硅，第二子层262的材料可以为氮化硅。显示区100的第二层间绝缘层26设有多个第一过孔V1、多个第二过孔V2、多个第三过孔V3和多个第四过孔V4，多个第一过孔V1暴露出多个第一有源层2011的一端，多个第二过孔V2暴露出多个第一有源层2011的另一端，多个第三过孔V3暴露出多个第二有源层2021的一端，多个第四过孔V4暴露出多个第二有源层2021的另一端；过渡区300的第二层间绝缘层26设有暴露出第一凹槽81和第二凹槽82的第三凹槽83，在第三凹槽83的侧壁上第一子层261凸出于第二子层262设置(刻蚀过程中刻蚀液或刻蚀气体对第一子层261和第二子层262的选择比不同，由此可形成阶梯式的第三凹槽83的侧壁)，在第三凹槽83的靠近显示区100的侧壁上第一子层261的凸出于第二子层262的部分形成一个第二凸环92，在第三凹槽83的靠近孔区200的侧壁上第一子层261的凸出于第二子层262的部分形成另一个第二凸环92。两个第二凸环92还分别凸出于第一金属环84和第二金属环85设置。如图8c所示。

随后，沉积第一源漏金属薄膜，通过图案化工艺对第一源漏金属薄膜进行图案化，在第二层间绝缘层26上形成第一源漏金属层图案，第一源漏金属层图案包括位于显示区100的多个第一源电极2013、多个第一漏电极2014、多个第二源电极2023和多个第二漏电极2024，第一源电极2013通过第一过孔V1与第一有源层2011的一端连接，第一漏电极2014通过第二过孔V2与第一有源层2011的另一端连接，第二源电极2023通过第三过孔V3与第二有源层2021的一端连接，第二漏电极2024通过第四过孔V4与第二有源层2021的另一端连接。显示区100的多个第一有源层2011、多个第一栅电极2012、多个第一源电极2013和多个第一漏电极2014形成多个第一晶体管201，多个第二有源层2021、多个第二栅电极2022、多个第二源电极2023和多个第二漏电极2024形成多个第二晶体管202。如图8d所示，图8d中以一个第一晶体管201和一个第二晶体管202进行示意。

其中，所述第一源漏金属层可以包括沿远离基底10方向依次叠设的第一金属层、第二金属层和第三金属层，比如，第一金属层和第三金属层可以为钛层，第二金属层可以为铝层。则，第一源电极2013、第一漏电极2014、第二源电极2023和第二漏电极2024均包括沿远离基底10方向依次叠设的第一金属层、第二金属层和第三金属层。

随后，涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成覆盖第一源漏金属层图案的第一平坦层27图案，第一平坦层27在显示区100设有第五过孔V5，第五过孔V5内的第一平坦层27被去除并暴露出第一源电极2013或第一漏电极2014的表面。第一平坦层27图案包括位于过渡区300并填充于所述第三凹槽83、所述第二凹槽82和第一凹槽81内的填充层271，填充层271可以将第三凹槽83填平。如图8e所示。

随后，沉积第二源漏金属薄膜，采用图案化工艺对第二源漏金属薄膜进行图案化，在第一平坦层27上形成第二源漏金属层图案，第二源漏金属层图案包括位于显示区100的多个阳极连接电极204和位于过渡区300的第一挡沿86和第二挡沿87。阳极连接电极204通过第五过孔V5与第一源电极2013或第一漏电极2014连接。第一挡沿86和第二挡沿87分别位于第三凹槽83的靠近显示区100一侧和靠近孔区200一侧，第一挡沿86和第二挡沿87均一部分位于第二层间绝缘层26上且另一部分位于填充层271上。其中，第三凹槽83、第二凹槽82和第一凹槽81形成隔离槽51的所述凹槽511，第一挡沿86和第二挡沿87均部分地位于所述凹槽511的上方(即凹槽511的远离基底10一侧)。如图8f所示。

其中，第二源漏金属层的膜层结构及材料可以与第一源漏金属层的膜层结构及材料相同，比如，所述第二源漏金属层可以包括沿远离基底10方向依次叠设的第四金属层、第五金属层和第六金属层，比如，第四金属层和第六金属层可以为钛层，第五金属层可以为铝层。则，所述连接电极204、第一挡沿86和第二挡沿87均包括沿远离基底10方向依次叠设的第四金属层、第五金属层和第六金属层。如图8f所示。

随后，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖显示区100的第二源漏金属层图案的第二平坦层28图案，第二平坦层28形成有位于显示区100的多个第六过孔，第六过孔内的第二平坦层28被去除并暴露出阳极连接电极204的表面。如图8g所示。

至此，制备完成驱动结构层20，以及隔离槽51的膜层。

(2)形成发光结构层30。在示例性实施方式中，形成发光结构层30可以包括：

在形成前述图案的基底10上沉积第一电极31薄膜，通过图案化工艺对第一电极31薄膜进行图案化，形成第一电极层图案，第一电极层图案包括位于显示区100的多个第一电极31(阳极)，第一电极31通过第二平坦层28上的第六过孔与阳极连接电极204连接，从而第一电极31通过阳极连接电极204与第一源电极2013或第一漏电极2014连接。如图8g所示。

其中，在对第一电极31薄膜进行图案化过程(比如湿刻过程)中，第一挡沿86和第二挡沿87的第五金属层可以同时被侧向刻蚀，使得在第一挡沿86和第二挡沿87的靠近隔离槽51的所述凹槽511一侧，第一挡沿86和第二挡沿87的第五金属层相较于第四金属层和第六金属层内缩(即第四金属层和第六金属层相较于第五金属层凸出)一部分，如图8g所示。在其他实施方式中，可以在前述对第二平坦薄膜进行图案化过程(比如显影过程)中，同时使第一挡沿86和第二挡沿87的第五金属层被侧向刻蚀，使得在第一挡沿86和第二挡沿87的靠近隔离槽51的所述凹槽511一侧，第一挡沿86和第二挡沿87的第五金属层相较于第四金属层和第六金属层内缩一部分。

随后，在形成前述图案的基底10上涂覆像素界定薄膜，通过图案化工艺对像素界定薄膜进行图案化，形成像素界定层32图案，像素界定层32设置有多个像素开口，像素开口暴露出显示区100的第一电极31的表面。如图8h所示。

随后，采用刻蚀工艺(干刻或湿刻，比如利用氧气刻蚀)，将隔离槽51的所述凹槽511内的填充层271刻蚀去除。如图8i所示。至此，形成所述隔离槽51结构。

随后，在形成前述图案的基底10上，可以通过蒸镀工艺依次形成发光功能层33的多个膜层，发光功能层33可以包括沿远离基底10方向依次设置的空穴注入层、空穴传输层、电子阻挡层、有机发光层、空穴阻挡层、电子传输层和电子注入层。除有机发光层外，发光功能层33的其余膜层均可以为一体的整面结构，即，发光功能层33的其余膜层可以为不同颜色子像素的共通层，这些共通层在蒸镀的时候可以形成在显示区100和过渡区300。由于在过渡区300设置了隔离槽51，这些共通层会在隔离槽51处断开，阻断了水氧由孔区200经发光功能层33向显示区100传输的路径，可避免水氧侵蚀显示区100的发光功能层33。如图5所示。

随后，在形成前述图案的基底10上，通过蒸镀工艺形成第二电极(阴极)层，不同颜色子像素的第二电极层34是连接为一体结构的共通层，第二电极层34可以形成在显示区100和过渡区300。第二电极层34可以在隔离槽51处断开，阻断了水氧由孔区200经第二电极层34向显示区100传输的路径，可避免水氧侵蚀显示区100的第二电极层34。如图5所示。

至此，制备完成发光结构层30。

(3)形成封装结构层40。在示例性实施方式中，形成封装结构层40可以包括：

在形成前述图案的基底10上，先利用开放式掩模版采用沉积方式沉积第一封装薄膜，形成位于显示区100和过渡区300的第一封装层41。随后，利用开放式掩模版采用喷墨打印工艺打印第二封装材料，形成位于显示区100和过渡区300的第二封装层42，其中，过渡区300的隔离坝60可以阻挡喷墨打印过程中墨水溢流。随后，利用开放式掩模版采用沉积方式沉积第三封装薄膜，形成位于显示区100和过渡区300的第三封装层43。第一封装层41和第三封装层43的材料可以采用无机材料，第二封装层42的材料可以采用有机材料。如图5所示。

随后，可以在封装结构层40的远离基底10一侧依次形成触控结构层和彩膜层等膜层。

基于图3和图5示例的显示基板的制备方法，本公开实施例还提供一种制备图3和图5示例的显示基板的方法，包括：

在所述过渡区的基底上依次形成第一结构层和第二结构层，所述第一结构层包括阻挡层，所述第二结构层设有凹槽，所述凹槽贯穿所述第二结构层并暴露出所述阻挡层的至少部分表面；

在所述凹槽内形成填充层，所述填充层将所述凹槽填平；

在所述第二结构层的远离所述基底的表面上形成挡沿，所述挡沿的一部分沿平行于所述基底的方向延伸至所述填充层的远离所述基底的表面上；

将所述填充层去除。

在一些示例性实施例中，所述挡沿包括沿远离所述基底方向依次叠设的第四金属层、第五金属层和第六金属层，所述方法还包括，对所述挡沿的所述第五金属层进行刻蚀，使得在所述挡沿的靠近所述凹槽一侧，所述第五金属层相较于所述第四金属层和所述第六金属层内缩设置。

在又一些示例性实施例中，以图6示例的显示基板为例，示例性地，显示基板的制备过程可以包括如下操作：

(1)形成驱动结构层20，以及隔离柱52的膜层。

在基底10上依次沉积第一缓冲薄膜和第一半导体薄膜，通过图案化工艺对第一半导体薄膜进行图案化，形成覆盖基底10的第一缓冲层21，以及设置在第一缓冲层21上的第一半导体层图案，第一半导体层图案包括位于显示区100的多个第一有源层2011。本次图案化工艺后，过渡区300包括设于基底10上的第一缓冲层21。如图9a所示。

随后，依次沉积第一栅绝缘薄膜和第一栅金属薄膜，通过图案化工艺对第一栅金属薄膜进行图案化，形成覆盖第一半导体层图案的第一栅绝缘层22，以及设置在第一栅绝缘层22上的第一栅金属层图案，第一栅金属层图案包括位于显示区100的多个第一栅电极2012和多个第一极板2031。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21和第一栅绝缘层22。如图9a所示。

随后，依次沉积第二栅绝缘薄膜和第二栅金属薄膜，通过图案化工艺对第二栅金属薄膜进行图案化，形成覆盖第一栅金属层的第二栅绝缘层23，以及设置在第二栅绝缘层23上的第二栅金属层图案，第二栅金属层图案包括位于显示区100的多个第二极板2032。其中，多个第二极板2032与多个第一极板2031相对设置并形成多个存储电容203。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21、第一栅绝缘层22和第二栅绝缘层23。如图9a所示。

随后，沉积第一层间绝缘薄膜和第二半导体薄膜，通过图案化工艺对第二半导体薄膜进行图案化，形成覆盖第二栅金属层图案的第一层间绝缘层24，以及设置在第一层间绝缘层24上的第二半导体层图案，第二半导体层图案包括位于显示区100的多个第二有源层2021和位于过渡区300的阻挡层513。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21、第一栅绝缘层22、第二栅绝缘层23、第一层间绝缘层24，以及设于第一层间绝缘层24上的阻挡层513。如图9a所示。

随后，依次沉积第三栅绝缘薄膜和第三栅金属薄膜，通过图案化工艺对第三栅金属薄膜进行图案化，形成覆盖第二半导体层图案的第三栅绝缘层25，以及设置在第三栅绝缘层25上的第三栅金属层图案，第三栅金属层图案包括位于显示区100的多个第二栅电极2022。本次图案化工艺后，过渡区300包括依次叠设于基底10上的第一缓冲层21、第一栅绝缘层22、第二栅绝缘层23、第一层间绝缘层24、阻挡层513，以及覆盖阻挡层513的第三栅绝缘层25。如图9a所示。

随后，沉积第二层间绝缘薄膜，通过图案化工艺对第二层间绝缘薄膜进行图案化，形成覆盖第三栅金属层图案的第二层间绝缘层26图案。显示区100的第二层间绝缘层26设有多个第一过孔V1、多个第二过孔V2、多个第三过孔V3和多个第四过孔V4，多个第一过孔V1暴露出多个第一有源层2011的一端，多个第二过孔V2暴露出多个第一有源层2011的另一端，多个第三过孔V3暴露出多个第二有源层2021的一端，多个第四过孔V4暴露出多个第二有源层2021的另一端；过渡区300的第二层间绝缘层26设有多个贯穿第三栅绝缘层25并暴露出阻挡层513的凹槽，相邻的凹槽之间形成位于阻挡层513上的隔离柱52的柱基523，柱基523包括叠设的第三栅绝缘层25和第二层间绝缘层26。如图9a所示。

随后，沉积第一源漏金属薄膜，通过图案化工艺对第一源漏金属薄膜进行图案化，在第二层间绝缘层26上形成第一源漏金属层图案，第一源漏金属层图案包括位于显示区100的多个第一源电极2013、多个第一漏电极2014、多个第二源电极2023和多个第二漏电极2024，以及位于过渡区300的柱基523上的第一隔离层71和位于第二层间绝缘层26上的挡墙72，挡墙72的靠近凹槽的侧面与凹槽的侧面可以平齐。第一源电极2013通过第一过孔V1与第一有源层2011的一端连接，第一漏电极2014通过第二过孔V2与第一有源层2011的另一端连接，第二源电极2023通过第三过孔V3与第二有源层2021的一端连接，第二漏电极2024通过第四过孔V4与第二有源层2021的另一端连接。显示区100的多个第一有源层2011、多个第一栅电极2012、多个第一源电极2013和多个第一漏电极2014形成多个第一晶体管201，多个第二有源层2021、多个第二栅电极2022、多个第二源电极2023和多个第二漏电极2024形成多个第二晶体管202。如图9b所示，图9b中以一个第一晶体管201和一个第二晶体管202进行示意。

其中，所述第一源漏金属层可以包括沿远离基底10方向依次叠设的第一金属层、第二金属层和第三金属层，比如，第一金属层和第三金属层可以为钛层，第二金属层可以为铝层。则，第一源电极2013、第一漏电极2014、第二源电极2023、第二漏电极2024、第一隔离层71和挡墙72均包括沿远离基底10方向依次叠设的第一金属层、第二金属层和第三金属层。

随后，涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成覆盖显示区100的第一源漏金属层图案的第一平坦层27图案，第一平坦层27在显示区100设有第五过孔V5，第五过孔V5内的第一平坦层27被去除并暴露出第一源电极2013或第一漏电极2014的表面。第一平坦层27图案包括位于过渡区300并填充于所述凹槽内的填充层271，填充层271可以将凹槽填平，填充层271的远离基底10的表面可以与第一隔离层71和挡墙72的远离基底10的表面平齐。如图9c所示。

随后，沉积第二源漏金属薄膜，采用图案化工艺对第二源漏金属薄膜进行图案化，在第一平坦层27上形成第二源漏金属层图案，第二源漏金属层图案包括位于显示区100的多个阳极连接电极204和位于过渡区300的第一隔离层71上的第二隔离层73。阳极连接电极204通过第五过孔V5与第一源电极2013或第一漏电极2014连接，第二隔离层73还部分地位于填充层271上，第二隔离层73的朝向显示区100或/和孔区200的侧面凸出于第一隔离层71的相应侧面。如图9d所示。

其中，第二源漏金属层的膜层结构及材料可以与第一源漏金属层的膜层结构及材料相同，比如，所述第二源漏金属层可以包括沿远离基底10方向依次叠设的第四金属层、第五金属层和第六金属层，比如，第四金属层和第六金属层可以为钛层，第五金属层可以为铝层。则，阳极连接电极204和第二隔离层73均包括沿远离基底10方向依次叠设的第四金属层、第五金属层和第六金属层。

随后，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖显示区100的第二源漏金属层图案的第二平坦层28图案，第二平坦层28形成有位于显示区100的多个第六过孔，第六过孔内的第二平坦层28被去除并暴露出阳极连接电极204的表面。如图9e所示。

至此，制备完成驱动结构层20，以及隔离柱52的膜层。

(2)形成发光结构层30。在示例性实施方式中，形成发光结构层30可以包括：

在形成前述图案的基底10上沉积第一电极31薄膜，通过图案化工艺对第一电极31薄膜进行图案化，形成第一电极层图案，第一电极层图案包括位于显示区100的多个第一电极31(阳极)，第一电极31通过第二平坦层28上的第六过孔与阳极连接电极204连接，从而第一电极31通过阳极连接电极204与第一源电极2013或第一漏电极2014连接。

其中，在对第一电极31薄膜进行图案化过程(比如湿刻过程)中，第二隔离层73的第五金属层可以同时被侧向刻蚀，使得在第二隔离层73的朝向显示区100和孔区200一侧，第二隔离层73的第五金属层相较于第四金属层和第六金属层内缩一部分，如图9e所示。在其他实施方式中，可以在前述对第二平坦薄膜进行图案化过程(比如显影过程)中，同时使第二隔离层73的第五金属层被侧向刻蚀，使得在第二隔离层73的朝向显示区100和孔区200一侧，第二隔离层73的第五金属层相较于第四金属层和第六金属层内缩一部分。

随后，在形成前述图案的基底10上涂覆像素界定薄膜，通过图案化工艺对像素界定薄膜进行图案化，形成像素界定层32图案，像素界定层32设置有多个像素开口，像素开口暴露出显示区100的第一电极31的表面。如图9f所示。

随后，采用刻蚀工艺(干刻或湿刻，比如可采用氧气为刻蚀气体)，将所述凹槽内的填充层271刻蚀去除，同时，使第二隔离层73的第五金属层和第一隔离层71的第二金属层均被侧向刻蚀一部分，使得在第二隔离层73和第一隔离层71的朝向显示区100和孔区200一侧，第二隔离层73的第五金属层相较于第四金属层和第六金属层内缩一部分，第一隔离层71的第二金属层相较于第一金属层和第三金属层内缩一部分，从而使得第一隔离层71成为隔离柱52的第一隔离部521，第二隔离层73成为隔离柱52的第二隔离部522。柱基523、第一隔离部521和第二隔离部522形成隔离柱52。如图9g所示。

随后，在形成前述图案的基底10上，可以通过蒸镀工艺依次形成发光功能层33的多个膜层，发光功能层33可以包括沿远离基底10方向依次设置的空穴注入层、空穴传输层、电子阻挡层、有机发光层、空穴阻挡层、电子传输层和电子注入层。除有机发光层外，发光功能层33的其余膜层均可以为一体的整面结构，即，发光功能层33的其余膜层可以为不同颜色子像素的共通层，这些共通层在蒸镀的时候可以形成在显示区100和过渡区300。由于在过渡区300设置了隔离柱52，这些共通层会在隔离柱52处断开，阻断了水氧由孔区200经发光功能层33向显示区100传输的路径，可避免水氧侵蚀显示区100的发光功能层33。如图6所示。

随后，在形成前述图案的基底10上，通过蒸镀工艺形成第二电极(阴极)层，不同颜色子像素的第二电极层34是连接为一体结构的共通层，第二电极层34可以形成在显示区100和过渡区300。第二电极层34可以在隔离柱52处断开，阻断了水氧由孔区200经第二电极层34向显示区100传输的路径，可避免水氧侵蚀显示区100的第二电极层34。如图6所示。

至此，制备完成发光结构层30。

(3)形成封装结构层40。在示例性实施方式中，形成封装结构层40可以包括：

在形成前述图案的基底10上，先利用开放式掩模版采用沉积方式沉积第一封装薄膜，形成位于显示区100和过渡区300的第一封装层41。随后，利用开放式掩模版采用喷墨打印工艺打印第二封装材料，形成位于显示区100和过渡区300的第二封装层42，其中，过渡区300的隔离坝60可以阻挡喷墨打印过程中墨水溢流。随后，利用开放式掩模版采用沉积方式沉积第三封装薄膜，形成位于显示区100和过渡区300的第三封装层43。第一封装层41和第三封装层43的材料可以采用无机材料，第二封装层42的材料可以采用有机材料。如图6所示。

随后，可以在封装结构层40的远离基底10一侧依次形成触控结构层和彩膜层等膜层。

本公开实施例还提供一种显示装置，包括前文任一实施例所述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

在附图中，有时为了明确起见，夸大表示了构成要素的大小、层的厚度或区域。因此，本公开的实施方式并不一定限定于该尺寸，附图中每个部件的形状和大小不反映真实比例。此外，附图示意性地示出了一些例子，本公开的实施方式不局限于附图所示的形状或数值。

在本文描述中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，包括85°以上且95°以下的角度的状态。

在本文描述中，术语“上”、“下”、“左”、“右”、“顶”、“内”、“外”、“轴向”、“四角”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开实施例的简化描述，而不是指示或暗示所指的结构具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。

在本文描述中，除非另有明确的规定和限定，术语“连接”、“固定连接”、“安装”、“装配”应做广义理解，例如，可以是固定连接，或是可拆卸连接，或一体地连接；术语“安装”、“连接”、“固定连接”可以是直接相连，或通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开实施例中的含义。

Claims (15)

1.一种显示基板，其特征在于，包括孔区、围绕所述孔区的过渡区，以及围绕所述过渡区的显示区；所述过渡区设置有围绕所述孔区的隔离结构，所述隔离结构包括至少一个隔离槽；

所述显示基板包括基底，所述隔离槽包括凹槽和设于所述凹槽的远离所述基底一侧的挡沿；在垂直于所述基底的方向上，所述过渡区包括沿远离所述基底方向依次叠设的第一结构层和第二结构层，所述第一结构层包括阻挡层，所述凹槽贯穿所述第二结构层并暴露出所述阻挡层的至少部分表面，所述挡沿设于所述第二结构层的远离所述基底的表面上，且所述挡沿的一部分沿平行于所述基底的方向延伸并凸出于所述凹槽的侧壁。

2.如权利要求1所述的显示基板，其特征在于，所述挡沿包括沿远离所述基底方向依次设置的第四金属层、第五金属层和第六金属层，在所述挡沿的靠近所述凹槽一侧，所述第五金属层相较于所述第四金属层和所述第六金属层内缩设置。

3.如权利要求1所述的显示基板，其特征在于，所述显示区包括依次叠设于所述基底上的驱动结构层和发光结构层，所述驱动结构层包括像素驱动电路，所述像素驱动电路包括多个晶体管和存储电容，所述发光结构层包括多个发光元件，所述发光元件包括沿远离所述基底方向依次叠设的第一电极、发光功能层和第二电极层；

在垂直于所述基底的方向上，所述驱动结构层包括沿远离所述基底方向依次设置的第一源漏金属层、第一平坦层、第二源漏金属层和第二平坦层；所述第一源漏金属层包括第一晶体管的第一源电极和第一漏电极，所述第二源漏金属层包括与所述第一源电极或所述第一漏电极连接的连接电极，所述连接电极还与所述第一电极连接；

所述挡沿与所述连接电极同层设置，或者，所述挡沿与所述第一源电极和所述第一漏电极同层设置。

4.如权利要求3所述的显示基板，其特征在于，在垂直于所述基底的方向上，所述驱动结构层还包括设于所述第一源漏金属层的靠近所述基底一侧的第一半导体层、第一栅金属层和第二栅金属层；所述第一半导体层包括所述第一晶体管的第一有源层，所述第一栅金属层包括所述第一晶体管的第一栅电极和所述存储电容的一个极板，所述第二栅金属层包括所述存储电容的另一个极板；

所述阻挡层与所述第一有源层、所述第一栅金属层或所述第二栅金属层同层设置。

5.如权利要求3所述的显示基板，其特征在于，在垂直于所述基底的方向上，所述驱动结构层还包括设于所述第一源漏金属层的靠近所述基底一侧的第一半导体层、第一栅金属层、第二栅金属层、第二半导体层和第三栅金属层；所述第一半导体层包括所述第一晶体管的第一有源层，所述第一栅金属层包括所述第一晶体管的第一栅电极和所述存储电容的一个极板，所述第二栅金属层包括所述存储电容的另一个极板，所述第二半导体层包括第二晶体管的第二有源层，所述第三栅金属层包括所述第二晶体管的第二栅电极；所述第一源漏金属层还包括所述第二晶体管的第二源电极和第二漏电极；

所述阻挡层与所述第一有源层、所述第一栅金属层、所述第二栅金属层、所述第二有源层和所述第三栅金属层中的任一个膜层同层设置。

6.如权利要求1所述的显示基板，其特征在于，所述第二结构层包括叠设的多个无机绝缘层，或者，所述第二结构层包括至少一个无机绝缘层和至少一个金属层。

7.如权利要求6所述的显示基板，其特征在于，所述凹槽的侧壁上设有一个或多个凸环，所述多个凸环沿垂直于所述基底的方向依次设置，所述凸环由所述无机绝缘层形成。

8.如权利要求3所述的显示基板，其特征在于，所述隔离结构还包括至少一个隔离柱；所述隔离柱包括沿远离所述基底方向依次设置的第一隔离部和第二隔离部，在所述隔离柱的朝向所述显示区或/和所述孔区一侧，所述第二隔离部凸出于所述第一隔离部设置；

所述第一隔离部的材料为无机绝缘材料，所述第二隔离部的材料为金属材料；所述第二隔离部与所述第一源电极和所述第一漏电极同层设置；或者，所述第二隔离部与所述连接电极同层设置；或者，所述第二隔离部包括沿远离所述基底方向依次叠设的第一子隔离部和第二子隔离部，所述第一子隔离部与所述第一源电极和所述第一漏电极同层设置，所述第二子隔离部与所述连接电极同层设置。

9.如权利要求8所述的显示基板，其特征在于，相邻的两个所述隔离槽之间形成一个所述隔离柱，所述挡沿与所述第二隔离部同层设置且同材料，相邻的两个所述凹槽之间的所述第二结构层为所述第一隔离部。

10.如权利要求9所述的显示基板，其特征在于，相邻的两个所述阻挡层不连接，所述第二隔离部在所述基底上的正投影的至少部分与相邻的两个所述阻挡层在所述基底上的正投影不交叠。

11.如权利要求9所述的显示基板，其特征在于，至少两个相邻的所述阻挡层连接为一体，连接为一体的至少两个相邻的所述阻挡层在所述基底上的正投影包含至少一个所述隔离柱在所述基底上的正投影。

12.如权利要求3所述的显示基板，其特征在于，所述隔离结构还包括至少一个隔离柱；所述隔离柱包括沿远离所述基底方向依次设置的第一隔离部和第二隔离部，在所述隔离柱的朝向所述显示区或/和所述孔区一侧，所述第二隔离部凸出于所述第一隔离部设置；

所述第一隔离部和所述第二隔离部的材料均为金属材料，所述第一隔离部与所述第一源电极和所述第一漏电极同层设置，所述第二隔离部与所述连接电极同层设置；

所述隔离柱还包括设于所述第一隔离部的朝向所述基底一侧的柱基，所述柱基包括至少一个无机绝缘层。

13.如权利要求12所述的显示基板，其特征在于，所述第一隔离部包括沿远离所述基底方向依次设置的第一金属层、第二金属层和第三金属层，在所述隔离柱的朝向所述显示区或/和所述孔区一侧，所述第二金属层相较于所述第一金属层和所述第三金属层内缩设置；

或/和，所述第二隔离部包括沿远离所述基底方向依次设置的第四金属层、第五金属层和第六金属层，在所述隔离柱的朝向所述显示区或/和所述孔区一侧，所述第五金属层相较于所述第四金属层和所述第六金属层内缩设置。

14.如权利要求8所述的显示基板，其特征在于，所述第一隔离部包括沿远离所述基底方向依次叠设的氧化硅膜层和氮化硅膜层，所述氮化硅膜层的厚度为0.5um至1um。

15.一种显示装置，其特征在于，包括权利要求1至14任一项所述的显示基板。