CN219957778U - 基于开尔文结构的芯片测试装置及设备 - Google Patents
基于开尔文结构的芯片测试装置及设备 Download PDFInfo
- Publication number
- CN219957778U CN219957778U CN202321021877.XU CN202321021877U CN219957778U CN 219957778 U CN219957778 U CN 219957778U CN 202321021877 U CN202321021877 U CN 202321021877U CN 219957778 U CN219957778 U CN 219957778U
- Authority
- CN
- China
- Prior art keywords
- wire
- output
- terminal
- detection
- checking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 97
- 238000001514 detection method Methods 0.000 claims abstract description 42
- 238000012795 verification Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002847 impedance measurement Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
Abstract
本实用新型公开了一种基于开尔文结构的芯片测试装置,其包括:测试座和测试模块;测试模块设置有第一输出端、第一校验端和第一检测端,第一输出端与第一导线的第一端连接,第一导线的第二端与测试座的第一连接端连接,第一输出端用于向第一连接端输出信号;第一校验端与第二导线的第一端连接,第二导线的第二端与第一导线的第二端连接,第一校验端用于采集第一导线的第二端的信号,测试模块用于根据第一校验端的采集信息来调整第一输出端输出的信号;第一检测端通过第三导线与第二导线的第二端连接,第一检测端用于检测第一校验端采集的信号。本实用新型基于开尔文结构的芯片测试装置能够提高第一输出端输出的信号的准确性。
Description
技术领域
本实用新型涉及一种芯片测试技术领域,尤其涉及一种基于开尔文结构的芯片测试装置及设备。
背景技术
在对高精度芯片进行测试时,一般会使用开尔文四线检测结构(Kelvin Four-terminal sensing)来进行板卡布线以消除过程走线的电阻阻抗,以更精确地对测试信号进行测量,满足高精度的测试要求。
开尔文结构是一种电阻抗测量技术,最关键的优点是分离的对载电流电极Force端以及电压检测电极Sense端,能够消除了布线和接触电阻的阻抗。测试模块通过开尔文结构与芯片连接,测试模块通过Force端给芯片电压电流信号,Force端和sense端在芯片管脚端短接,如果Force端给的电压电流信号在线路中损耗了,sense端能够检测电压电流信号并进行反馈,以使测试模块通过Force端补偿损耗的电压电流以消除布线的阻抗,直至芯片管脚端达到需要的电压电流。
但是如果Sense端在测试过程中断开了与Force端的连接,而检测不到Force端电压了,那么测试模块则会通过Force端持续地补偿(达到钳位),进而导致开尔文结构失效,Force端输出的信号严重偏离设定值,准确性低。现有的开尔文结构由于未对Sense端进行监控并设置防呆卡控,容易导致进行高精准需求的芯片测试时出现重大异常。
实用新型内容
本实用新型的目的是提供一种基于开尔文结构的芯片测试装置,能够检测Sense端是否正常连接,保证测试装置合理地调整输出的信号,有效地提高输出信号的准确性。
本实用新型的另一目的是提供一种基于开尔文结构的芯片测试设备,其中的芯片测试装置能够检测Sense端是否正常连接,保证测试装置合理地调整输出的信号,有效地提高输出信号的准确性。
为了实现上述目的,本实用新型公开了一种基于开尔文结构的芯片测试装置,其包括:测试座和测试模块,所述测试座包括第一连接端,所述测试座用于安装芯片;所述测试模块设置有第一输出端、第一校验端和第一检测端,所述第一输出端与第一导线的第一端连接,所述第一导线的第二端与所述第一连接端连接,所述第一输出端用于向所述第一连接端输出信号;所述第一校验端与第二导线的第一端连接,所述第二导线的第二端与所述第一导线的第二端连接,所述第一校验端用于采集所述第一导线的第二端的信号,所述测试模块用于根据所述第一校验端的采集信息来调整所述第一输出端输出的信号;所述第一检测端通过第三导线与所述第二导线的第二端连接,所述第一检测端用于检测所述第一校验端采集的信号。
可选地,所述测试座还包括第二连接端,所述测试模块还设置有第二输出端、第二校验端和第二检测端,所述第二输出端与第四导线的第一端连接,所述第四导线的第二端与所述第二连接端连接,所述第二输出端用于向所述第二连接端输出信号;所述第二校验端与第五导线的第一端连接,所述第五导线的第二端与所述第四导线的第二端连接,所述第二校验端用于采集所述第四导线的第二端的信号,所述测试模块用于根据所述第一校验端和所述第二校验端的采集信息来调整所述第一输出端输出的信号;所述第二检测端通过第六导线与所述第五导线的第二端连接,所述第二检测端用于检测所述第二校验端采集的信号。
可选地,利用所述第一检测端进行检测时,所述第一输出端用于向所述第一连接端输出1V电压信号,所述第二输出端用于向所述第二连接端输出0V电压信号。
可选地,利用所述第二检测端进行检测时,所述第二输出端用于向所述第二连接端输出1V电压信号。
可选地,所述第一连接端与所述芯片的VS端连接;所述第二连接端与所述芯片的GND端连接。
为了实现上述另一目的,本实用新型公开了一种基于开尔文结构的芯片测试设备,其包括:如前所述的基于开尔文结构的芯片测试装置。
本实用新型包括测试座和测试模块,测试模块的第一输出端通过第一导线向测试座的第一连接端输出信号,第一校验端通过第二导线与第一导线的第二端连接以采集第一导线的第二端的信号,第一检测端通过第三导线与第二导线的第二端连接以检测第一校验端采集的信号,进而以此判断第一校验端是否与第一导线的第二端之间保存连接,有效地避免在测试时第一校验端无法正常地采集第一导线的第二端的信号,保证测试模块能够依据第一校验端的采集信息来合理调整第一输出端输出的信号,有利于提高第一输出端输出的信号的准确性。
附图说明
图1为本实用新型实施例基于开尔文结构的芯片测试装置的结构示意图。
具体实施方式
为详细说明本实用新型的技术内容、构造特征、所实现目的及效果,以下结合实施方式并配合附图详予说明。
请参阅图1,本实用新型公开了一种基于开尔文结构的芯片测试装置100,其包括:测试座101和测试模块102,测试座101包括第一连接端1,测试座101用于安装芯片200;测试模块102设置有第一输出端3、第一校验端4和第一检测端5,第一输出端3与第一导线30的第一端连接,第一导线30的第二端与第一连接端1连接,第一输出端3用于向第一连接端1输出信号;第一校验端4与第二导线40的第一端连接,第二导线40的第二端与第一导线30的第二端连接,第一校验端4用于采集第一导线30的第二端的信号,测试模块102用于根据第一校验端4的采集信息来调整第一输出端3输出的信号;第一检测端5通过第三导线50与第二导线40的第二端连接,第一检测端5用于检测第一校验端4采集的信号。
本实用新型包括测试座101和测试模块102,测试模块102的第一输出端3通过第一导线30向测试座101的第一连接端1输出信号,第一校验端4通过第二导线40与第一导线30的第二端连接以采集第一导线30的第二端的信号,第一检测端5通过第三导线与第二导线40的第二端连接以检测第一校验端4采集的信号,进而以此判断第一校验端4是否与第一导线30的第二端之间保存连接,有效地避免在测试时第一校验端4无法正常地采集第一导线30的第二端的信号,保证测试模块102能够依据第一校验端4的采集信息来合理调整第一输出端3输出的信号,有利于提高第一输出端3输出的信号的准确性。
具体地,在本实施例中,在对芯片200进行测试前,测试模块102控制第一输出端3向第一连接端1输出1V电压信号,然后通过第一检测端5检测第二导线40的第二端的电压信号以判断第一校验端4是否与第一输出端3连接;若第一检测端5能够检测到1V的电压信号,那么则表示第一校验端4与第一导线30的第二端之间正常连接,第二校验端能够采集到第一输出端3输出的信号;但是若第一检测端5只从第二导线40的第二端检测到12mV的电压信号,则表示第一校验端4与第一导线30的第二端之间的连接是断开的,那么测试模块102便会卡控第一输出端3,不再继续对芯片200进行测试。
参阅图1,测试座101还包括第二连接端2,测试模块102还设置有第二输出端6、第二校验端7和第二检测端8,第二输出端6与第四导线60的第一端连接,第四导线60的第二端与第二连接端2连接,第二输出端6用于向第二连接端2输出信号;第二校验端7与第五导线70的第一端连接,第五导线70的第二端与第四导线60的第二端连接,第二校验端7用于采集第四导线60的第二端的信号,测试模块102用于根据第一校验端4和第二校验端7的采集信息来调整第一输出端3输出的信号;第二检测端8通过第六导线80与第五导线70的第二端连接,第二检测端8用于检测第二校验端7采集的信号,以此判断第二校验端7是否能够正常地采集第四导线60的第二端的信号,有效地提高第一输出端3输出的信号的准确性,避免开尔文结构失效导致测试模块102无法合理地调整第一输出端3输出的信号。
可选地,在本实施例中,利用第一检测端5进行检测第一校验端4是否正常连接时,第一输出端3向第一连接端1输出1V电压信号,而第二输出端6则向第二连接端2输出0V电压信号,但不限于此;而利用第二检测端8进行检测第二校验端7是否正常连接时,第二输出端6向第二连接端2输出1V电压信号,而第一输出端3不向第一连接端1输出信号。具体地,在检测完成并开始测试时,第二输出端6始终保持向第二连接端2输出0V电压信号,而第一输出端3则向第一连接端1输出对应的符合测试要求的电压信号。
具体地,在本实施例中,在对芯片200进行测试前,测试模块102控制第二输出端6输出1V电压信号,然后通过第二检测端8检测第五导线70的第二端的电压信号以判断第二校验端7是否与第二输出端6连接;若第二检测端8能够检测到1V的电压信号,那么则表示第二校验端7与第四导线60的第二端之间正常连接,第二校验端7能够采集到第二输出端6输出的信号;但是若第二检测端8只从第五导线70的第二端检测到12mV的电压信号,则表示第二校验端7与第四导线60的第二端之间的连接是断开的,那么测试模块102便会卡控第一输出端3和第二输出端6,不再继续对芯片200进行测试。
参阅图1,第一连接端1与芯片200的VS端连接;第二连接端2与芯片200的GND端连接。上述第一检测端5和第二检测端8的设置有利于提高第一输出端3输出至第一连接端1的信号的准确性。
具体地,在本实施例中,测试模块102在芯片200测试前先利用第一检测端5对第一校验端4的连接进行检测以及利用第二检测端8对第二校验端7的连接进行检测,保证在测试时第一校验端4和第二校验端7能够正常地采集第一导线30和第四导线60的信号,以协助测试模块102及时调整第一输出端3输出的信号,提高输出信号的准确性,但不限于此,在一些实施例中,还可以只设置第一检测端5并且在对芯片200测试过程中时刻检测第一校验端4采集的信号。
举例而言,当需要输出1V电压信号至第一连接端1时,第一检测端5的卡控范围设置在0.9965V~1.004V之间,如果第一校验端4与第一导线30的第二端之间断开而无法正常采集第一输出端3输出的信号,那么第一检测端5采集到的电压信号便会低于卡控范围;而如果第二校验端7与第四导线60的第二端之间断开而无法正常采集第二输出端6输出的信号,测试模块102便会持续地调整第一输出端3的输出,那么第一检测端5采集到的电压信号就会超出卡控范围;当第一检测端5采集到的信号不在卡控范围内时,测试模块102便会控制不再继续对芯片200进行测试,并提醒操作人员对第一校验端4和第二校验端7的连接情况进行检查和维修。
参阅图1,本实用新型还公开了一种基于开尔文结构的芯片测试设备,其包括:如前所述的基于开尔文结构的芯片测试装置100。
具体地,在本实施例中,芯片测试设备设置有多个芯片测试装置100,进而实现多芯片200同时测试,但不限于此,
以上所揭露的仅为本实用新型的优选实施例而已,当然不能以此来限定本实用新型之权利范围,因此依本实用新型申请专利范围所作的等同变化,仍属本实用新型所涵盖的范围。
Claims (6)
1.一种基于开尔文结构的芯片测试装置,其特征在于,包括:
测试座,所述测试座包括第一连接端,所述测试座用于安装芯片;
测试模块,所述测试模块设置有第一输出端、第一校验端和第一检测端,
所述第一输出端与第一导线的第一端连接,所述第一导线的第二端与所述第一连接端连接,所述第一输出端用于向所述第一连接端输出信号;
所述第一校验端与第二导线的第一端连接,所述第二导线的第二端与所述第一导线的第二端连接,所述第一校验端用于采集所述第一导线的第二端的信号,所述测试模块用于根据所述第一校验端的采集信息来调整所述第一输出端输出的信号;
所述第一检测端通过第三导线与所述第二导线的第二端连接,所述第一检测端用于检测所述第一校验端采集的信号。
2.根据权利要求1所述的基于开尔文结构的芯片测试装置,其特征在于,所述测试座还包括第二连接端,所述测试模块还设置有第二输出端、第二校验端和第二检测端,
所述第二输出端与第四导线的第一端连接,所述第四导线的第二端与所述第二连接端连接,所述第二输出端用于向所述第二连接端输出信号;
所述第二校验端与第五导线的第一端连接,所述第五导线的第二端与所述第四导线的第二端连接,所述第二校验端用于采集所述第四导线的第二端的信号,所述测试模块用于根据所述第一校验端和所述第二校验端的采集信息来调整所述第一输出端输出的信号;
所述第二检测端通过第六导线与所述第五导线的第二端连接,所述第二检测端用于检测所述第二校验端采集的信号。
3.根据权利要求2所述的基于开尔文结构的芯片测试装置,其特征在于,利用所述第一检测端进行检测时,所述第一输出端用于向所述第一连接端输出1V电压信号,所述第二输出端用于向所述第二连接端输出0V电压信号。
4.根据权利要求2所述的基于开尔文结构的芯片测试装置,其特征在于,利用所述第二检测端进行检测时,所述第二输出端用于向所述第二连接端输出1V电压信号。
5.根据权利要求2所述的基于开尔文结构的芯片测试装置,其特征在于,所述第一连接端与所述芯片的VS端连接;所述第二连接端与所述芯片的GND端连接。
6.一种基于开尔文结构的芯片测试设备,其特征在于,包括:
如权利要求1至5任一项所述的基于开尔文结构的芯片测试装置,所述芯片测试装置包括多个所述测试座。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321021877.XU CN219957778U (zh) | 2023-04-28 | 2023-04-28 | 基于开尔文结构的芯片测试装置及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321021877.XU CN219957778U (zh) | 2023-04-28 | 2023-04-28 | 基于开尔文结构的芯片测试装置及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219957778U true CN219957778U (zh) | 2023-11-03 |
Family
ID=88551287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321021877.XU Active CN219957778U (zh) | 2023-04-28 | 2023-04-28 | 基于开尔文结构的芯片测试装置及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219957778U (zh) |
-
2023
- 2023-04-28 CN CN202321021877.XU patent/CN219957778U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7129729B2 (en) | Socket connection test modules and methods of using the same | |
CN1083577C (zh) | 处理器接触检测装置和测试集成电路装置的方法 | |
CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
US20100153054A1 (en) | Test apparatus and diagnosis method | |
CN103888885B (zh) | 一种微型麦克风电容测试方法 | |
CN114062840A (zh) | 用于ate测试机接口板卡连接器导通的测试装置和测试方法 | |
TWI383160B (zh) | 電性連接瑕疵偵測系統及方法 | |
CN219957778U (zh) | 基于开尔文结构的芯片测试装置及设备 | |
CN116699475B (zh) | 基于源表的远端采样接触检测系统、方法及源表装置 | |
US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
CN113064041B (zh) | 场效应晶体管的导通电阻测量方法及测量装置 | |
TW201525477A (zh) | 檢測系統的校正與運作方法 | |
CN102116818B (zh) | 电性连接瑕疵侦测系统及方法 | |
CN208568941U (zh) | 一种用于检测蓄电池焊点导通的装置 | |
CN115290951A (zh) | 一种用于新能源汽车电池管理系统的高耐压检流分流器 | |
CN215493906U (zh) | 一种用于ipm模块高温工作寿命试验的老化板 | |
CN114487905A (zh) | 一种线缆连接线连接状态及精度的测试装置和测试方法 | |
CN209247969U (zh) | 接插板和晶圆测试设备 | |
CN106841991A (zh) | 一种针模与电路板的对位检测方法、装置和对位系统 | |
CN218099323U (zh) | 探针卡及半导体测试装置 | |
CN220795398U (zh) | 一种到位检测模块 | |
US20020060563A1 (en) | Electronic device and manufacturing method thereof | |
CN220340385U (zh) | 一种直流放电法电池内阻测试仪检测装置 | |
CN220357140U (zh) | 一种半导体器件测试用工装 | |
CN219496611U (zh) | 恒压源性能测试装置及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |