CN219936657U - 像素电路 - Google Patents

Abstract

本实用新型实施例公开了一种像素电路，通过设置像素电路包括特性改善模块，特性改善模块响应第一控制信号和第二控制信号，在特性改善阶段将第一设定电压或第二设定电压传输至驱动晶体管的第一极和第二极，其中特性改善阶段为发光阶段的前一工作阶段。本实用新型实施例的技术方案，可以使得刷新频率切换前后的各帧内，进入发光阶段之前驱动晶体管的偏置状态相同，进而有利于改善驱动晶体管的瞬态特性，使得进行刷新频率切换时发光模块的亮度不会发生突变。并且使得低频显示的写入帧和保持帧，进入发光阶段之前驱动晶体管的偏置状态相同，发光模块的亮度不会发生突变，进而有利于改善切频和低频闪烁的问题，提高画面显示质量。

Description

像素电路

技术领域

本实用新型实施例涉及显示技术领域，尤其涉及一种像素电路。

背景技术

随着显示技术的发展，用户对显示画面的显示质量的要求也越来越高。

现有技术中，显示面板包括多种显示模式，不同显示模式下显示面板的刷新频率不同，例如显示静态图片模式下刷新频率为1Hz，而游戏模式或视频放映的模式下刷新频率为120Hz。

然而，现有技术中存在显示面板进行不同刷新频率的切换时，显示面板画面显示质量差的问题。

实用新型内容

本实用新型提供一种像素电路，以实现提高不同刷新频率切换时的画面显示质量。

本实用新型实施例提供了一种像素电路，包括：数据写入模块、驱动晶体管、特性改善模块、发光控制模块和发光模块；

数据写入模块用于在数据写入阶段向驱动晶体管的栅极写入数据电压；

发光控制模块、驱动晶体管和发光模块串联连接在第一电源输入端和第二电源输入端之间，发光控制模块用于控制驱动晶体管的第一极和第一电源输入端之间的连通状态，和/或用于控制驱动晶体管的第二极和第二电源输入端之间的连通状态；驱动晶体管用于在发光阶段向发光模块输出驱动电流；

特性改善模块包括第一控制端、第二控制端、第一设定电压输入端、第二设定电压输入端、第一输出端和第二输出端；第一输出端与驱动晶体管的第一极电连接，第二输出端与驱动晶体管的第二极电连接；特性改善模块用于响应第一控制端输入的第一控制信号和第二控制端输入的第二控制信号，在特性改善阶段将第一设定电压或第二设定电压传输至驱动晶体管的第一极和第二极；其中，第一设定电压由第一设定电压输入端输入，第二设定电压由第二设定电压输入端输入；

其中，一帧内，特性改善阶段为发光阶段的前一工作阶段。

可选的，特性改善模块包括第一特性改善单元和第二特性改善单元；

第一特性改善单元的控制端作为第一控制端，第一特性改善单元的第一端与第一设定电压输入端电连接，第一特性改善单元的第二端与第一输出端电连接；第一特性改善单元用于根据第一控制信号控制第一设定电压输入端与第一输出端之间的连通状态；

第二特性改善单元的控制端作为第二控制端，第二特性改善单元的第一端与第二设定电压输入端电连接，第二特性改善单元的第二端与第二输出端电连接；第二特性改善单元用于根据第二控制信号控制第二设定电压输入端与第二输出端之间的连通状态。

可选的，至少在特性改善阶段，第一设定电压和第二设定电压均为固定电压；驱动晶体管为P型晶体管；

第一设定电压大于第二设定电压；第一特性改善单元用于在特性改善阶段，响应第一控制信号导通以将第一设定电压传输至驱动晶体管的第一极和第二极；第二特性改善单元用于在特性改善阶段，响应第二控制信号导通或截止；

或者，第一设定电压小于第二设定电压，第二特性改善单元用于在特性改善阶段，响应第二控制信号导通以将第二设定电压传输至驱动晶体管的第一极和第二极；第一特性改善单元用于在特性改善阶段，响应第一控制信号导通或截止。

可选的，像素电路还包括补偿模块，补偿模块的控制端接入补偿控制信号，补偿模块连接在驱动晶体管的第二极和栅极之间；补偿模块用于在写入帧的初始化阶段和数据写入阶段导通，并在数据写入阶段对驱动晶体管的阈值电压进行补偿；

第二特性改善单元还用于在初始化阶段，响应第二控制信号导通，以将第二设定电压通过补偿模块传输至驱动晶体管的栅极，以对驱动晶体管的栅极进行初始化。

可选的，像素电路还包括第一存储模块和第二存储模块；第一存储模块连接在驱动晶体管的栅极和第一电源输入端之间，第二存储模块连接在驱动晶体管的第一极和第一电源输入端之间；

补偿模块还用于在写入帧的延续补偿阶段，继续对驱动晶体管的阈值电压进行补偿，以及对驱动晶体管的亚阈值摆幅进行补偿；

其中延续补偿阶段介于数据写入阶段和特性改善阶段之间。

可选的，发光控制模块包括第一发光控制单元和第二发光控制单元，第一发光控制单元连接在第一电源输入端和驱动晶体管的第一极之间，且第一发光控制单元的控制端接入第一发光控制信号；第一发光控制单元用于在发光阶段响应第一发光控制信号导通；

第二发光控制单元的连接在驱动晶体管的第二极和发光模块的第一端之间，且第二发光控制单元的控制端接入第二发光控制信号；第二发光控制单元用于在发光阶段响应第二发光控制信号导通；

第二特性改善单元还用于在写入帧的初始化阶段，响应第二控制信号导通，第二发光控制单元用于在初始化阶段响应第二发光控制信号导通，以使在初始化阶段，第二特性改善单元通过第二发光控制单元将第二设定电压传输至发光模块的第一端，以对发光模块进行初始化。

可选的，写入帧包括数据写入阶段、特性改善阶段和发光阶段；保持帧包括特性改善阶段和发光阶段。

可选的，驱动晶体管包括P型晶体管，同一帧中，写入帧内的第一设定电压小于保持帧内的第一设定电压。

可选的，保持帧内的第一控制信号的有效电平脉冲时长小于或等于写入帧内的第一控制信号的有效电平脉冲时长；

和/或保持帧内的第二控制信号的有效电平脉冲时长小于或等于写入帧内的第二控制信号的有效电平脉冲时长。

实用新型本实用新型实施例的像素电路，通过设置像素电路包括特性改善模块，特性改善模块响应第一控制信号和第二控制信号，在特性改善阶段将第一设定电压或第二设定电压传输至驱动晶体管的第一极和第二极，其中特性改善阶段为发光阶段的前一工作阶段。本实施例的技术方案，使得刷新频率切换前后的各帧内，进入发光阶段之前驱动晶体管的偏置状态相同，进而有利于改善驱动晶体管的瞬态特性，使得进行刷新频率切换时发光模块的亮度不会发生突变。并且使得低频显示的写入帧和保持帧，进入发光阶段之前驱动晶体管的偏置状态相同，发光模块的亮度不会发生突变，进而有利于改善切频和低频闪烁的问题，提高画面显示质量。

附图说明

图1是本实用新型实施例提供的一种像素电路的结构示意图；

图2是本实用新型实施例提供的另一种像素电路的结构示意图；

图3是本实用新型实施例提供的另一种像素电路的结构示意图；

图4是本实用新型实施例提供的一种像素电路在写入帧的驱动时序图；

图5是本实用新型实施例提供的一种像素电路在保持帧的驱动时序图；

图6是本实用新型实施例提供的另一种像素电路在写入帧的驱动时序图，

图7是本实用新型实施例提供的另一种像素电路在保持帧的驱动时序图，

图8是本实用新型实施例提供的另一种像素电路在保持帧的驱动时序图，

图9是本实用新型实施提供的一种像素电路在写入帧和保持帧的驱动时序图，

图10是本实用新型实施例提供的一种像素电路的驱动方法的流程图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

正如背景技术中所述，现有技术存在显示面板进行不同刷新频率的切换时，显示面板画面显示质量差的问题。经实用新型人研究发现，出现上述问题的原因在于，显示面板包括像素电路，像素电路包括驱动晶体管。在不同刷新频率下，驱动晶体管瞬态特性差异较大，使得刷新频率切换前后，相同灰阶下，驱动晶体管所产生的驱动电流大小不同，而发光器件的发光亮度与驱动电流直接相关，最终导致从一个刷新频率切换为另一刷新频率后，显示面板出现闪烁现象，影响显示面板的画面显示质量。并且，在低频显示时，驱动晶体管在写入帧和保持帧的瞬态特性差异也较大，同样存在画面显示质量差的问题。

基于上述原因，本实用新型实施例提供一种像素电路，图1是本实用新型实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括：数据写入模块110、驱动晶体管DT、特性改善模块120、发光控制模块130和发光模块140；

数据写入模块110用于在数据写入阶段向驱动晶体管DT的栅极写入数据电压；

发光控制模块130、驱动晶体管DT和发光模块140串联连接在第一电源输入端VDD和第二电源输入端VSS之间，发光控制模块130用于控制驱动晶体管DT的第一极和第一电源输入端VDD之间的连通状态，和/或用于控制驱动晶体管DT的第二极和第二电源输入端VSS之间的连通状态；驱动晶体管DT用于在发光阶段向发光模块140输出驱动电流；

特性改善模块120包括第一控制端Ctrl1、第二控制端Ctrl2、第一设定电压输入端VEH1、第二设定电压输入端VEH2、第一输出端OUT1和第二输出端OUT2；第一输出端OUT1与驱动晶体管DT的第一极电连接，第二输出端OUT2与驱动晶体管DT的第二极电连接；特性改善模块120用于响应第一控制端Ctrl1输入的第一控制信号和第二控制端Ctrl2输入的第二控制信号，在特性改善阶段将第一设定电压或第二设定电压传输至驱动晶体管DT的第一极和第二极；其中，第一设定电压由第一设定电压输入端VEH1输入，第二设定电压由第二设定电压输入端VEH2输入；其中，一帧内，特性改善阶段为发光阶段的前一工作阶段。

刷新频率的概念包括帧刷新频率和数据刷新频率。其中帧刷新频率概念中，帧是以一个发光阶段的最小周期而计算的，帧包括写入帧和保持帧。而数据刷新频率概念中，数据刷新是以写入数据信号的最小周期而计算的，一个数据刷新周期中，可以包括一个写入帧和若干个保持帧。本实用新型各实施例中，所提到的刷新频率指的是数据刷新频率。

其中，本实施例中，在写入帧，像素电路的工作过程至少包括数据写入阶段、特性改善阶段和发光阶段。在保持帧，像素电路的工作过程至少包括特性改善阶段和发光阶段。

其中，数据写入模块110可以与驱动晶体管DT的栅极直接连接或间接连接，进而可以在数据写入阶段，向驱动晶体管DT的栅极写入数据电压。其中，数据写入模块110与驱动晶体管DT的栅极直接连接时，像素电路中可以不设置补偿模块150。数据写入模块110间接与驱动晶体管DT的栅极间接连接时，像素电路还可以包括补偿模块150，例如数据写入模块110可以间接驱动晶体管DT的第一极，补偿模块150的一端连接驱动晶体管DT的第二极，另一端连接驱动晶体管DT的栅极，也即数据写入模块110可以通过驱动晶体管DT和补偿模块150连接驱动晶体管DT的栅极。

像素电路还包括发光控制模块130，发光控制模块130可以用来控制第一电源输入端VDD与驱动晶体管DT第一极之间的连通状态，和/或用来控制第二电源输入端VSS和发光模块140的第二端之间的连通状态。其中，发光控制模块130至少在发光阶段导通，将第一电源输入端VDD与驱动晶体管DT的第一极之间连通，以及将第二电源输入端VSS与发光模块140的第二端之间连通，驱动晶体管DT输出的驱动电流可以到达发光模块140，进而驱动发光模块140发光。

像素电路还包括特性改善模块120，其中特性改善模块120用于在特性改善阶段向驱动晶体管DT的第一极和第二极传输固定电压。具体的，特性改善模块120包括第一控制端Ctrl1、第一设定电压输入端VEH1和第一输出端OUT1，其中第一输出端OUT1连接驱动晶体管DT的第一极，特性改善模块120可以根据第一控制端Ctrl1所输入的第一控制信号来控制第一设定电压输入端VEH1和第一输出端OUT1之间的连通状态。特性改善模块120还包括第二控制端Ctrl2、第二设定电压输入端VEH2和第二输出端OUT2，其中第二输出端OUT2连接驱动晶体管DT的第二极，特性改善模块120可以根据第二控制端Ctrl2所输入的第二控制信号来控制第二设定电压输入端VEH2和第二输出端OUT2之间的连通状态。其中，驱动晶体管DT的第一极为源极或漏极，相应的，驱动晶体管DT的第二极为漏极或源极。在特性改善阶段，特性改善模块120响应第一控制信号和第二控制信号，将第一设定电压或第二设定电压传输至驱动晶体管DT的第一极和第二极。具体的，在特性改善阶段，特性改善模块120的工作过程有以下三种情况：

(1)特性改善模块120响应第一控制信号将第一设定电压输入端VEH1和第一输出端OUT1之间导通，并响应第二控制信号将第二设定电压输入端VEH2和第二输出端OUT2之间关断，则第一设定电压输入端VEH1输入的第一设定电压传输至驱动晶体管DT的第一极，并通过驱动晶体管DT传输至驱动晶体管DT的第二极。

(2)特性改善模块120响应第二控制信号将第二设定电压输入端VEH2和第二输出端OUT2之间导通，并响应第一控制信号将第一设定电压输入端VEH1和第一输出端OUT1之间关断，则第二设定电压输入端VEH2输入的第二设定电压传输至驱动晶体管DT的第二极，并通过驱动晶体管DT传输至驱动晶体管DT的第一极。

(3)特性改善模块120响应第一控制信号将第一设定电压输入端VEH1和第一输出端OUT1之间导通，并响应第二控制信号将第二设定电压输入端VEH2和第二输出端OUT2之间导通，则当第一设定电压等于第二设定电压时，在特性改善阶段结束后，驱动晶体管DT的第一极和第二极电压相等；在第一设定电压不等于第二设定电压时，特性改善模块120的第一输出端OUT1、驱动晶体管DT和第二输出端OUT2之间存在电流，当第一设定电压大于第二设定电压时，电流方向从第一输出端OUT1通过驱动晶体管DT到达第二输出端OUT2；当第二设定电压大于第一设定电压时，电流方向为从第二输出端OUT2通过驱动晶体管DT到达第一输出端OUT1。因此，在第一设定电压不等于第二设定电压时，在特性改善阶段结束后，驱动晶体管DT的第一极和第二极电压也相等。

需要说明的是，在特性改善阶段，发光控制模块130关断，以避免第一电源输入端VDD输入的第一电源电压影响第一设定电压或第二设定电压向驱动晶体管DT的第一极和第二极的写入。

其中，在特性改善阶段，第一设定电压和第二设定电压均为固定不变的电压。通过上述对特性改善模块120在特性改善阶段的工作过程可知，通过特性改善模块120的设置，使得特性改善阶段，驱动晶体管DT的第一极和第二极可以被写入相同的电压。无论在写入帧还是保持帧，特性改善阶段均为发光阶段前一工作阶段，使得刷新频率切换前后的各帧内，进入发光阶段之前驱动晶体管DT的偏置状态相同，进而有利于改善驱动晶体管DT的瞬态特性，使得进行刷新频率切换时发光模块140的亮度不会发生突变。并且使得低频显示的写入帧和保持帧，进入发光阶段之前驱动晶体管DT的偏置状态相同，发光模块140的亮度不会发生突变，进而有利于改善切频和低频闪烁的问题，提高显示质量。

本实用新型实施例的像素电路，通过设置像素电路包括特性改善模块，特性改善模块响应第一控制信号和第二控制信号，在特性改善阶段将第一设定电压或第二设定电压传输至驱动晶体管的第一极和第二极，其中特性改善阶段为发光阶段的前一工作阶段。本实施例的技术方案，使得刷新频率切换前后的各帧内，进入发光阶段之前驱动晶体管的偏置状态相同，进而有利于改善驱动晶体管的瞬态特性，使得进行刷新频率切换时发光模块的亮度不会发生突变。并且使得低频显示的写入帧和保持帧，进入发光阶段之前驱动晶体管的偏置状态相同，发光模块的亮度不会发生突变，进而有利于改善切频和低频闪烁的问题，提高画面显示质量。

图2是本实用新型实施例提供的另一种像素电路的结构示意图，参考图2，可选的，特性改善模块120包括第一特性改善单元121和第二特性改善单元122；

第一特性改善单元121的控制端作为第一控制端Ctrl1，第一特性改善单元121的第一端与第一设定电压输入端VEH1电连接，第一特性改善单元121的第二端与第一输出端OUT1电连接；第一特性改善单元121用于根据第一控制信号控制第一设定电压输入端VEH1与第一输出端OUT1之间的连通状态；

第二特性改善单元122的控制端作为第二控制端Ctrl2，第二特性改善单元122的第一端与第二设定电压输入端VEH2电连接，第二特性改善单元122的第二端与第二输出端OUT2电连接；第二特性改善单元122用于根据第二控制信号控制第二设定电压输入端VEH2与第二输出端OUT2之间的连通状态。

其中，第一控制信号为有效电平信号时，第一特性改善单元121导通，将第一设定电压传输至第一输出端OUT1。第二控制信号为有效电平信号时，第二特性改善单元122导通，将第二设定电压传输至第二输出端OUT2。其中，第一特性改善单元121包括第一晶体管T1，第二特性改善单元122包括第二晶体管T2。第一晶体管T1和第二晶体管T2均可以是P型晶体管，也可以是N型晶体管。示例性的，第一晶体管T1为P型晶体管时，低电平信号为有效电平信号，高电平信号为无效电平信号。对于第二晶体管T2同理，在此不再赘述。

其中，在保持帧和写入帧，至少在特性改善阶段，第一设定电压和第二设定电压均为固定电压。在本实用新型一部分可选实施例中，可以在整个保持帧，第一设定电压和第二设定电压均为保持不变的固定电压；在整个写入帧，第一设定电压和第二设定电压也均为保持不变的固定电压。

在本实用新型另一部分可选实施例中，可以是一帧(可以是写入帧，也可以是保持帧)中，特性改善阶段第一设定电压和第二设定电压为固定电压，在其他工作阶段(例如数据写入阶段和发光阶段)，第一设定电压为与特性改善阶段不同的固定电压，以及在其他工作阶段，第二设定电压为与特性改善阶段不同的固定电压。

当驱动晶体管DT为P型晶体管时，第一设定电压大于第二设定电压；第一特性改善单元121用于在特性改善阶段，响应第一控制信号导通以将第一设定电压传输至驱动晶体管DT的第一极和第二极；第二特性改善单元122用于在特性改善阶段，响应第二控制信号导通或截止。

具体的，当驱动晶体管DT为P型晶体管时，驱动晶体管DT的第一极为源极，第二极为漏极。当驱动晶体管DT为P型晶体管，且第一设定电压大于第二设定电压时，在特性改善阶段，第一控制信号为有效电平信号，第二控制信号可以是有效电平信号，也可以是无效电平信号，使得第一特性改善单元121响应第一控制信号导通，将第一设定电压传输至驱动晶体管DT的第一极。第二特性改善单元122响应第二控制信号导通或截止，其中，第二控制信号为有效电平信号时，第二特性改善单元122导通，但由于第一设定电压大于第二设定电压，使得像素电路中形成从第一设定电压输入端VEH1依次经过第一特性改善单元121、驱动晶体管DT、第二特性改善单元122至第二设定电压输入端VEH2的电流，因此驱动晶体管DT的第一极和第二极均被写入第一设定电压。第二控制信号为无效电平信号时，第二特性改善单元122截止，第一设定电压通过第一特性改善单元121和驱动晶体管DT传输至驱动晶体管DT的第二极。

或者，当驱动晶体管DT为P型晶体管时，第一设定电压小于第二设定电压，第二特性改善单元122用于在特性改善阶段，响应第二控制信号导通以将第二设定电压传输至驱动晶体管DT的第一极和第二极；第一特性改善单元121用于在特性改善阶段，响应第一控制信号导通或截止。

当驱动晶体管DT为P型晶体管，且第一设定电压小于第二设定电压时，在特性改善阶段，第一控制信号可以为无效电平信号，也可以为有效电平信号。第二控制信号是有效电平信号，使得第二特性改善单元122响应第二控制信号导通，将第二设定电压传输至驱动晶体管DT的第二极。第一特性改善单元121响应第一控制信号导通或截止，其中，第一控制信号为有效电平信号时，第一特性改善单元121导通，但由于第一设定电压小于第二设定电压，使得像素电路中形成从第二设定电压输入端VEH2依次经过第二特性改善单元122、驱动晶体管DT、第一特性改善单元121至第一设定电压输入端VEH1的电流，因此驱动晶体管DT的第二极和第一极均被写入第二设定电压。第一控制信号为无效电平信号时，第一特性改善单元121截止，第二设定电压通过第二特性改善单元122和驱动晶体管DT传输至驱动晶体管DT的第一极。

驱动晶体管也可以是N型晶体管，本领域技术人员可以根据驱动晶体管为P型晶体管时第一设定电压与第二设定电压的大小关系以及第一控制信号和第二控制信号的电平状态进行类似设置，本实施例在此不做具体限定。

继续参考图1和图2，像素电路还包括补偿模块150，补偿模块150的控制端接入补偿控制信号Sn，补偿模块150连接在驱动晶体管DT的第二极和栅极之间；补偿模块150用于在写入帧的初始化阶段和数据写入阶段导通，并在数据写入阶段对驱动晶体管DT的阈值电压进行补偿；

第二特性改善单元122还用于在初始化阶段，响应第二控制信号导通，以将第二设定电压通过补偿模块150传输至驱动晶体管DT的栅极，以对驱动晶体管DT的栅极进行初始化。

具体的，通过设置像素电路包括补偿模块150，其中，在数据写入阶段，补偿模块150的控制端所接入的补偿控制信号Sn为有效电平信号，使得补偿模块150在数据写入阶段导通，对驱动晶体管DT的阈值电压进行补偿，避免显示面板中不同像素电路的驱动晶体管DT的阈值电压不同对显示效果造成的影响。

本实施例中，在初始化阶段，补偿控制信号Sn也为有效电平信号，使得补偿模块150在初始化阶段导通。在初始化阶段，第二控制信号也为有效电平信号，使得第二特性改善单元122导通，第二设定电压通过第二特性改善单元122和补偿模块150传输至驱动晶体管DT的栅极，在初始化阶段，第二设定电压为可以对驱动晶体管DT的栅极进行初始化的电压，进而实现对驱动晶体管DT栅极的初始化。并且，在初始化阶段，第二设定电压可以传输至驱动晶体管DT的第二极和第一极，实现对驱动晶体管DT的栅极、第一极和第二极的初始化，避免驱动晶体管DT的栅极、第一极和第二极的残留电荷对当前帧显示的影响，有利于改善残影。

并且，如此设置，一方面可以使得像素电路中，无需单独设置对驱动晶体管DT的栅极进行初始化的模块，使得像素电路中模块数量较小，相应的晶体管的数量较少，使得像素电路的拓扑面积较小，有利于提高像素密度。另一方面，使得像素电路中的漏电路径减少，使得驱动晶体管DT的栅极电位可以得到更加良好地保持，进而有利于提高显示效果。

可选的，补偿模块150所包括的晶体管为氧化物晶体管，例如可以是铟镓锌氧化物晶体管，以减小漏电流。

继续参考图1和图2，在上述技术方案的基础上，可选的，像素电路还包括第一存储模块160，第一存储模块160连接在驱动晶体管DT的栅极和第一电源输入端VDD之间，第一存储模块160可以对驱动晶体管DT的栅极电位进行存储保持。

图3是本实用新型实施例提供的另一种像素电路的结构示意图，参考图3，可选的，像素电路还包括第二存储模块170；第二存储模块170连接在驱动晶体管DT的第一极和第一电源输入端VDD之间；补偿模块150还用于在写入帧的延续补偿阶段，继续对驱动晶体管DT的阈值电压进行补偿，以及对驱动晶体管DT的亚阈值摆幅进行补偿；其中延续补偿阶段介于数据写入阶段和特性改善阶段之间。

具体的，因显示面板分辨率高，显示面板中子像素的行列数都较多，相应的，每一行像素电路的数据写入阶段的时间较短，难免会出现对驱动晶体管DT的阈值电压补偿不充分的问题。本实施例中，在延续补偿阶段，补偿控制信号Sn为有效电平信号，补偿模块150响应该有效电平信号导通，并设置像素电路还包括第二存储模块170，第二存储模块170可以在延续补偿阶段，保持数据写入阶段向驱动晶体管DT的第一极写入的数据电压，使得在延续补偿阶段，驱动晶体管DT第一极的数据电压可以通过驱动晶体管DT和补偿模块150继续向驱动晶体管DT的栅极写入，使得延续补偿阶段，补偿模块150可以继续对驱动晶体管DT的阈值电压进行补偿，进而使得驱动晶体管DT的阈值电压可以被充分补偿，提升显示效果。

另外，在延续补偿阶段，还可以对驱动晶体管DT的亚阈值摆幅进行补偿。亚阈值摆幅，又称为S因子，亚阈值摆幅在数值上等于为使驱动晶体管DT的源漏极之间的驱动电流变化一个数量级时所需要的栅极电压增量。其中，亚阈值摆幅的大小影响驱动晶体管DT产生的驱动电流大小，对于亚阈值摆幅不同的两个驱动晶体管DT，栅源电压差相同时，驱动晶体管DT产生的驱动电流大小不同。因此，通过在延续补偿阶段，对驱动晶体管DT的亚阈值摆幅进行补偿，有利于显示效果的进一步提升。

继续参考图1-图3，可选的，发光控制模块130包括第一发光控制单元131和第二发光控制单元132，第一发光控制单元131连接在第一电源输入端VDD和驱动晶体管DT的第一极之间，且第一发光控制单元131的控制端接入第一发光控制信号EM1；第一发光控制单元131用于在发光阶段响应第一发光控制信号EM1导通；

第二发光控制单元132的连接在驱动晶体管DT的第二极和发光模块140的第一端之间，且第二发光控制单元132的控制端接入第二发光控制信号EM2；第二发光控制单元132用于在发光阶段响应第二发光控制信号EM2导通；

第二特性改善单元122还用于在写入帧的初始化阶段，响应第二控制信号导通，第二发光控制单元132用于在初始化阶段响应第二发光控制信号EM2导通，以使在初始化阶段，第二特性改善单元122通过第二发光控制单元132将第二设定电压传输至发光模块140的第一端，以对发光模块140进行初始化。

具体的，第一发光控制单元131用于根据第一发光控制信号EM1控制第一电源输入端VDD和驱动晶体管DT的第一极之间的连通状态，第二发光控制单元132用于根据第二发光控制信号EM2控制驱动晶体管DT的第二极和发光模块140的第二端之间的连通状态。其中，在发光阶段，第一发光控制信号EM1和第二发光控制信号EM2均为有效电平信号，使得发光阶段第一发光控制单元131和第二发光控制单元132均导通，驱动晶体管DT产生的驱动电流输出至发光模块140以驱动发光模块140发光。

另外，在初始化阶段，第二发光控制信号EM2为有效电平信号，使得第二发光控制单元132在初始化阶段导通。在初始化阶段，第二控制信号也为有效电平信号，使得第二特性改善单元122在初始化阶段导通，第二设定电压通过第二特性写入单元和第二发光控制单元132传输至发光模块140的第一端，其中，在初始化阶段，第二设定电压为可以对发光模块140的第一端进行初始化的电压，进而实现对发光模块140的第一端的初始化。如此设置，可以使得像素电路中，无需单独设置对发光模块140进行初始化的模块，使得像素电路中模块数量较小，相应的晶体管的数量较少，使得像素电路的拓扑面积较小，有利于提高像素密度。

继续参考图3，其中，第一特性改善单元121包括第一晶体管T1，第二特性改善单元122包括第二晶体管T2。

数据写入模块110的控制端接入扫描信号S1，数据写入模块110的第一端连接数据电压输入端Vdata，数据写入模块110的第二端连接驱动晶体管DT的第一极。其中数据写入模块110包括第二晶体管T2。补偿模块150的控制端接入补偿控制信号Sn，补偿模块150的第一端连接驱动晶体管DT的第二极，补偿模块150的第二端连接驱动晶体管DT的栅极，补偿模块150包括第四晶体管T4。发光控制模块130的第一发光控制单元131包括第五晶体管T5，发光控制模块130的第二发光控制单元132包括第六晶体管T6。

可选的，图3所示电路中，第四晶体管T4为氧化物晶体管，其为N型晶体管，其他晶体管均为P型晶体管。第一存储模块160包括第一电容C1，第二存储模块170包括第二电容C2。图4是本实用新型实施例提供的一种像素电路在写入帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。参考图3和图4，在写入帧，像素电路的工作过程包括顺序进行的初始化阶段t1、数据写入阶段t2、延续补偿阶段t3、特性改善阶段t4和发光阶段t5。

在初始化阶段t1，第二控制信号为低电平，第二晶体管T2导通，第二设定电压通过第二晶体管T2传输至驱动晶体管DT的第二极；第二发光控制信号EM2为低电平，第六晶体管T6导通。第二设定电压通过第二晶体管T2和第六晶体管T6传输至发光模块140的第一端，其中发光模块140的第一端可以是发光器件的阳极，进而实现对发光器件阳极的初始化。补偿控制信号Sn为高电平，第四晶体管T4导通，第二设定电压还通过第二晶体管T2和第四晶体管T4传输至驱动晶体管DT的栅极，第二设定电压实现对驱动晶体管DT栅极的初始化；且第二设定电压还从驱动晶体管DT的第二极传输至驱动晶体管DT的第一极，进而同时实现对驱动晶体管DT的栅极、第一极和第二极的初始化，有利于改善残影现象。通过如上对像素电路在初始化阶段t1的工作过程的分析可知，通过第二晶体管T2和第六晶体管T6可以实现对发光模块140的第一端的初始化，通过第二晶体管T2和第四晶体管T4可以实现对驱动晶体管DT的栅极的初始化，使得像素电路中无需单独设置对发光模块140第一端进行初始化以及对驱动晶体管DT的栅极进行初始化的晶体管，减少像素电路中器件个数，有利于提高像素密度。

在数据写入阶段t2，扫描信号S1为低电平，补偿控制信号Sn为高电平。第三晶体管T3响应低电平的扫描信号S1导通，第四晶体管T4响应高电平的补偿控制信号Sn导通，数据电压输入端Vdata所输入的数据电压通过第三晶体管T3、驱动晶体管DT和第四晶体管T4传输至驱动晶体管DT的栅极，实现数据电压的写入和对驱动晶体管DT的阈值电压的初步补偿，同时驱动晶体管DT第一极的数据电压存储在第二电容C2上。因一帧内数据写入阶段t2的时间有限，因此可能会存在数据写入阶段t2对驱动晶体管DT阈值电压的初步补偿可能会补偿不充分，本实施例中，可通过如下的延续补偿阶段t3继续对驱动晶体管DT的阈值电压进行补偿。

在延续补偿阶段t3，补偿控制信号Sn为高电平，对像素电路的其他控制信号(包括扫描信号S1、第一控制信号、第二控制信号、第一发光控制信号EM1、第二发光控制信号EM2)也均为高电平。第四晶体管T4响应高电平的补偿控制信号Sn导通，驱动晶体管DT微弱导通，其他晶体管均关断，存储在第二电容C2上的数据电压继续对驱动晶体管DT的栅极充电，继续对驱动晶体管DT的阈值电压进行补偿，并且，在此阶段，可以对驱动晶体管DT的亚阈值摆幅进行补偿。

在特性改善阶段t4，第一控制信号为低电平，补偿控制信号Sn为低电平。第一晶体管T1响应低电平的第一控制信号导通，将第一设定电压传输至驱动晶体管DT的第一极。在特性改善阶段t4，第一设定电压为满足使驱动晶体管DT可以导通的电压，使得第一设定电压通过驱动晶体管DT传输至驱动晶体管DT的第二极，因此可以使得不同刷新频率下，特性改善阶段t4驱动晶体管DT的第一极的电压相同，驱动晶体管DT的第二极的电压也相同，并且驱动晶体管DT的栅源之间存在电压应力，且驱动晶体管DT导通存在电流应力，据此可以改变驱动晶体管DT的瞬态特性，使得不同刷新频率下驱动晶体管DT的瞬态特性较为一致，有利于改善频率切换前后同灰阶下亮度不一致的现象。需要说明的是，图4中示意性示出了第一发光控制信号EM1的下降沿早于第二发光控制信号EM2下降沿的情况，在本实用新型的部分可选实施例中，第一发光控制信号EM1的下降沿可以与第二发光控制信号EM2的下降沿重合，使得第一发光控制单元131和第二发光控制单元132同时导通，使得进入发光阶段t5前，驱动晶体管DT的第一极和第二极均为第一设定电压。

在发光阶段t5，第一发光控制信号EM1和第二发光控制信号EM2均为低电平，第五晶体管T5和第六晶体管T6均导通，驱动晶体管DT驱动发光模块140发光。

图5是本实用新型实施例提供的一种像素电路在保持帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。参考图3和图5，在保持帧，像素电路的工作过程包括顺序进行的初始化阶段t1、特性改善阶段t4和发光阶段t5。

在初始化阶段t1，第二控制信号为低电平，第二晶体管T2导通，第二设定电压通过第二晶体管T2传输至驱动晶体管DT的第二极；第二发光控制信号EM2为低电平，第六晶体管T6导通。第二设定电压通过第二晶体管T2和第六晶体管T6传输至发光模块140的第一端，其中发光模块140的第一端可以是发光器件的阳极，进而实现对发光器件阳极的初始化。

在特性改善阶段t4，第一控制信号为低电平，补偿控制信号Sn为低电平。第一晶体管T1响应低电平的第一控制信号导通，将第一设定电压传输至驱动晶体管DT的第一极。在特性改善阶段t4，第一设定电压为满足使驱动晶体管DT可以导通的电压，使得第一设定电压通过驱动晶体管DT传输至驱动晶体管DT的第二极，因此可以使得不同刷新频率下，特性改善阶段t4驱动晶体管DT的第一极的电压相同，驱动晶体管DT的第二极的电压也相同，并且驱动晶体管DT的栅源之间存在电压应力，且驱动晶体管DT导通存在电流应力，据此可以改变驱动晶体管DT的瞬态特性，使得不同刷新频率下驱动晶体管DT的瞬态特性较为一致，有利于改善频率切换前后同灰阶下亮度不一致的现象。

在发光阶段t5，第一发光控制信号EM1和第二发光控制信号EM2均为低电平，第五晶体管T5和第六晶体管T6均导通，驱动晶体管DT驱动发光模块140发光。

图6是本实用新型实施例提供的另一种像素电路在写入帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。参考图3和图6，在写入帧，像素电路的工作过程包括顺序进行的初始化阶段t1、数据写入阶段t2、延续补偿阶段t3、特性改善阶段t4和发光阶段t5。其中，像素电路在初始化阶段t1、数据写入阶段t2、延续补偿阶段t3、发光阶段t5的工作过程，分别与图4驱动时序下的初始化阶段t1、数据写入阶段t2、延续补偿阶段t3、发光阶段t5的工作过程相同，在此不再赘述。

图6所示驱动时序与图4所示驱动时序的不同之处在于，在特性改善阶段t4，第二控制信号为低电平信号，因此在特性改善阶段，第二晶体管T2也导通，第一设定电压输入端VEH1和第二设定电压输入端VEH2之间存在电流通路，示例性的，当第一设定电压大于第二设定电压时，电流通路中电流流向为从第一设定电压输入端VEH1经过第一晶体管T1、驱动晶体管DT和第二晶体管T2到达第二设定电压输入端VEH2。

图7是本实用新型实施例提供的另一种像素电路在保持帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。参考图3和图7，在保持帧，像素电路的工作过程包括顺序进行的初始化阶段t1、特性改善阶段t4和发光阶段t5。其中，像素电路在初始化阶段t1、发光阶段t5的工作过程，分别与图5驱动时序下的初始化阶段t1、发光阶段t5的工作过程相同，在此不再赘述。

图7所示驱动时序与图5所示驱动时序的不同之处在于，在特性改善阶段，第二控制信号为低电平信号，因此在特性改善阶段，第二晶体管T2也导通，第一设定电压输入端VEH1和第二设定电压输入端VEH2之间存在电流通路，示例性的，当第一设定电压大于第二设定电压时，电流通路中电流流向为从第一设定电压输入端VEH1经过第一晶体管T1、驱动晶体管DT和第二晶体管T2到达第二设定电压输入端VEH2。

本实用新型实施例的像素电路，除数据写入阶段t2外，其他工作阶段的时间均可以调节，也即补偿控制信号Sn、第一控制信号、第二控制信号、第一发光控制信号EM1和第二发光控制信号EM2的有效电平脉宽均可调节，有利于实现宽频显示。

在上述技术方案的基础上，可选的，驱动晶体管DT包括P型晶体管，同一帧中，写入帧内的第一设定电压小于保持帧内的第一设定电压。

具体的，在写入帧，数据写入阶段t2和发光阶段t5，驱动晶体管DT的栅源电压差均小于0，驱动晶体管DT负偏。保持帧不包括数据写入阶段t2，因此，写入帧驱动晶体管DT的负偏时间比保持帧驱动晶体管DT的负偏时间长。本实施例中，通过设置写入帧内的第一设定电压小于保持帧内的第一设定电压，使得写入帧内的特性改善阶段驱动晶体管DT的负偏程度，弱于保持帧内的特性改善阶段驱动晶体管DT的负偏程度，进而平衡写入帧驱动晶体管DT负偏长于保持帧负偏的时间所对驱动晶体管DT瞬态特性造成的差异，进而使得写入帧和保持帧内驱动晶体管DT的瞬态特性可以更加趋于一致，进一步提高画面显示质量。

结合图4-图7，无论在写入帧还是保持帧，第一设定电压和第二设定电压均为固定不变的电压。因此，可以通过在写入帧和保持帧之间的空白区，对第一设定电压进行调整，使得写入帧内的第一设定电压小于保持帧内的第一设定电压，使得在帧内第一设定电压无需跳变，有利于节约功耗。

图8是本实用新型实施例提供的另一种像素电路在保持帧的驱动时序图，图8与图7的不同之处在于，第一设定电压在保持帧内跳变。

其中，在写入帧的特性改善阶段和保持帧的特性改善阶段，第二设定电压的大小也可以相等也可以不相等，本实施例在此不做具体限定。

在上述技术方案的基础上，可选的，保持帧内的第一控制信号的有效电平脉冲时长小于或等于写入帧内的第一控制信号有效电平脉冲时长；和/或保持帧内的第二控制信号的有效电平脉冲时长小于或等于写入帧内的第二控制信号有效电平脉冲时长。

具体的，因写入帧内，扫描信号、补偿控制信号、第一发光控制信号、第二发光控制信号、第一控制信号和第二控制信号均存在跳变；而保持帧内，扫描信号、补偿控制信号不存在跳变，第一发光控制信号、第二发光控制信号、第一控制信号和第二控制信号存在跳变，则可以设置保持帧内的第一控制信号的有效电平脉冲时长小于或等于写入帧内的第一控制信号有效电平脉冲时长；保持帧内的第二控制信号的有效电平脉冲时长小于或等于写入帧内的第二控制信号有效电平脉冲时长；保持帧内的第一发光控制信号的有效电平脉冲时长小于或等于写入帧内的第一发光控制信号有效电平脉冲时长；保持帧内的第二发光控制信号的有效电平脉冲时长小于或等于写入帧内的第二发光控制信号有效电平脉冲时长，以通过调节保持帧内第一控制信号、第二控制信号的有效电平脉冲时长来进一步改变驱动晶体管的瞬态特性，减小不同刷新频率下驱动晶体管的瞬态特性差异，以及驱动晶体管在写入帧和保持帧内的瞬态特性差异，提升画面显示质量。

图9是本实用新型实施提供的一种像素电路在写入帧和保持帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路，该驱动时序为对应刷新频率为1Hz的驱动时序，1s内包括一个写入帧和多个保持帧。参考图9，示例性的，写入帧时间为8.3ms，写入帧按照120Hz进行驱动，其余各帧均为保持帧(共0.9917ms)，保持帧可以按照120Hz、240Hz、480Hz或更高频率进行驱动。在写入帧，像素电路的工作过程包括顺序进行的初始化阶段t1、数据写入阶段t2、延续补偿阶段t3、特性改善阶段t4和发光阶段t5。在保持帧，像素电路的工作过程包括顺序进行的初始化阶段t1、特性改善阶段t4和发光阶段t5，其中在写入帧和保持帧各个工作阶段的具体工作过程与上述实施例相同，在此不再赘述。

本实用新型实施例还提供了一种像素电路的驱动方法，该像素电路的驱动方法用于驱动本实用新型上述任意实施例的像素电路，图10是本实用新型实施例提供的一种像素电路的驱动方法的流程图，参考图10，该像素电路的驱动方法包括：

步骤210、数据写入模块在数据写入阶段向驱动晶体管的栅极写入数据电压。

步骤220、特性改善模块响应于第一控制端输入的第一控制信号和第二控制端输入的第二控制信号，在特性改善阶段将第一设定电压或第二设定电压传输至驱动晶体管的第一极和第二极。

其中，第一设定电压由第一设定电压输入端输入，第二设定电压由第二设定电压输入端输入。

步骤230、在发光阶段发光控制模块导通，驱动晶体管向发光模块输出驱动电流。

其中，一帧内，特性改善阶段为发光阶段的前一工作阶段。

该像素电路的驱动方法用于驱动本实用新型上述任意实施例的像素电路，具备本实用新型上述任意实施例的像素电路的驱动方法的有益效果。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (9)

1.一种像素电路，其特征在于，包括：数据写入模块、驱动晶体管、特性改善模块、发光控制模块和发光模块；

所述数据写入模块用于在数据写入阶段向所述驱动晶体管的栅极写入数据电压；

所述发光控制模块、所述驱动晶体管和所述发光模块串联连接在第一电源输入端和第二电源输入端之间，所述发光控制模块用于控制所述驱动晶体管的第一极和所述第一电源输入端之间的连通状态，和/或用于控制所述驱动晶体管的第二极和所述第二电源输入端之间的连通状态；所述驱动晶体管用于在发光阶段向所述发光模块输出驱动电流；

所述特性改善模块包括第一控制端、第二控制端、第一设定电压输入端、第二设定电压输入端、第一输出端和第二输出端；所述第一输出端与所述驱动晶体管的第一极电连接，所述第二输出端与所述驱动晶体管的第二极电连接；所述特性改善模块用于响应所述第一控制端输入的第一控制信号和所述第二控制端输入的第二控制信号，在特性改善阶段将第一设定电压或第二设定电压传输至所述驱动晶体管的第一极和第二极；其中，所述第一设定电压由所述第一设定电压输入端输入，所述第二设定电压由所述第二设定电压输入端输入；

其中，一帧内，所述特性改善阶段为所述发光阶段的前一工作阶段。

2.根据权利要求1所述的像素电路，其特征在于，所述特性改善模块包括第一特性改善单元和第二特性改善单元；

所述第一特性改善单元的控制端作为所述第一控制端，所述第一特性改善单元的第一端与所述第一设定电压输入端电连接，所述第一特性改善单元的第二端与所述第一输出端电连接；所述第一特性改善单元用于根据所述第一控制信号控制所述第一设定电压输入端与所述第一输出端之间的连通状态；

所述第二特性改善单元的控制端作为所述第二控制端，所述第二特性改善单元的第一端与所述第二设定电压输入端电连接，所述第二特性改善单元的第二端与所述第二输出端电连接；所述第二特性改善单元用于根据所述第二控制信号控制所述第二设定电压输入端与所述第二输出端之间的连通状态。

3.根据权利要求2所述的像素电路，其特征在于，至少在所述特性改善阶段，所述第一设定电压和所述第二设定电压均为固定电压；所述驱动晶体管为P型晶体管；

所述第一设定电压大于所述第二设定电压；所述第一特性改善单元用于在所述特性改善阶段，响应所述第一控制信号导通以将所述第一设定电压传输至所述驱动晶体管的第一极和第二极；所述第二特性改善单元用于在所述特性改善阶段，响应所述第二控制信号导通或截止；

或者，所述第一设定电压小于所述第二设定电压，所述第二特性改善单元用于在所述特性改善阶段，响应所述第二控制信号导通以将所述第二设定电压传输至所述驱动晶体管的第一极和第二极；所述第一特性改善单元用于在所述特性改善阶段，响应所述第一控制信号导通或截止。

4.根据权利要求2所述的像素电路，其特征在于，还包括补偿模块，所述补偿模块的控制端接入补偿控制信号，所述补偿模块连接在所述驱动晶体管的第二极和栅极之间；所述补偿模块用于在写入帧的初始化阶段和所述数据写入阶段导通，并在所述数据写入阶段对所述驱动晶体管的阈值电压进行补偿；

所述第二特性改善单元还用于在所述初始化阶段，响应所述第二控制信号导通，以将所述第二设定电压通过所述补偿模块传输至所述驱动晶体管的栅极，以对所述驱动晶体管的栅极进行初始化。

5.根据权利要求4所述的像素电路，其特征在于，还包括第一存储模块和第二存储模块；所述第一存储模块连接在所述驱动晶体管的栅极和所述第一电源输入端之间，所述第二存储模块连接在所述驱动晶体管的第一极和所述第一电源输入端之间；

所述补偿模块还用于在写入帧的延续补偿阶段，继续对所述驱动晶体管的阈值电压进行补偿，以及对驱动晶体管的亚阈值摆幅进行补偿；

其中所述延续补偿阶段介于所述数据写入阶段和所述特性改善阶段之间。

6.根据权利要求2所述的像素电路，其特征在于，所述发光控制模块包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元连接在所述第一电源输入端和所述驱动晶体管的第一极之间，且所述第一发光控制单元的控制端接入第一发光控制信号；所述第一发光控制单元用于在所述发光阶段响应所述第一发光控制信号导通；

所述第二发光控制单元的连接在所述驱动晶体管的第二极和所述发光模块的第一端之间，且所述第二发光控制单元的控制端接入第二发光控制信号；所述第二发光控制单元用于在所述发光阶段响应所述第二发光控制信号导通；

所述第二特性改善单元还用于在写入帧的初始化阶段，响应所述第二控制信号导通，所述第二发光控制单元用于在所述初始化阶段响应所述第二发光控制信号导通，以使在所述初始化阶段，所述第二特性改善单元通过所述第二发光控制单元将所述第二设定电压传输至所述发光模块的第一端，以对所述发光模块进行初始化。

7.根据权利要求1所述的像素电路，其特征在于，写入帧包括所述数据写入阶段、所述特性改善阶段和所述发光阶段；保持帧包括所述特性改善阶段和所述发光阶段。

8.根据权利要求7所述的像素电路，其特征在于，所述驱动晶体管包括P型晶体管，同一帧中，所述写入帧内的所述第一设定电压小于所述保持帧内的所述第一设定电压。

9.根据权利要求7所述的像素电路，其特征在于，所述保持帧内的所述第一控制信号的有效电平脉冲时长小于或等于所述写入帧内的所述第一控制信号的有效电平脉冲时长；

和/或所述保持帧内的所述第二控制信号的有效电平脉冲时长小于或等于所述写入帧内的所述第二控制信号的有效电平脉冲时长。