CN219843539U - 一种多mos管并联的尖峰抑制装置 - Google Patents
一种多mos管并联的尖峰抑制装置 Download PDFInfo
- Publication number
- CN219843539U CN219843539U CN202321060987.7U CN202321060987U CN219843539U CN 219843539 U CN219843539 U CN 219843539U CN 202321060987 U CN202321060987 U CN 202321060987U CN 219843539 U CN219843539 U CN 219843539U
- Authority
- CN
- China
- Prior art keywords
- module
- mos
- mos transistor
- peak
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 76
- 238000001914 filtration Methods 0.000 claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000000087 stabilizing effect Effects 0.000 claims description 5
- 230000001052 transient effect Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
本申请公开了一种多MOS管并联的尖峰抑制装置，包括：尖峰抑制模块，其输入端与电源的输出端连接，用于吸收输入电压的尖峰电压的能量；电流抑制模块，其输入端与所述尖峰抑制模块的输出端连接，用于吸收输入电流的尖峰电流的能量；过压抑制模块，其与所述电流抑制模块的输出端连接，用于控制输出的电压，使输出的电压在设定值内；滤波模块，其与所述过压抑制模块的输出端连接，用于滤除所述过压抑制模块输出电压中的干扰信号；MOS驱动模块，其与所述滤波模块的输出端连接，用于驱动负载。本实用新型在抑制电路中设置有尖峰抑制模块、电流抑制模块、过压抑制模块和滤波模块可以有效的吸收尖峰电流和尖峰电压，从而保护电路中的元器件。
Description
技术领域
本申请涉及尖峰抑制电路技术领域，具体而言，涉及一种多MOS管并联的尖峰抑制装置。
背景技术
MOS管是金属氧化物半导体场效应管(MetalOxideSemiconductorFieldEffectTransistor)。随着电子电力技术的发展，功率MOSFET以其高频性能好、开关损耗小、输入阻抗高、驱动功率小、驱动电路简单等，得到了越来越广泛的应用。在低压大功率的许多应用场合，如电动三轮车、小型电动叉车等，为了满足电流的要求，大多数都会采用并联MOS管的方法；但在MOS管使用时常常会被线路中的尖峰电压和尖峰电流影响，影响MOS管工作，严重则直接导致MOS管损坏。
发明内容
本申请的主要目的在于提供一种多MOS管并联的尖峰抑制装置，以解决目前的问题。
为了实现上述目的，本申请提供了如下技术：一种多MOS管并联的尖峰抑制装置，包括：
尖峰抑制模块，其输入端与电源的输出端连接，用于吸收输入电压的尖峰电压的能量；
电流抑制模块，其输入端与所述尖峰抑制模块的输出端连接，用于吸收输入电流的尖峰电流的能量；
过压抑制模块，其与所述电流抑制模块的输出端连接，用于控制输出的电压，使输出的电压在设定值内；
滤波模块，其与所述过压抑制模块的输出端连接，用于滤除所述过压抑制模块输出电压中的干扰信号；
MOS驱动模块，其与所述滤波模块的输出端连接，用于驱动负载。
作为本实用新型的一种可选实施例，可选地，所述尖峰抑制模块包括电感LI的输入端与电源正极连接，所述电感LI的输出端与二极管D1的输入端和电阻R1的输入端连接，所述二极管D1的输出端和电阻R1的输出端均与电感L2的输入端连接，所述电感L2的输出端连接电源负极。
作为本实用新型的一种可选实施例，可选地，所述二极管D1为瞬态抑制二极管。
作为本实用新型的一种可选实施例，可选地，所述电流抑制模块包括热敏电阻RT和电阻R3，所述热敏电阻RT和电阻R3相互并联在电路中。
作为本实用新型的一种可选实施例，可选地，所述过压抑制模块包括稳压管Z1、电阻R4、电容C1和可控硅SCR，其中所述可控硅SCR的门级与所述电容C1、稳压管Z1和电阻R4连接，所述可控硅SCR的阴极接地，阳极为信号输入端，所述电阻R4和电容C1均接地，且两者并联连接，所述稳压管Z1的负极为输出端。
作为本实用新型的一种可选实施例，可选地，所述滤波模块包括滤波电容和电阻，所述滤波电容和电阻均并联在所述MOS驱动模块上。
作为本实用新型的一种可选实施例，可选地，所述MOS驱动模块包括相互并联设置的MOS管Q1、MOS管Q2和MOS管Q3，所述MOS管Q1、MOS管Q2和MOS管Q3的栅极接所述滤波模块的输出端，所述MOS管Q1、MOS管Q2和MOS管Q3的漏极接电源，所述MOS管Q1、MOS管Q2和MOS管Q3的源极接负载。
作为本实用新型的一种可选实施例，可选地，所述MOS管Q1、MOS管Q2和MOS管Q3的栅极上均设置有限流电阻。
作为本实用新型的一种可选实施例，可选地，所述MOS管Q1的栅极和源极之间还设置有钳位二极管D。
与现有技术相比较，本申请能够带来如下技术效果：本实用新型在抑制电路中设置有尖峰抑制模块、电流抑制模块、过压抑制模块和滤波模块可以有效的吸收尖峰电流和尖峰电压，从而保护电路中的元器件；在MOS驱动模块上还设置有钳位二极管和限流电阻也可以保护MOS驱动模块上的关键元器件。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解，使得本申请的其它特征、目的和优点变得更明显。本申请的示意性实施例附图及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本发明的电路结构示意图；
图2是本发明的尖峰抑制模块示意图；
图3是本发明的电流抑制模块示意图；
图4是本发明的过压抑制模块示意图；
图5是本发明的MOS管驱动模块示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
另外，术语“多个”的含义应为两个以及两个以上。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
如图1至5所示，一种多MOS管并联的尖峰抑制装置，包括：
尖峰抑制模块，其输入端与电源的输出端连接，用于吸收输入电压的尖峰电压的能量；所述尖峰抑制模块用于吸收脉冲电压，从而保护电路中的元器件。
电流抑制模块，其输入端与所述尖峰抑制模块的输出端连接，用于吸收输入电流的尖峰电流的能量；所述电流抑制模块用于抑制输入电流中的尖峰电流，从而保护电路中的电子元器件不受损伤。
过压抑制模块，其与所述电流抑制模块的输出端连接，用于控制输出的电压，使输出的电压在设定值内；所述过压抑制模块用于吸收电路中的过压浪涌，保护电路中的元器件不受尖峰电压影响。
滤波模块，其与所述过压抑制模块的输出端连接，用于滤除所述过压抑制模块输出电压中的干扰信号；所述滤波模块通过所述滤波电容和电阻并联在所述MOS驱动模块上的方式对线路进行滤波，使的MOS驱动模块在工作时不受干扰信号的影响。
MOS驱动模块，其与所述滤波模块的输出端连接，用于驱动负载；所述MOS驱动模块为多个MOS管并联驱动。
通过在尖峰抑制装置中设置所述尖峰抑制模块、电流抑制模块、过压抑制模块和滤波模块可以有效的吸收尖峰电流和尖峰电压，从而保护电路中的元器件。
作为本实用新型的一种可选实施例，可选地，所述尖峰抑制模块包括电感LI的输入端与电源正极连接，所述电感LI的输出端与二极管D1的输入端和电阻R1的输入端连接，所述二极管D1的输出端和电阻R1的输出端均与电感L2的输入端连接，所述电感L2的输出端连接电源负极。
如图2所示，所述二极管D1与所述电阻R1可吸收尖峰电压的能量，当所述二极管D1两端受到瞬间高能量冲击时，所述二极管D1能够瞬间将自身的高阻特性转化为低阻特性，吸收大电流从而将所述二极管D1两端的电压钳制在一个确定的值(所述二极管D1的耐压值)上，从而使后面的电路免受瞬态高能量的冲击，保护电路安全；所述电感LI和电感L2在此电路中主要用于使电路中的电流更加稳定，抑制电磁波干扰。
作为本实用新型的一种可选实施例，可选地，所述二极管D1为瞬态抑制二极管。利用瞬态抑制二极管可以有效的将电路中的瞬态高能量吸收。
作为本实用新型的一种可选实施例，可选地，所述电流抑制模块包括热敏电阻RT和电阻R3，所述热敏电阻RT和电阻R3相互并联在电路中。
如图3所示，所述热敏电阻RT和电阻R3的第一端共同构成所述电流抑制模块的输入端，所述热敏电阻RT和电阻R3的另一端共同构成所述电流抑制模块的输出端，所述电阻R3的阻值较大，通过其身上的电流较小；当通过所述热敏电阻RT的电流较大时，所述热敏电阻RT的阻值会瞬间增大，减小经过其身上的电流，以此来保证后面电路的安全。
作为本实用新型的一种可选实施例，可选地，所述过压抑制模块包括稳压管Z1、电阻R4、电容C1和可控硅SCR，其中所述可控硅SCR的门级与所述电容C1、稳压管Z1和电阻R4连接，所述可控硅SCR的阴极接地，阳极为信号输入端，所述电阻R4和电容C1均接地，且两者并联连接，所述稳压管Z1的负极为输出端。
如图4所示，当电路中的电压过高时，限压保护电路内的稳压管Z会被击穿，可控硅SCR的控制端得到出发电压，所述可控硅SCR导通，此时输入电压对地短路，此时短路保护电路开始工作，以此来停止整个电源电路工作，当电路恢复正常时，所述可控硅SCR的控制端触发电压通过所述电阻R对地泄放，所述可控硅SCR恢复断开状态。
作为本实用新型的一种可选实施例，可选地，所述滤波模块包括滤波电容和电阻，所述滤波电容和电阻均并联在所述MOS驱动模块上。所述滤波电容和电阻相互并联后组成所述滤波模块；所述滤波模块可以有效的滤除电路中的干扰信号，使所述MOS驱动模块不受干扰信号的影响。
作为本实用新型的一种可选实施例，可选地，所述MOS驱动模块包括相互并联设置的MOS管Q1、MOS管Q2和MOS管Q3，所述MOS管Q1、MOS管Q2和MOS管Q3的栅极接所述滤波模块的输出端，所述MOS管Q1、MOS管Q2和MOS管Q3的漏极接电源，所述MOS管Q1、MOS管Q2和MOS管Q3的源极接负载。
如图5所示，所述MOS驱动模块内的MOS管的数量可以根据需要增加，所述MOS管Q1、MOS管Q2和MOS管Q3的栅极接在一起，使电能流过所述MOS管Q1、MOS管Q2和MOS管Q3相等，可保证流经所述MOS管Q1、MOS管Q2和MOS管Q3的电流相等，防止MOS管被烧坏。
作为本实用新型的一种可选实施例，可选地，所述MOS管Q1、MOS管Q2和MOS管Q3的栅极上均设置有限流电阻。
如图5所示，限流电阻R5、R6和R7用于防止所述MOS管Q1、MOS管Q2和MOS管Q3流过的电流过大，当流经所述限流电阻R5、R6和R7的电流过大时会被瞬间烧断，以此来保护所述MOS管Q1、MOS管Q2和MOS管Q3的安全。
作为本实用新型的一种可选实施例，可选地，所述MOS管Q1的栅极和源极之间还设置有钳位二极管D。
如图5所示，当高电压进入到所述MOS管Q1、MOS管Q2和MOS管Q3的栅极时，所述钳位二极管D会将输入的电压钳位在安全电平上，此时所述限流电阻会因电流过大而被烧断，断开所述MOS管Q1的栅极与其它MOS管的连接，达到保护同组中所述MOS管Q2和MOS管Q3的目的。
多个MOS管，同样参见上述原理。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种多MOS管并联的尖峰抑制装置，其特征在于，包括：
尖峰抑制模块，其输入端与电源的输出端连接，用于吸收输入电压的尖峰电压的能量；
电流抑制模块，其输入端与所述尖峰抑制模块的输出端连接，用于吸收输入电流的尖峰电流的能量；
过压抑制模块，其与所述电流抑制模块的输出端连接，用于控制输出的电压，使输出的电压在设定值内；
滤波模块，其与所述过压抑制模块的输出端连接，用于滤除所述过压抑制模块输出电压中的干扰信号；
MOS驱动模块，其与所述滤波模块的输出端连接，用于驱动负载。
2.如权利要求1所述的一种多MOS管并联的尖峰抑制装置，其特征在于，所述尖峰抑制模块包括电感LI的输入端与电源正极连接，所述电感LI的输出端与二极管D1的输入端和电阻R1的输入端连接，所述二极管D1的输出端和电阻R1的输出端均与电感L2的输入端连接，所述电感L2的输出端连接电源负极。
3.如权利要求2所述的一种多MOS管并联的尖峰抑制装置，其特征在于，所述二极管D1为瞬态抑制二极管。
4.如权利要求1所述的一种多MOS管并联的尖峰抑制装置，其特征在于，所述电流抑制模块包括热敏电阻RT和电阻R3，所述热敏电阻RT和电阻R3相互并联在电路中。
5.如权利要求1所述的一种多MOS管并联的尖峰抑制装置，其特征在于，所述过压抑制模块包括稳压管Z1、电阻R4、电容C1和可控硅SCR，其中所述可控硅SCR的门级与所述电容C1、稳压管Z1和电阻R4连接，所述可控硅SCR的阴极接地，阳极为信号输入端，所述电阻R4和电容C1均接地，且两者并联连接，所述稳压管Z1的负极为输出端。
6.如权利要求1所述的一种多MOS管并联的尖峰抑制装置，其特征在于，所述滤波模块包括滤波电容和电阻，所述滤波电容和电阻均并联在所述MOS驱动模块上。
7.如权利要求1所述的一种多MOS管并联的尖峰抑制装置，其特征在于，所述MOS驱动模块包括相互并联设置的MOS管Q1、MOS管Q2和MOS管Q3，所述MOS管Q1、MOS管Q2和MOS管Q3的栅极接所述滤波模块的输出端，所述MOS管Q1、MOS管Q2和MOS管Q3的漏极接电源，所述MOS管Q1、MOS管Q2和MOS管Q3的源极接负载。
8.如权利要求7所述的一种多MOS管并联的尖峰抑制装置，其特征在于，所述MOS管Q1、MOS管Q2和MOS管Q3的栅极上均设置有限流电阻。
9.如权利要求7所述的一种多MOS管并联的尖峰抑制装置，其特征在于，所述MOS管Q1的栅极和源极之间还设置有钳位二极管D。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321060987.7U CN219843539U (zh) | 2023-05-06 | 2023-05-06 | 一种多mos管并联的尖峰抑制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321060987.7U CN219843539U (zh) | 2023-05-06 | 2023-05-06 | 一种多mos管并联的尖峰抑制装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219843539U true CN219843539U (zh) | 2023-10-17 |
Family
ID=88298589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321060987.7U Active CN219843539U (zh) | 2023-05-06 | 2023-05-06 | 一种多mos管并联的尖峰抑制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219843539U (zh) |
-
2023
- 2023-05-06 CN CN202321060987.7U patent/CN219843539U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN212162803U (zh) | 一种冲击电流抑制及防反接保护电路 | |
| CN204517388U (zh) | 汽车电子控制单元电源保护电路 | |
| EP3387723B1 (en) | Surge protection circuit and surge protection method | |
| US11336274B2 (en) | Clamp circuit and power module using the same | |
| CN205453489U (zh) | 一种电动汽车电池管理系统电源emc电路 | |
| CN211908364U (zh) | 一种用于电力行业产品直流电源的多级雷击浪涌防护电路 | |
| CN215733481U (zh) | 一种优化的防反接保护及冲击电流抑制电路 | |
| CN103795035A (zh) | 用于防止故障的功率模块和装置及其控制方法 | |
| CN104218561A (zh) | 带延迟电路的多级防雷电路 | |
| CN207612045U (zh) | 一种保护芯片 | |
| CN219843539U (zh) | 一种多mos管并联的尖峰抑制装置 | |
| KR102130660B1 (ko) | 전력 반도체를 적용한 전원용 emp 방호장치 | |
| CN208904649U (zh) | 一种高压挡墙的电源过压保护电路 | |
| CN111740396A (zh) | 一种开机瞬间冲击电流计算方法 | |
| CN109103865A (zh) | 一种高压挡墙的电源过压保护电路 | |
| TW201509049A (zh) | 電池保護電路 | |
| CN216904271U (zh) | 一种防浪涌电流电压保护器 | |
| CN212726852U (zh) | Dc-dc芯片电路及芯片 | |
| CN209217706U (zh) | 浪涌电流抑制电路 | |
| CN211530732U (zh) | 一种采用pmos管的电源正负极性防反接电路 | |
| CN213637073U (zh) | 一种用于航标设备的雷电浪涌防护电路 | |
| CN210577795U (zh) | 一种带超温保护功能的双通道直流浪涌抑制电路 | |
| CN113725810A (zh) | 一种保护电路及电路保护装置 | |
| CN107707242B (zh) | 一种绝缘栅双极型晶体管驱动电路 | |
| CN209282830U (zh) | 浪涌电流抑制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |