CN219807781U - 芯片结构和压力传感器 - Google Patents

Abstract

本申请涉及一种芯片结构和压力传感器，包括：器件层，具有相背设置的第一侧和第二侧，所述第一侧的上表层形成有电连接的压敏层及引线层；第一隔离层，位于所述器件层的所述第一侧，并覆盖所述压敏层及所述引线层；导电结构，位于所述器件层的所述第二侧并贯穿所述器件层至与所述引线层电连接，且所述导电结构与所述器件层中除所述引线层外的剩余部分相绝缘，所述导电结构用于将所述引线层引出至所述第二侧外部。通过导电结构将芯片结构内部的引线层引出至器件层的第二侧外部，引线层可以经导电结构与外部实现电连接，以引线层内置的形式能够避免芯片封装尺寸增大，大大简化了芯片封装流程，并提升了芯片的抗干扰能力。

Description

芯片结构和压力传感器

技术领域

本申请涉及芯片封装技术领域，特别是涉及一种芯片结构和压力传感器。

背景技术

压力传感器是一种将压力信号转换为电信号的传感器，其中，微机电系统(Micro-Electro-Mechanical System，MEMS)压力传感器以其结构简单、响应速度快、灵敏度高等突出优点得到广泛应用。而目前的MEMS压力传感器芯片通常采用引线键合(金线键合)工艺进行封装，导致器件尺寸增大和封装流程复杂。

实用新型内容

基于此，有必要针对现有技术中芯片采用引线键合工艺进行封装导致器件尺寸增大和封装流程复杂的问题提供一种芯片结构和压力传感器。

为了实现上述目的，本申请提供了一种芯片结构，包括：

器件层，具有相背设置的第一侧和第二侧，所述第一侧的上表层形成有电连接的压敏层及引线层；

第一隔离层，位于所述器件层的所述第一侧，并覆盖所述压敏层及所述引线层；

导电结构，位于所述器件层的所述第二侧并贯穿所述器件层至与所述引线层电连接，且所述导电结构与所述器件层中除所述引线层外的剩余部分相绝缘，所述导电结构用于将所述引线层引出至所述第二侧外部。

在其中一个实施例中，所述第一隔离层包括：

第一绝缘层，位于所述器件层的所述第一侧，并覆盖所述压敏层及引线层；其中，所述引线层自所述器件层的上表层贯穿延伸至所述第一绝缘层背离所述器件层的表面；

第二绝缘层，位于所述第一绝缘层背离所述器件层的一侧，并覆盖延伸至所述第一绝缘层表面的引线层；

其中，所述导电结构贯穿所述器件层、所述第一绝缘层，以与位于所述第一绝缘层表面的引线层电连接。

在其中一个实施例中，所述引线层包括：

第一引线层，位于所述第一侧的上表层中，且与所述压敏层相邻接；

第二引线层，位于所述第一绝缘层的表面，并贯穿所述第一绝缘层至所述第一引线层；

其中，所述第二绝缘层覆盖所述第二引线层。

在其中一个实施例中，所述压敏层和所述引线层的数量分别为多个，且相邻的两个所述引线层间隔设置及相邻的两个所述压敏层相间隔；

其中，所述导电结构的数量对应为多个，每一个所述导电结构分别用于将对应的所述引线层引出至所述器件层第二侧的外部。

在其中一个实施例中，所述芯片结构还包括：

支撑层，位于所述第一隔离层背离所述器件层的一侧，与所述第一隔离层表面键合。

在其中一个实施例中，所述支撑层靠近所述第一隔离层一侧的表面设有凹槽；

其中，所述压敏层在所述支撑层的正投影区域位于所述凹槽内。

在其中一个实施例中，所述器件层还包括：

第二隔离层，位于所述器件层的所述第二侧并贯穿所述器件层；

其中，所述导电结构位于所述第二隔离层背离所述器件层的一侧并贯穿所述第二隔离层，以与所述引线层电连接并与所述剩余部分相绝缘。

在其中一个实施例中，所述器件层开设有第一通孔，所述第二隔离层填充所述第一通孔并延伸至所述器件层背离所述第一隔离层的表面上；

所述导电结构位于所述第二隔离层背离第一隔离层的表面，并贯穿所述第二隔离层至所述引线层。

在其中一个实施例中，所述第二隔离层开设有贯穿至所述引线层的第二通孔，所述第二通孔在所述器件层中的正投影处于所述第一通孔在所述器件层中的正投影内部，所述导电结构包括：

第一导电体，填充所述第二通孔，以与所述引线层电连接；

第二导电体，位于所述第二隔离层背离第一隔离层的表面，并覆盖所述第一导电体。

本申请提供一种压力传感器，包括如上所述的芯片结构。

上述芯片结构，通过导电结构将芯片结构内部的引线层引出至器件层的第二侧外部，引线层可以经导电结构与外部实现电连接，以引线层内置的形式能够避免芯片封装尺寸增大，大大简化了芯片封装流程，并提升了芯片的抗干扰能力。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的芯片结构示意图之一；

图2为一实施例中提供的芯片结构示意图之二；

图3为一实施例中提供的支撑层的结构示意图之一；

图4为一实施例中提供的支撑层的结构示意图之二；

图5为一实施例中提供的芯片结构示意图之三；

图6为一实施例中提供的芯片结构示意图之四；

图7为一实施例中提供的芯片结构示意图之五；

图8为一实施例中提供的芯片结构示意图之六。

附图标记说明：

器件层：100；压敏层：200；引线层：300；第一引线层：301；第二引线层：302；第一隔离层：400；第一绝缘层：401；第二绝缘层：402；导电结构：500；第一导电体501；第二导电体502；第二隔离层600；支撑层：700。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。

MEMS压力传感器是适用于高冲击、高过载、导电、腐蚀、辐射等恶劣环境的小体积压力传感器，其在航天航空、工业等领域有广泛应用，现有的MEMS压力传感器通常采用引线外置的封装工艺，导致芯片封装尺寸变大，封装工艺带来的大尺寸问题限制了压力传感器在尺寸要求更高的环境中使用，例如小卫星、无人机以及风洞实验等安装体积受到限制的领域，且为保护裸露的引线在恶劣环境中不受腐蚀，常采用充油技术对引线进行保护，但这不仅使封装流程复杂化，而且在环境温度变化较剧烈的情况下，油膨胀会给压力传感器的测量带来较大误差，影响传感器的工作性能，对于未使用充油保护工艺的芯片结构，其感应面和键合引线将与被测液体或气体直接接触，使得芯片结构受到侵蚀，影响产品的长期稳定性和工作寿命。

基于此，本申请提供一种芯片结构以解决上述芯片封装结构存在的尺寸大、封装流程复杂的问题，具体请参阅图1，所述芯片结构包括：器件层100、第一隔离层400和导电结构500。其中，器件层100具有相背设置的第一侧和第二侧，第一侧的上表层形成有电连接的压敏层200及引线层300，需要说明的是，图1所示的器件层100在厚度方向由下至上依次设有第二侧和第一侧。

具体地，所述器件层100为单晶硅敏感膜，所述压敏层200为压敏电阻，在压力传感器的测量过程中，外部压力可以直接作用于所述单晶硅敏感膜，使得膜片产生与介质压力成正比的微位移，进而使压敏电阻的阻值发生变化，同时通过电子线路检测这一变化，并转换输出一个对应于该压力的标准信号以实现测量外部压力。其中，在器件层100的第一侧的上表层可以采用离子注入工艺分别制备压敏层200和引线层300，器件层100的厚度优选为3μm～150μm。

进一步地，第一隔离层400位于器件层100的第一侧，并覆盖压敏层200及引线层300，第一隔离层400用于隔离和保护器件层100，引线层300用于与压敏层200形成欧姆接触。需要说明的是，在本实施例中，引线层300可以仅设于器件层100第一侧的上表层内部，如图1所示的引线层300邻接于压敏层200，且第一隔离层400覆盖压敏层200表面、引线层300表面以及器件层100表面，引线层300也可以同时设于所述上表层内部并延伸至第一隔离层400内部，如图2所示，图2以引线层300同时位于器件层和第一隔离层为例进行示意，也即，引线层300分为两部分，第一部分形成于器件层100第一侧的上表层内，以与压敏层200邻接形成欧姆接触，第二部分则形成于第一隔离层400内部，且第一部分与第二部分相连接，进而形成压敏层-引线层的第一部分-引线层的第二部分的连通路径。

导电结构500位于器件层100的第二侧并贯穿器件层100至与引线层300电连接，且导电结构500与器件层100中除引线层300外的剩余部分相绝缘，导电结构500用于将引线层300引出至第二侧外部。

可以理解的是，通过导电结构500将引线层300引导至器件层100第二侧外部的指定植球位置，后续可采用标准工艺进行植球操作，且经过一次回流焊直接将焊球贴装在印刷线路板(Printed Circuit Board，PCB)或陶瓷基板上，大大简化工艺流程。因此，通过设置导电结构500，能够达到引线层300内置的效果，一方面可以减小芯片的封装尺寸，另一方面由于引线层300无需外置键合，进而也无需后期的充油保护，由此简化芯片封装流程，并提升芯片的抗干扰能力和可靠性，增强了芯片对环境的适应能力。可选地，可以采用硅通孔(Through Silicon Via，TSV)技术形成导电结构500，以使导电结构500能够通过通孔实现引线层与焊球的电气互联。

在上述示例中，通过导电结构将芯片结构内部的引线层引出至器件层的第二侧外部，引线层可以经导电结构与外部实现电连接，以引线层内置的形式能够避免芯片封装尺寸增大，大大简化了芯片封装流程，并提升了芯片的抗干扰能力。

在一个实施例中，结合参考图1和图2，芯片结构还包括支撑层700，支撑层700位于第一隔离层400背离器件层100的一侧，与第一隔离层400表面键合。

其中，支撑层700为整个压力传感器芯片的支撑部件，可选地，支撑层700的材质可以是硅片，且可以采用硅硅键合或金属键合工艺将支撑层700与第一隔离层400背离器件层100的一侧表面相键合。

在一个实施例中，结合参考图1和图2，支撑层700靠近第一隔离层400一侧的表面设有凹槽，其中，压敏层200在支撑层700的正投影区域位于凹槽内，并结合参考图3和图4，图3以凹槽的截面形状为方形进行示意，图4以凹槽的截面形状为梯形进行示意。

可以理解的是，在现有的压力传感器芯片中，压敏层200常置于器件层100的第二侧表面且直接暴露在被测环境中，导致压敏层200易被腐蚀或氧化，从而影响压敏层200的长期稳定性。因此，本实施例于支撑层700对应于压敏电阻200的位置处设置凹槽，该凹槽用作压力传感器的真空腔，使得支撑层700与第一隔离层400表面键合后，产生相当于压敏层200密封在真空腔的效果，由此避免压敏层200直接暴露于被测环境，有效保证压敏层200不与被测介质接触，有利于提高芯片的抗干扰能力和稳定性。可选地，可以通过干法刻蚀或湿法刻蚀工艺在支撑层700表面开设凹槽，所述凹槽的深度可以为5μm～50μm，凹槽的截面形状可以是梯形或方形。

在一个实施例中，如图2所示，第一隔离层400包括第一绝缘层401和第二绝缘层402，第一绝缘层401位于器件层100的第一侧，并覆盖压敏层200及引线层300，引线层300自器件层100的上表层贯穿延伸至第一绝缘层401背离器件层100的表面；第二绝缘层402位于第一绝缘层401背离器件层100的一侧，并覆盖延伸至第一绝缘层401表面的引线层300，导电结构700贯穿器件层100、第一绝缘层401，以与位于第一绝缘层401表面的引线层300电连接。

可以理解，在本实施例中，引线层300的结构同时位于器件层100的上表层内部和第一隔离层400内部，其中，第一绝缘层401覆盖压敏层200和引线层300位于器件层100上表层内部的部分结构，第二绝缘层402覆盖第一绝缘层401表面和延伸至第一绝缘层401表面的引线层部分结构。可选地，第一绝缘层401和第二绝缘层402的材质可以是二氧化硅。

在一个实施例中，继续参考图2，引线层300包括第一引线层301和第二引线层302，第一引线层301位于第一侧的上表层中，且与压敏层200相邻接，第二引线层302位于第一绝缘层401的表面，并贯穿第一绝缘层401至第一引线层301，其中，第二绝缘层402覆盖第二引线层302。

其中，所述第一引线层301为高掺杂浓度的欧姆接触区域，用于与压敏层200进行欧姆接触的引线，所述第二引线层302包括两部分，一部分位于第一绝缘层401中以起贯穿作用连接至第一引线层301，另一部分位于第一绝缘层401表面，用作与导电结构500进行电连接的金属焊盘，故器件层100产生的压力信号由压敏层200转化成电信号，电信号依次经第一引线层301、第二引线层302、导电结构500导出至器件层100第二侧的外部。

在一个实施例中，结合参考图1和图2，器件层100还包括第二隔离层600，第二隔离层600位于器件层100的第二侧并贯穿器件层100，导电结构500位于第二隔离层600背离器件层100的一侧并贯穿第二隔离层600，以与引线层300电连接并与剩余部分相绝缘。也即，导电结构500沿器件层100的厚度方向由引线层300延伸至第二隔离层600位于器件层100第二侧的表面，第二隔离层600用于隔离导电结构500与器件层100。

在一个实施例中，器件层100开设有第一通孔，第二隔离层600填充第一通孔并延伸至器件层100背离第一隔离层400的表面上，导电结构500位于第二隔离层600背离第一隔离层400的表面，并贯穿第二隔离层600至引线层300。

可以理解，针对引线层300的位置在器件层100的第二侧外部采用刻蚀的方法开设第一通孔，并于引线层300表面停止，接着在第一通孔和器件层100第二侧外部表面上沉积第二隔离层600，其中第二隔离层600于第一通孔内部设有开口，所述开口暴露出部分引线层300，并于暴露部分的表面进一步填充金属，以使填充的金属与引线层300相连接，从而形成导电结构500，且导电结构500除了填充开口，还延伸至第二隔离层600的表面上，以用于与封装的焊球进行电连接。

在一个实施例中，第二隔离层600开设有贯穿至引线层300的第二通孔，第二通孔在器件层100中的正投影处于第一通孔在器件层100中的正投影内部；导电结构500包括：第一导电体501和第二导电体502，第一导电体501填充第二通孔，以与引线层300电连接，第二导电体502位于第二隔离层600背离第一隔离层400的表面，并覆盖第一导电体501。

其中，如图1所示，当引线层300仅位于器件层100第一侧的上表层内，即芯片结构未设置额外的金属引线和金属焊盘，可以节省工艺步骤和工艺原料，故第二隔离层600开设的第二通孔由第二隔离层600表面直接延伸至与压敏层200进行欧姆接触的引线层300表面，第二通孔内填充有第一导电体501与引线层300相连接，由此实现压敏层200-引线层300-第一导电体501-第二导电体502-封装焊球的连通路径。

另外，如图2所示，当引线层300包括第一引线层301和第二引线层302，即引线层300同时位于器件层100第一侧的上表层内和第一隔离层400内，第二隔离层600开设的第二通孔由第二隔离层600表面延伸至第二引线层302，且第二通孔内填充有第一导电体501以与第二引线层302相连接，而第二导电体502则同时覆盖第二隔离层600和第一导电体501的表面，由此实现压敏层200-第一引线层301-第二引线层302-第一导电体501-第二导电体502-封装焊球的连通路径。

在一个实施例中，压敏层和引线层的数量分别为多个，且相邻的两个引线层间隔设置及相邻的两个压敏层相间隔；其中，导电结构的数量对应为多个，每一个导电结构分别用于将对应的引线层引出至器件层第二侧的外部。

可以理解，通过将压敏层集成在器件层上，其中一个压敏层位于压应力区，另一个压敏层位于拉应力区，两个压敏层相对于器件层中心对称，且每个压敏层包括两个压敏电阻，由此分布在器件层第一侧上表层的四个压敏电阻构成惠斯通电桥结构，当外界压力变化时，器件层的形变引起四个压敏电阻的阻值变化，并导致惠斯通电桥结构的输出电压变化，故通过检测该输出电压的大小可以推算出外界压力的大小。

进一步地，本申请提供一示例性的制备芯片结构的方法，在该方法中，可以采用SOI硅片作为基板，SOI硅片包括依次叠层的硅衬底、埋氧层以及器件层100，于器件层100第一侧的上表层采用离子注入工艺分别制备压敏层200和第一引线层301，所述第一引线层301是与压敏层200进行欧姆接触的掺杂引线，之后在器件层100第一侧的表面沉积第一绝缘层401，通过刻蚀工艺在第一绝缘层401对应于第一引线层301的位置处开设窗口，所述窗口至少暴露部分第一引线层301，并向开口处沉积金属材料以形成金属引线，且沉积的金属材料延伸至第一绝缘层401表面，以形成金属焊盘，金属引线和金属焊盘共同构成第二引线层302，第二引线层302与第一引线层301相连接，再于第一绝缘层401表面和第二引线层302表面沉积第二绝缘层402以保护第二引线层302，并通过机器研磨法对第二绝缘层402的上表面进行平坦化处理，平坦化处理后的结构如图5所示。

进一步地，采用普通硅片用作芯片结构的支撑层700，并在支撑层700朝向器件层100的表面通过刻蚀工艺刻蚀出深度为5μm～50μm的凹槽，该凹槽的位置与压敏层200相对应，进而通过键合工艺使支撑层700与第二绝缘层402背离器件层100一侧的表面相键合，由此产生压敏层200被密封在真空凹槽内的效果。并采用机器研磨法研磨去除SOI硅片的硅衬底，通过刻蚀工艺去除埋氧层，以使器件层100暴露，形成的结构如图6所示。之后，针对器件层100，通过TSV工艺从器件层100的第二侧刻蚀一定深度的通孔，并停留在第二引线层302区域，随后对通孔内壁进行绝缘保护，再通过溅射或电镀金属的方法在通孔内壁、底部和器件层100第二侧外部生长金属以形成导电结构500，导电结构500由此实现将引线层300引导至植球位置以形成电导通，最终形成的结构如图2所示，需要说明的是，暴露的器件层100由于具有较小的深宽比要求，故对器件层100进行刻蚀通孔可以减小通孔的刻蚀难度，降低工艺难度。

本申请提供另一示例性的制备芯片结构的方法，在该方法中，提供SOI硅片和普通硅片，所述SOI硅片包括依次叠层的硅衬底、埋氧层以及器件层100，所述器件层100具有相背设置的第一侧和第二侧。采用离子注入工艺于器件层100第一侧的上表层制备压敏层200和引线层300，引线层300是与压敏层200进行欧姆接触的掺杂引线，引线层300位于器件层100第一侧表面内，且于器件层100第一侧的表面沉积第一隔离层400以覆盖压敏层200、引线层300和器件层100，形成的结构如图7所示。进一步地，于普通硅片表面刻蚀凹槽，凹槽的正投影区域覆盖压敏层200，通过硅硅键合或金属键合工艺将普通硅片的凹槽一侧的表面与SOI硅片的第一隔离层400表面相键合，通过机器研磨法去除硅衬底，再通过刻蚀工艺去除埋氧层以暴露器件层100，形成的结构如图8所示。最后通过TSV工艺由器件层100第二侧刻蚀一定深度的通孔，并停留在引线层300区域，随后对通孔内壁进行绝缘保护，再通过溅射或电镀金属的方法在通孔内壁、底部和器件层100第二侧外部生长金属以形成导电结构500，导电结构500由此实现将引线层300引导至植球位置以形成电导通，最终形成的结构如图1所示。

本申请还提供一种压力传感器，包括如上述实施例所述的芯片结构。所述压力传感器中的芯片结构采用引线层内置的方式，可以减小芯片封装体积，且无需后期的充油保护，后期通过一次回流焊即可完成芯片封装，大大简化工艺流程，进一步地，由于压敏层位于凹槽的正投影区域内，形成压敏层封装于凹槽形成的真空腔内的效果，避免压敏层直接暴露于被测环境中，有效提高芯片的抗干扰能力及对严苛环境的选择的适应性。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片结构，其特征在于，包括：

器件层，具有相背设置的第一侧和第二侧，所述第一侧的上表层形成有电连接的压敏层及引线层；

第一隔离层，位于所述器件层的所述第一侧，并覆盖所述压敏层及所述引线层；

导电结构，位于所述器件层的所述第二侧并贯穿所述器件层至与所述引线层电连接，且所述导电结构与所述器件层中除所述引线层外的剩余部分相绝缘，所述导电结构用于将所述引线层引出至所述第二侧外部。

2.根据权利要求1所述的芯片结构，其特征在于，所述第一隔离层包括：

第一绝缘层，位于所述器件层的所述第一侧，并覆盖所述压敏层及引线层；其中，所述引线层自所述器件层的上表层贯穿延伸至所述第一绝缘层背离所述器件层的表面；

第二绝缘层，位于所述第一绝缘层背离所述器件层的一侧，并覆盖延伸至所述第一绝缘层表面的引线层；

其中，所述导电结构贯穿所述器件层、所述第一绝缘层，以与位于所述第一绝缘层表面的引线层电连接。

3.根据权利要求2所述的芯片结构，其特征在于，所述引线层包括：

第一引线层，位于所述第一侧的上表层中，且与所述压敏层相邻接；

第二引线层，位于所述第一绝缘层的表面，并贯穿所述第一绝缘层至所述第一引线层；

其中，所述第二绝缘层覆盖所述第二引线层。

4.根据权利要求1所述的芯片结构，其特征在于，所述压敏层和所述引线层的数量分别为多个，且相邻的两个所述引线层间隔设置及相邻的两个所述压敏层相间隔；

其中，所述导电结构的数量对应为多个，每一个所述导电结构分别用于将对应的所述引线层引出至所述器件层第二侧的外部。

5.根据权利要求1至4任一项所述的芯片结构，其特征在于，还包括：

支撑层，位于所述第一隔离层背离所述器件层的一侧，与所述第一隔离层表面键合。

6.根据权利要求5所述的芯片结构，其特征在于，所述支撑层靠近所述第一隔离层一侧的表面设有凹槽；

其中，所述压敏层在所述支撑层的正投影区域位于所述凹槽内。

7.根据权利要求1至4任一项所述的芯片结构，其特征在于，所述器件层还包括：

第二隔离层，位于所述器件层的所述第二侧并贯穿所述器件层；

其中，所述导电结构位于所述第二隔离层背离所述器件层的一侧并贯穿所述第二隔离层，以与所述引线层电连接并与所述剩余部分相绝缘。

8.根据权利要求7所述的芯片结构，其特征在于，所述器件层开设有第一通孔，所述第二隔离层填充所述第一通孔并延伸至所述器件层背离所述第一隔离层的表面上；

所述导电结构位于所述第二隔离层背离第一隔离层的表面，并贯穿所述第二隔离层至所述引线层。

9.根据权利要求8所述的芯片结构，其特征在于，所述第二隔离层开设有贯穿至所述引线层的第二通孔，所述第二通孔在所述器件层中的正投影处于所述第一通孔在所述器件层中的正投影内部，所述导电结构包括：

第一导电体，填充所述第二通孔，以与所述引线层电连接；

第二导电体，位于所述第二隔离层背离第一隔离层的表面，并覆盖所述第一导电体。

10.一种压力传感器，其特征在于，包括如权利要求1至9任一项所述的芯片结构。