CN219801901U - 一种配电台区拓扑识别装置 - Google Patents

Abstract

本实用新型公开了一种配电台区拓扑识别装置，其中，所述配电台区拓扑识别装置包括：MCU控制单元、特征信号注入单元、采集单元、选频放大单元和电源管理单元；所述MCU控制单元通过导线与所述特征信号注入单元电性输出连接，所述特征信号注入单元与电力线电性连接；所述MCU控制单元通过导线与所述选频放大单元电性输入连接，所述选频放大单元通过导线与所述采集单元电性输入连接，所述采集单元与电力线电性连接；所述电源管理单元与电力线电性连接。本实用新型解决了如何准确且快速的进行拓扑识别并输出拓扑识别结果的技术问题。

Description

一种配电台区拓扑识别装置

技术领域

本实用新型涉及智能电网技术领域，尤其涉及一种配电台区拓扑识别装置。

背景技术

在智能电网发展过程中，为了实现“可测、可观、可控”的目标，推进以故障自愈为方向的配网自动化建设，台区拓扑识别是推进数字化配电网建设的必要技术基础。传统配电台区主要通过人工维护的档案建立拓扑关系，但是由于现场线路复杂、设备数量繁多、设备安装隐秘等问题，仍存在精细化程度不高、图实不符、智能识别手段缺乏等问题，难以满足配电台区精细化管理要求。现有台区拓扑识别关系精准识别的方案中，基于大数据分析的识别方案所需数据量大，识别周期长，识别准确度也受负荷波动影响；而基于电信号畸变的方案虽然识别迅速，准确率高，但是由于畸变信号太大，会影响供电质量，且存在一定的安全隐患，所以目前比较广泛应用的方案是基于特征电流注入的识别方法，电流注入方法比较简单，但是想从电网大背景下，将特征信号提取并识别出来，不同实现方法的识别效果有很大的差异，尤其是在背景电流大以及噪声干扰严重的工业配电网环境下，微弱的特征信号极可能被大的背景噪声淹没，给我们提取并识别特征信号造成了极大的困难。目前，特征电流注入式的拓扑识别，其特征电流信号比较微弱，电流峰值不高于600mA，一般在400mA以下；而电网环境下，台区工频电流背景普遍达到1000A以上，极限情况可达3000A，即峰值可能达到4242A，特征信号和背景信号相差10000倍以上，需要在如此大的背景下分辨特征信号，若只是将采样信号等比例缩放，对采集设备的动态响应范围以及精度要求太高，往往会出现大电流背景下识别结果不准确以及识别成功率低的问题。因此，亟待提出一种配电台区拓扑识别装置，解决如何准确且快速的进行拓扑识别并输出拓扑识别结果的技术问题。

实用新型内容

本实用新型的主要目的是提供一种配电台区拓扑识别装置，旨在解决如何准确且快速的进行拓扑识别并输出拓扑识别结果的技术问题。

为实现上述目的，本实用新型提供一种配电台区拓扑识别装置，其中，所述配电台区拓扑识别装置包括：MCU控制单元、特征信号注入单元、采集单元、选频放大单元和电源管理单元；所述MCU控制单元通过导线与所述特征信号注入单元电性输出连接，所述特征信号注入单元与电力线电性连接；所述MCU控制单元通过导线与所述选频放大单元电性输入连接，所述选频放大单元通过导线与所述采集单元电性输入连接，所述采集单元与电力线电性连接；所述电源管理单元与电力线电性连接。

优选方案之一，所述MCU控制单元包括处理器D1；

所述处理器D1的10引脚与所述选频放大单元连接；

所述处理器D1的29引脚与所述特征信号注入单元连接。

优选方案之一，所述特征信号注入单元包括全波整流电路；所述全波整流电路包括整流桥BR1，所述整流桥BR1的1引脚与电力线的零线连接，所述整流桥BR1的2引脚与电力线的火线连接，所述整流桥BR1的3引脚与电流注入控制电路连接，所述整流桥BR1的4引脚接地。

优选方案之一，所述特征信号注入单元包括自取电电路，所述自取电电路包括MOS管Q1，所述MOS管Q1的栅极通过电阻R10与VDC端连接，所述MOS管Q1的源极与电阻R7连接，所述电阻R7的另一端分别与电流注入控制电路和电阻R3连接，所述电阻R3的另一端分别与电容C13、稳压二极管V1和MOS管Q1的栅极连接，所述电容C13和所述稳压二极管V1的另一端接地。

优选方案之一，所述特征信号注入单元包括电流注入控制电路，所述电流注入控制电路包括光耦D2，所述光耦D2的1引脚接VCC端；所述光耦D2的2引脚与三极管VT2的集电极连接，所述三极管的基极通过动态响应电路与所述MCU控制单元连接，所述三极管的发射极接地；所述光耦D2的3引脚分别与互补驱动电路和电阻R21连接，所述电阻R21的另一端接地，所述互补驱动电路通过电阻R14与MOS管Q2的栅极连接，所述MOS管Q2的栅极还与电阻R18、电容C18和稳压二极管V2连接，所述MOS管Q2的源极分别与全波整流电路和自取电电路连接，所述MOS管Q2的漏极与电阻R19连接，所述电阻R18、电容C18、稳压二极管V2、电阻R19接地；所述光耦D2的4引脚接VDC端。

优选方案之一，所述动态响应电路包括电阻R16，所述电阻R16的一端分别与MCU控制单元和电容C16连接，所述电容C16的另一端与电阻R15连接，所述电阻R15的另一端分别与二极管VD2、电阻R17和三极管VT2的基极连接，所述电阻R16、二极管VD2和电阻R17的另一端接地。

优选方案之一，所述采集单元包括采集电路，所述采集电路包括电流互感器T1，所述电流互感器的1引脚和2引脚分别与双二极管V3和双二极管V4连接，所述双二极管V3的另一端与所述双二极管V4的另一端连接；所述电流互感器的1引脚和2引脚还与第一滤波电路的输入端连接，所述第一滤波电路的输出端分别与电阻R22、电阻R23和选频放大单元连接，所述电阻R22和电阻R23的另一端接地。

优选方案之一，所述第一滤波电路包括电容C20，所述电容C20的一端分别与双二极管V3和电感L1连接，所述电容C20的另一端分别与电容C22和地端连接，所述电容C22的另一端与电感L2连接，所述电感L2的另一端分别与电阻R23和电容C21连接，所述电容C21的另一端分别与电容C19和地端连接，所述电容C19的另一端分别与电阻R22和电感L1的另一端连接。

优选方案之一，所述选频放大单元包括共模输出转化电路，所述共模输出转化电路包括运算放大器U1A，所述运算放大器U1A的1、2引脚接VCC端；所述运算放大器U1A的3引脚分别与电阻R24和电阻R26连接，所述电阻R26的另一端与采集单元连接；所述运算放大器U1A的4引脚分别与电阻R28和电阻R31连接，所述电阻R28的另一端与采集单元连接，所述电阻R31的另一端接地；所述运算放大器U1A的5引脚分别与电阻R24和选频放大电路连接。

优选方案之一，所述选频放大单元包括选频放大电路，所述选频放大电路包括运算放大器U1B的1引脚分别与电阻R25和电容C24连接，所述电容C24的另一端通过电阻R27与共模输出转化电路连接，所述电阻R25的另一端分别与电容C23和运算放大器U1B的3引脚连接，所述电容C23的另一端与电容C24的另一端连接；所述运算放大器U1B的2引脚分别与电阻R30和电阻R32连接，所述电阻R30的另一端接VCC端，所述电阻R32的另一端接地；所述运算放大器U1B的3引脚通过第二滤波电路与所述MCU控制单元连接。

本实用新型的上述技术方案中，该配电台区拓扑识别装置包括：MCU控制单元、特征信号注入单元、采集单元、选频放大单元和电源管理单元；所述MCU控制单元通过导线与所述特征信号注入单元电性输出连接，所述特征信号注入单元与电力线电性连接；所述MCU控制单元通过导线与所述选频放大单元电性输入连接，所述选频放大单元通过导线与所述采集单元电性输入连接，所述采集单元与电力线电性连接；所述电源管理单元与电力线电性连接。本实用新型通过选频放大单元对采集单元采集的特征信号进行选频放大，在增大特征信号以及提高采样准确率的同时，缩小其与背景信号的差异，提高拓扑识别成功率，解决了如何准确且快速的进行拓扑识别并输出拓扑识别结果的技术问题。

附图说明

为了更清楚地说明本实用新型实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型实施例一种配电台区拓扑识别装置的结构示意图。

图2为本实用新型实施例MCU控制单元的示意图；

图3为本实用新型实施例全波整流电路的示意图；

图4为本实用新型实施例自取电电路的示意图；

图5为本实用新型实施例电流注入控制电路的示意图；

图6为本实用新型实施例采集单元和选频放大单元的组合示意图；

图7为本实用新型实施例共模输出转化电路的等效模型示意图；

图8为本实用新型实施例选频放大电路的等效模型示意图。

附图标号说明：

1、MCU控制单元；2、特征信号注入单元；3、选频放大单元；4、采集单元；5、电源管理单元；6、外围设备。

本实用新型目的的实现、功能特点及优点将结合实施方式，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本实用新型的一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

需要说明，本实用新型实施方式中所有方向性指示(诸如上、下……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本实用新型中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。

并且，本实用新型各个实施方式之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

参见图1，根据本实用新型的一方面，本实用新型提供一种配电台区拓扑识别装置，其中，所述配电台区拓扑识别装置包括：MCU控制单元1、特征信号注入单元2、采集单元4、选频放大单元3和电源管理单元5；

所述MCU控制单元1通过导线与所述特征信号注入单元2电性输出连接，所述特征信号注入单元2与电力线电性连接；所述MCU控制单元1通过导线与所述选频放大单元3电性输入连接，所述选频放大单元3通过导线与所述采集单元4电性输入连接，所述采集单元4与电力线连接；所述电源管理单元5与电力线连接。

具体地，在本实施例中，所述MCU控制单元1可选用HC32F460型号的MCU，所述MCU控制单元1是一种基于ARM Corex-M4，最高工作频率为168MHz的高性能微处理器，集成了512KB的Flash，192KB的SRAM，并提供两个独立的ADC以及多路对外通信接口，本实用新型不进行具体限定，所述MCU控制单元1可根据具体需要进行设定。

具体地，在本实施例中，所述MCU控制单元1用于输出特定调制信号，并通过所述调制信号控制所述特征信号注入单元2产生特征电流，以及用于接收所述选频放大单元3采集的其他配电台区拓扑识装置产生的特征信号；所述MCU控制单元1包括处理器D1；所述处理器D1的10引脚与所述选频放大单元3连接，所述10引脚为ADC引脚，所述选频放大单元3通过所述ADC引脚将采集并处理后的信号TP_signal传输至处理器D1，通过所述处理器D1判断采集的特征信号中是否包含特征电流信息，依次判断此刻是否有其他设备注入特征电流；所述处理器D1的29引脚与所述特征信号注入单元2连接，所述29引脚为PWM输出接口CTRL，该29引脚配置为低电平，当装置需要注入特征电流时，处理器D1会根据需要控制该引脚输出特征规律的调制信号，还可以通过调整调制信号的占空比来微调特征电流的有效值。

具体地，在本实施例中，所述处理器D1的1引脚和2引脚配置为UART口，可用于处理器D1的本地维护；所述处理器D1的5引脚分别与电容C3和晶振Y1的1引脚连接，所述晶振Y1的2引脚分别与电容C6和处理器D1的6引脚连接；所述处理器D1的7引脚分别电阻R1和电容C7连接，所述电阻R1的另一端接电源端；所述处理器D1的8、23、35、47引脚接地，所述处理器D1的9引脚分别与电容C8、电容C9以及电源端连接；所述处理器D1的22引脚通过电容C10接地；所述处理器D1的24引脚分别与电容C11、电容C12以及电源端连接；所述处理器D1的36引脚分别与电容C4、电容C5以及电源端连接；所述处理器D1的48引脚分别与电容C1、电容C2以及电源端连接，所述电容C6、晶振Y1的3、4引脚、电容C3、电容C1、电容C2、电容C7、电容C8、电容C9、电容C11、电容C12、电容C4、电容C5的另一端接地；所述处理器D1的39、43引脚为串口，用于处理器D1与外围设备6进行通信；所述电容C1、电容C2、电容C4、电容C5、电容C8、电容C9、电容C10、电容C11、电容C12为去耦电容，用于防止外部电源噪声影响处理器D1的性能，同时防止处理器D1产生的噪声传到至电源线上，影响其他用电芯片；所述晶振Y1为处理器D1提供外部时钟源，所述电容C1和电容C6为晶振负载电容，用于匹配晶振内部谐振电路，使电路易于启振并处于合理的激励状态下，所述电阻R1和电容C7用于MCU控制单元1上电复位，使处理器D1在上电的瞬间，电容C7短暂的充电时间帮助芯片完成硬件初始化。

具体地，在本实施例中，所述特征信号注入单元2包括全波整流电路；所述全波整流电路包括整流桥BR1，所述整流桥BR1的1引脚分别与电阻R9和电阻RV1连接，所述电阻R9的另一端与电力线的零线连接，所述整流桥BR1的2引脚通过电阻R8与自恢复保险丝F1连接，所述自恢复保险丝F1的另一端分别与电阻RV1的另一端以及电力线的火线连接，所述整流桥BR1的3引脚与电流注入控制电路连接，所述整流桥BR1的4引脚接地，通过所述整流桥BR1将电力线火线和零线两端的交流电压进行整流，去掉电压正弦信号的负半周，整流成直流电压V_TP；所述电阻RV1为压敏电阻，起保护作用，在电力线火线和零线之间电压过高时会动作，将两端电压钳位到后级电路可承受的安全范围内，确保后级电路的期间不会因浪涌而损坏；所述自恢复保险丝F1起限流保护作用，当电流过高时，保险丝会断开，以防止电流过大损坏器件或电路，所述电阻R8和电阻R9为分压电阻，通过所述电阻R8和电阻R9为后级电路的功率期间分担部分电压，降低其功耗。

具体地，在本实施例中，所述特征信号注入单元2包括自取电电路，所述自取电电路包括MOS管Q1，所述MOS管Q1的漏极通过电阻R10与VDC端连接，所述MOS管Q1的源极依次与电阻R7、电阻R2连接，所述电阻R2的另一端分别与电流注入控制电路和电阻R6连接，所述电阻R6的另一端依次通过电阻R5、电阻R4与电阻R3连接，所述电阻R3的另一端分别与电容C13、稳压二极管V1和MOS管Q1的栅极连接，所述电容C13和所述稳压二极管V1的另一端接地；所述稳压二极管V1可将MOS管Q1的栅极电压V_G稳定到恒定电压，通过电阻R3、电阻R4、电阻R5、电阻R6电阻R10进行限流保护，电容C13可保证过零点附近V_G的电压稳定，当V_TP≥V_G-V_GSth时，MOS管Q1将工作在恒流区，此时V_GS≈V_GSth，则MOS管Q1的源极电压V_S≈V_G-V_GSth，进而实现VDC电压恒定；所述电阻R2、电阻R7起分压作用，可降低MOS管Q1漏极与源极间的压差，减小MOS管Q1的功耗；所述自取点电路还包括电容C14，所述电容C14的一端与VDC端连接，所述电容C14的另一端接地；所述电容C14为储能电容，用于保证VDC在过零点附近的电压稳定。

具体地，在本实施例中，所述特征信号注入单元2包括电流注入控制电路，所述电流注入控制电路包括光耦D2，所述光耦D2的1引脚通过电阻R11与VCC端连接，所述电阻R11为限流上拉电阻；所述光耦D2的2引脚与三极管VT2的集电极连接，所述三极管的基极通过动态响应电路与所述MCU控制单元1连接，所述三极管的发射极接地；所述光耦D2的3引脚通过电阻R12与互补驱动电路连接，所述电阻R12为限流电阻，所述光耦D2的3引脚还与电阻R21连接，所述电阻R21的另一端接地，所述电阻R21为光耦D2的3引脚提供初始状态，保证其默认电平为低电平；所述互补驱动电路分别与电阻R14和二极管VD1连接，所述电阻R14的另一端与MOS管Q2的栅极连接，所述二极管VD1的另一端通过电阻R13与MOS管Q2的栅极连接，所述MOS管Q2的栅极还与电阻R18、电容C18和稳压二极管V2连接，所述MOS管Q2的源极分别与全波整流电路和自取电电路连接，所述MOS管Q2的漏极分别与电容C17、电阻R19、电阻R20连接，所述电容C17的另一端与MOS管Q2的栅极连接，所述电阻R18、电容C18、稳压二极管V2、电阻R20、电阻R19接地，所述电阻R18可保证过零点附近电压稳定，所述电容C17为滤波电容，可防止MOS管Q2导通或截止瞬间电流产生急剧变化，出现过冲；所述光耦D2的4引脚分别与VDC端和电容C15连接，所述电容C15的另一端接地，所述电容C15为储能电容，可保证VDC电压在光耦开合过程中的稳定性；当光耦D2的1、2引脚有电流通过时，光耦D2内部发光二极管动作，光耦D2的3、4引脚导通。

具体地，在本实施例中，所述动态响应电路包括电阻R16，所述电阻R16的一端分别与MCU控制单元1和电容C16连接，所述电容C16的另一端与电阻R15连接，所述电阻R15的另一端分别与二极管VD2、电阻R17和三极管VT2的基极连接，所述电阻R16、二极管VD2和电阻R17的另一端接地；所述电阻R16为CTRL提供硬件初始化电平，保证CTRL在未被软件接管之间保持低电平状态，所述电容C16为隔直电容，所述电阻R15为限流电阻，所述二极管VD2为钳位二极管，所述电阻R17为回流电阻，只有当CTRL电压发生高低变化时，三极管VT2基极电压才会发生相应的变化，防止单片机跑飞造成的状态“锁死”。

具体地，在本实施例中，所述互补驱动电路包括三极管VT1和三极管VT3，所述三极管VT1的集电极接VDC端，所述三极管VT1的基极与电阻R12连接，所述三极管VT1的发射极分别与三极管VT3的发射极、电阻R14和二极管VD1连接，所述三极管VT3的基极与电阻R21的一端连接，所述三极管VT3的集电极接地；所述三极管VT1和三极管VT3状态互斥，当CTRL信号由低变高，三极管VT3基极也相应变高，光耦D2的3、4引脚导通，三极管VT1导通，VT3截止，VDC可通过限流电阻R14将MOS管Q2的栅极拉高，在通过二极管V2稳压，与上述自取电电路相似，当V_TP≥V_G-V_GSth时，MOS管Q2将工作在恒流区，此时V_GS≈V_GSth，则MOS管Q2的源极电压V_S≈V_G-V_GSth，进而即可通过恒流负载电阻R19和电阻R20产生恒定电流，当CTRL信号由高变低，三极管VT2基极相应遍地，光耦D2的3、4引脚截止，三极管VT1截止，三极管VT3导通，MOS管Q2的栅极的惨压可通过限流电阻R13、二极管VD1经三极管VT3加速泄放，其中，电阻R13的阻值远小于R14，MOS管Q2快速截止，此时无电流产生；电阻R18可保证MOS管Q2的栅极初始化电平为低，防止误动作。

具体地，在本实施例中，所述采集单元4包括采集电路，所述采集电路包括电流互感器T1，所述电流互感器的1引脚和2引脚分别与双二极管V3和双二极管V4连接，所述双二极管V3的另一端与所述双二极管V4的另一端连接；所述电流互感器的1引脚和2引脚还与第一滤波电路的输入端连接，所述第一滤波电路的输出端分别与电阻R22、电阻R23和选频放大单元3连接，所述电阻R22和电阻R23的另一端接地；通过电流互感器T1采集上一配电网拓扑识别装置中特征信号注入单元2产生的特征信号，双二极管V3和双二极管V4构成双向保护，经过第一滤波电路初步滤除特征信号中的高频干扰，其中所述电阻R22和电阻R23为采样电阻，在电流互感器T1的负载电阻范围内选择，可将采集到的特征信号转换成电压信号，其中所述特征信号为电流信号，此时经过转换后的电压信号依然为一组差模信号；所述采集单元4用于采集上一配电台区拓扑识别装置中特征信号注入单元2产生的特征信号，所述特征信号经电力线被电流互感器T1采样后传输至工模输出转化电路。

具体地，在本实施例中，所述第一滤波电路为π型LC滤波电路，所述π型滤波电路包括电容C20，所述电容C20的一端分别与双二极管V3和电感L1连接，所述电容C20的另一端分别与电容C22和地端连接，所述电容C22的另一端与电感L2连接，所述电感L2的另一端分别与电阻R23和电容C21连接，所述电容C21的另一端分别与电容C19和地端连接，所述电容C19的另一端分别与电阻R22和电感L1的另一端连接；通过所述π型LC滤波电路初步将采集的特征信号中的高频干扰信号进行滤除；本实用新型不进行具体限定，具体可根据需要进行设定。

具体地，在本实施例中，所述选频放大单元3包括共模输出转化电路，所述共模输出转化电路包括运算放大器U1A，所述运算放大器U1A的1、2引脚接VCC端；所述运算放大器U1A的3引脚分别与电阻R24和电阻R26连接，所述电阻R26的另一端与电阻R23连接；所述运算放大器U1A的4引脚分别与电阻R28和电阻R31连接，所述电阻R28的另一端与电阻R22连接，所述电阻R31的另一端接地；所述运算放大器U1A的5引脚分别与电阻R24和选频放大电路连接；其中，所述电阻R24、R26、电阻R28、电阻R31阻值相等，若所述共模输出转化电路中输入信号两端电压为U_in，U_in包括U_i1和U_i2，输出信号到地电压为U_out，运放正负输入端的电压分别为U_A+和U_A-，根据虚短虚断原理，如图7所示，可以得到：U_A+＝U_A-；

其中，R24＝R26＝R28＝R31，因此，U_out＝(U_i2-U_i1)。

具体地，在本实施例中，所述选频放大单元3包括选频放大电路，所述选频放大电路包括运算放大器U1B的1引脚分别与电阻R25和电容C24连接，所述电容C24的另一端通过电阻R27与共模输出转化电路中运算放大器U1A的5引脚连接，所述电阻R25的另一端分别与电容C23和运算放大器U1B的3引脚连接，所述电容C23的另一端与电容C24的另一端连接；所述运算放大器U1B的2引脚分别与电阻R30和电阻R32连接，所述电阻R30的另一端接VCC端，所述电阻R32的另一端接地；所述运算放大器U1B的3引脚通过第二滤波电路与所述MCU控制单元1中处理器D1的10引脚连接；通过所述选频放大单元3对采集的特征信号进行选频放大，对特征电流所在频段的信号进行放大，对工频背景信号进行抑制，以减小特征信号与背景信号的差异，提高拓扑识别成功率，以及确保在处理后的信号不会超出采样电压范围，造成削顶。其中，电容C23与电容C24的容值相同，若所述选频放大电路输入信号两端电压为V_in，输出信号到地电压为V_out，运放正负输出端的电压分别为V_B+和V_B-，如图8所示，令A点的点位为V_A，根据电压电流关系以及虚短虚断定理可得：

V_B+＝V_B-＝0 (1)

jωC₂₄(V_A-V_B-)+(V_out-V_B-)/R₂₅＝0 (2)

(V_A-V_in)/R₂₇+(V_A-V_out)jωC₂₃+(V_A-V_B-)jωC₂₄＝0 (3)

令V_A'＝V_A-V_-，V_i'_n＝V_in-V_-，V′_out＝V_out-V_-，将式(1)代入式(2)、(3)，可得：

jωC₂₄V_A′+V_out′/R₂₅＝0 (4)

V_A′(1/R₂₇+jωC₂₃+jωC₂₄)-V_out′jωC₂₃-V_in′/R₂₇＝0 (5)

将式(4)代入式(5)，可得：

H(jω)′＝V_out′/V_in′＝R₂₅/R₂₇{j[1/R₂₇/ωC₂₄-ωC₂₃R₂₅]-(C₂₃+C₂₄)/C₂₄} (6)

令其虚部为0，则中心频率为：

H(jf₀)＝-R₂₅/[(1+C₂₃/C₂₄)R₂₇] (8)

其中，C23＝C24＝C；

中心频率：

中心频率出的放大倍数为：H(jf₀)＝-R₂₅/2R₂₇

任意频率的输入输出比为：H(jω)＝R₂₅/{R₂₇{j[1/R₂₇/ωC-ωCR₂₅]-2}}

将上述计算式代入H(jw)，将其简化为H(jω)＝-(a+bj)的形式，则选频放大后的信号与原始信号相位差为：

通过任意频率出的输入输出比的计算以及选频放大后信号与原信号相位差，实现采样数据反推原始数据，进一步实现电网中的工频电流大小和注入的特征电流大小的实时反馈。

具体地，在本实施例中，所述第二滤波电路包括电阻R29和电容C25，所述电阻R29与运算放大器U1B的3引脚连接，所述电阻R29的另一端分别与所述MCU控制单元1中处理器D1的10引脚以及电容C25连接，所述电容C25的另一端接地；通过所述第二滤波电路在信号输入到处理器D1之前，进一步滤除信号中的高频干扰，保证信号的稳定性；本实用新型不进行具体限定，具体可根据需要进行设定。

具体地，在本实施例中，所述配电台区拓扑识别装置还包括电源管理单元5和外围设备6，所述电源管理单元5与所述电力线连接，所述电力线包括火线和零线，所述电力线的电力由市电提供；所述电源管理单元5用于给各单元电路进行供电；所述外围设备6与所述MCU控制单元1连接，所述外围设备6用于实现所述配电台区拓扑识别装置的其他功能，本实用新型不进行具体限定，具体可根据需要进行设定。

具体地，在本实施例中，所述配电台区拓扑识别装置既可以作为拓扑识别的发送设备，也可以作为识别设备，用于台区中各层级的拓扑识别设备中，当作为发送设备时，处理器D1输出特定规则的调制型号，信号中包含特征码信息，特征码中每一个比特位对应的信号位宽时间为T，调制信号的调制防止为：如果特征码的某一比特位为1，则在对应的时间T内输出特定频率的方波信号，如果特征码的某一比特位为0，则在对应的时间T保持低电平；调制信号连接到特征信号注入单元2，当调制信号为高时，会在电力线上产生恒定的电流，当调制信号为低时，则不会产生电流；这样，就能在电力线上注入与调制信号相对应的特征电流信号，其不仅频率与调制信号的方波频率一致，还包含了调制信号中的特征码信息。当作为识别设备时，会通过电流互感器T1实时采集电力线上的电流，输入到选频放大单元3，通过选频放大后的信号在连接至处理器D1的ADC引脚，处理器D1通过分析特定频率的采样数据，对比特征电流信号的特征码，即可判断出是否采集到特征电流，以此判断拓扑关系。在台区内，电力线上的电流方向是固定的，只会从下级设备流向上级设备，也即只会从下级配电台区拓扑识别装置流向上级配电台区拓扑识别装置，最终都流向台区变压器，所以发送设备注入的特征电流，只会被其上级设备所识别，也即下级配电台区拓扑识别装置中特征信号注入单元2输出的特征电流，经电力线传输，只会被上级配电台区拓扑识别装置中的采集单元4所识别，因此，台区终端通过通知台区内所有设备先后注入特征电流，在收集所有设备的拓扑识别信息，即可得到整个台区的拓扑关系，完成台区拓扑识别。

以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的实用新型构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围。

Claims (10)

1.一种配电台区拓扑识别装置，其特征在于，所述配电台区拓扑识别装置包括：MCU控制单元、特征信号注入单元、采集单元、选频放大单元和电源管理单元；所述MCU控制单元通过导线与所述特征信号注入单元电性输出连接，所述特征信号注入单元与电力线电性连接；所述MCU控制单元通过导线与所述选频放大单元电性输入连接，所述选频放大单元通过导线与所述采集单元电性输入连接，所述采集单元与电力线电性连接；所述电源管理单元与电力线电性连接。

2.根据权利要求1所述的一种配电台区拓扑识别装置，其特征在于，所述MCU控制单元包括处理器D1；

所述处理器D1的10引脚与所述选频放大单元连接；

所述处理器D1的29引脚与所述特征信号注入单元连接。

3.根据权利要求1所述的一种配电台区拓扑识别装置，其特征在于，所述特征信号注入单元包括全波整流电路；所述全波整流电路包括整流桥BR1，所述整流桥BR1的1引脚与电力线的零线连接，所述整流桥BR1的2引脚与电力线的火线连接，所述整流桥BR1的3引脚与电流注入控制电路连接，所述整流桥BR1的4引脚接地。

4.根据权利要求1所述的一种配电台区拓扑识别装置，其特征在于，所述特征信号注入单元包括自取电电路，所述自取电电路包括MOS管Q1，所述MOS管Q1的栅极通过电阻R10与VDC端连接，所述MOS管Q1的源极与电阻R7连接，所述电阻R7的另一端分别与电流注入控制电路和电阻R3连接，所述电阻R3的另一端分别与电容C13、稳压二极管V1和MOS管Q1的栅极连接，所述电容C13和所述稳压二极管V1的另一端接地。

5.根据权利要求1所述的一种配电台区拓扑识别装置，其特征在于，所述特征信号注入单元包括电流注入控制电路，所述电流注入控制电路包括光耦D2，所述光耦D2的1引脚接VCC端；所述光耦D2的2引脚与三极管VT2的集电极连接，所述三极管的基极通过动态响应电路与所述MCU控制单元连接，所述三极管的发射极接地；所述光耦D2的3引脚分别与互补驱动电路和电阻R21连接，所述电阻R21的另一端接地，所述互补驱动电路通过电阻R14与MOS管Q2的栅极连接，所述MOS管Q2的栅极还与电阻R18、电容C18和稳压二极管V2连接，所述MOS管Q2的源极分别与全波整流电路和自取电电路连接，所述MOS管Q2的漏极与电阻R19连接，所述电阻R18、电容C18、稳压二极管V2、电阻R19接地；所述光耦D2的4引脚接VDC端。

6.根据权利要求5所述的一种配电台区拓扑识别装置，其特征在于，所述动态响应电路包括电阻R16，所述电阻R16的一端分别与MCU控制单元和电容C16连接，所述电容C16的另一端与电阻R15连接，所述电阻R15的另一端分别与二极管VD2、电阻R17和三极管VT2的基极连接，所述电阻R16、二极管VD2和电阻R17的另一端接地。

7.根据权利要求1所述的一种配电台区拓扑识别装置，其特征在于，所述采集单元包括采集电路，所述采集电路包括电流互感器T1，所述电流互感器的1引脚和2引脚分别与双二极管V3和双二极管V4连接，所述双二极管V3的另一端与所述双二极管V4的另一端连接；所述电流互感器的1引脚和2引脚还与第一滤波电路的输入端连接，所述第一滤波电路的输出端分别与电阻R22、电阻R23和选频放大单元连接，所述电阻R22和电阻R23的另一端接地。

8.根据权利要求7所述的一种配电台区拓扑识别装置，其特征在于，所述第一滤波电路包括电容C20，所述电容C20的一端分别与双二极管V3和电感L1连接，所述电容C20的另一端分别与电容C22和地端连接，所述电容C22的另一端与电感L2连接，所述电感L2的另一端分别与电阻R23和电容C21连接，所述电容C21的另一端分别与电容C19和地端连接，所述电容C19的另一端分别与电阻R22和电感L1的另一端连接。

9.根据权利要求1所述的一种配电台区拓扑识别装置，其特征在于，所述选频放大单元包括共模输出转化电路，所述共模输出转化电路包括运算放大器U1A，所述运算放大器U1A的1、2引脚接VCC端；所述运算放大器U1A的3引脚分别与电阻R24和电阻R26连接，所述电阻R26的另一端与采集单元连接；所述运算放大器U1A的4引脚分别与电阻R28和电阻R31连接，所述电阻R28的另一端与采集单元连接，所述电阻R31的另一端接地；所述运算放大器U1A的5引脚分别与电阻R24和选频放大电路连接。

10.根据权利要求1所述的一种配电台区拓扑识别装置，其特征在于，所述选频放大单元包括选频放大电路，所述选频放大电路包括运算放大器U1B的1引脚分别与电阻R25和电容C24连接，所述电容C24的另一端通过电阻R27与共模输出转化电路连接，所述电阻R25的另一端分别与电容C23和运算放大器U1B的3引脚连接，所述电容C23的另一端与电容C24的另一端连接；所述运算放大器U1B的2引脚分别与电阻R30和电阻R32连接，所述电阻R30的另一端接VCC端，所述电阻R32的另一端接地；所述运算放大器U1B的3引脚通过第二滤波电路与所述MCU控制单元连接。