CN219800044U - 一种基于数据变化的时钟门控低功耗电路 - Google Patents
一种基于数据变化的时钟门控低功耗电路 Download PDFInfo
- Publication number
- CN219800044U CN219800044U CN202320858242.9U CN202320858242U CN219800044U CN 219800044 U CN219800044 U CN 219800044U CN 202320858242 U CN202320858242 U CN 202320858242U CN 219800044 U CN219800044 U CN 219800044U
- Authority
- CN
- China
- Prior art keywords
- clock
- gate
- power consumption
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 210000001061 forehead Anatomy 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型目的是提供一种基于数据变化的时钟门控低功耗电路，包括：一个与门、一个异或门以及一个D触发器单元，其中，所述异或门的第一输入端连接D触发器单元的输出端，第二输入端以及D触发器单元的数据信号输入端共同作为时钟门控低功耗电路的数据信号输入端；所述第一与门的第一输入端连接异或门的输出端，第二输入端作为时钟门控低功耗电路的时钟信号输入端，输出端连接D触发器单元的时钟信号输入端；D触发器单元的输出端所为时钟门控低功耗电路的输出端。该电路无需通过设置系统工作模式，切换工作电路完成降低功耗，而是通过对输入数据的检测进行时钟开关的切换完成降低功耗。
Description
技术领域
本实用新型属于数字电路领域，具体说是一种基于数据变化的时钟门控低功耗电路。
背景技术
随着数字信号处理技术和数字电路工作速度的提高，芯片的设计日益复杂。对于SoC电路设计，不尽要考虑速度和面积，功耗也是被考虑的主要因素之一。在SoC电路中，电路的功耗主要包括两种：静态功耗和动态功耗。静态功耗主要由静电流和漏电电流等因素产生，动态功耗主要由电路中信号变化时产生的瞬态开路电流和负载电流引起。降低动态功耗是芯片设计的一个关键技术。
传统的降低功耗方式为在电路设计中加入低功耗工作模式，通过在线编程完成系统工作模式的变化，在不同的低功耗工作模式下，系统切换电路逐级关闭时钟、CPU和各个外设IP，以此来降低功耗。现有电路结构只能在低功耗模式下降低功耗，对于正常工作模式不能降低功耗。
实用新型内容
本实用新型提出一种基于数据变化的时钟门控低功耗电路，该电路无需通过设置系统工作模式，切换工作电路完成降低功耗，而是通过异或门对输入数据的检测进行时钟开关的切换完成降低功耗。
本实用新型为实现上述目的所采用的技术方案是：
一种基于数据变化的时钟门控低功耗电路，包括：一个与门、一个异或门以及一个D触发器单元，其中，
所述异或门的第一输入端连接D触发器单元的输出端，第二输入端以及D触发器单元的数据信号输入端共同作为时钟门控低功耗电路的数据信号输入端；
所述第一与门的第一输入端连接异或门的输出端，第二输入端作为时钟门控低功耗电路的时钟信号输入端，输出端连接D触发器单元的时钟信号输入端；
D触发器单元的输出端所为时钟门控低功耗电路的输出端。
还包括第二与门，所述第二与门的第一输入端作为时钟门控低功耗电路的时钟信号输入端，第二输入端作为时钟门控低功耗电路的片选信号输入端，输出端连接第一与门的第二输入端。
所述第二与门的输入分别为片选信号SEL以及时钟信号CK，输出为门控时钟信号GCLK1。
还包括处理器CPU，所述处理器CPU的数据信号输出端分别连接异或门的第二输入端以及D触发器单元的数据输入端，时钟信号输出端连接第二与门的第一输入端，片选信号输出端连接第二与门的第二输入端。
所述处理器CPU的输入为降压信号，输出分别为输入信号D、时钟信号CK以及片选信号SEL。
还包括低压降稳压器LDO，所述低压降稳压器LDO连接处理器CPU。
还包括低压降稳压器LDO，所述低压降稳压器LDO的输入为外部电压信号，输出为降压信号。
所述D触发器单元由多个D触发器构成，每个D触发器的数据信号输入端均与处理器CPU数据信号输出端相连，每个D触发器的时钟信号输入端均与第一与门的输出端相连，每个D触发器的输出端均所为时钟门控低功耗电路的输出端。
本实用新型具有以下有益效果及优点：
1.本实用新型通过异或门对输入数据与输出数据的比较，来产生门控时钟的使能信号。
2.门控时钟的输出作为后端触发器的时钟，以此来影响后端触发器是否工作，进而降低功耗。
附图说明
图1本实用新型的电路图；
图2本实用新型的电路时序图。
具体实施方式
下面结合附图及实施例对本实用新型做进一步的详细说明。
本实用新型目的是提供一种基于数据变化的时钟门控低功耗电路，该电路包括一个异或门、一个与门、n个D触发器、一个CPU、一个LDO。D是输入数据，CK是时钟信号，Q是输出数据，GCLK1是CK经片选信号SEL产生的门控时钟，GCLK2是GCLK1经EN使能后产生的门控时钟。
一种基于数据变化的时钟门控低功耗电路，包括：一个与门、一个异或门以及一个D触发器单元，其中，
所述异或门的输入分别为输入信号D以及D触发器单元的输出信号Q，输出为使能信号EN；
所述第一与门的输入分别为使能信号EN以及门控时钟信号GCLK1，输出信号为门控时钟信号GCLK2，并作为D触发器单元的输入信号。
还包括第二与门，所述第二与门的输入分别为片选信号SEL以及时钟信号CK，输出为门控时钟信号GCLK1。
还包括处理器CPU，所述处理器CPU的输入为降压信号，输出分别为输入信号D、时钟信号CK以及片选信号SEL。
还包括低压降稳压器LDO，所述低压降稳压器LDO的输入为外部电压信号，输出为降压信号。
所述D触发器单元由多个D触发器构成，每个D触发器的输入均为门控时钟信号GCLK2，所有D触发器的输出共同作为D触发器单元的输出信号Q，每个D触发器的输出分别作为时钟门控低功耗电路的输出。
该电路的工作原理为：当控制器CPU对某寄存器进行读写时，片选信号SEL会从低变为高，此时时钟产生GCLK1，输入数据D在经过D触发器后产生的输出数据Q与D之间时间差为一个CK周期，Q与D通过异或门的输出EN作为门控时钟的使能信号。当Q与D的值不一致时说明输入数据较上个时钟周期发生了变化，实时门控时钟的输出有效，数据D被传输到Q端，当Q与D的值一致时，说明输入数据的值未发生变化，此时，门控时钟的输出为0，后端的触发器没有时钟，不在工作，输出数据Q被锁住，此结构通过输出数据与输入数据的比较来控制时钟是否有效进而降低功耗。
图1是本实用新型所设计的电路原理，该电路包括一个异或门、一个与门、n个D触发器、一个CPU、一个LDO。D是输入数据，CK是时钟信号，Q是输出数据，GCLK1是CK经片选信号SEL产生的门控时钟，GCLK2是GCLK1经EN使能后产生的门控时钟，其中异或门的输入为当前输入数据D和D经过寄存器的输出Q，与门作为一个时钟门控单元，异或门的输出作为门控时钟的使能信号，寄存器的输入为输入数据，寄存器的时钟为门控时钟，当输入数据变化时，门控单元的输出时钟有效，后端寄存器工作。当输入数据不发生变化时，门控单元的输出时钟无效，后端寄存器不工作，输出数据被锁存住c。
数据Q是数据D经寄存器的输出，当该寄存器时钟GCLK2有效时，Q是D一个延迟的数据，当寄存器时钟无效时，Q的值被锁存住，维持时钟无效之前的数据。
当数据D在时钟上升沿到来前发生变化时，在时钟上升沿到来时，Q与D不相等，门控时钟的使能信号为1，D的值经过寄存器输出为Q；
当下一个时钟上升沿到来前，D的值若未发生变化，则Q与D的值相等，则门控时钟的使能信号为0，此时后端的额寄存器不工作，输出Q的值被锁存住。
整个电路通过D与D的延迟信号Q，通过比较来产生门控时钟的使能信号，确定后端寄存器是否工作。当输入数据不发生变化时，后端的额寄存器不公正，进而降低系统动态功耗。而不需要预先对系统的工作模式进行配置。
图2示意了根据本实用新型一实施方式的电路时序图，其中：
在T1时刻，数据D发生变化，此时Q尚未发生变化，D与Q的值不同，门控信号EN由0跳变为高，门控时钟GCLK2有效，后端触发器工作，输出Q，Q是D一个时钟的延迟。此时到达T2时刻，此时D未发生变化，D与Q的值相同，门控信号由1跳变为0。后端寄存器不工作，Q的值被锁存住。
Claims (8)
1.一种基于数据变化的时钟门控低功耗电路，其特征在于，包括：一个与门、一个异或门以及一个D触发器单元，其中，
所述异或门的第一输入端连接D触发器单元的输出端，第二输入端以及D触发器单元的数据信号输入端共同作为时钟门控低功耗电路的数据信号输入端；
所述第一与门的第一输入端连接异或门的输出端，第二输入端作为时钟门控低功耗电路的时钟信号输入端，输出端连接D触发器单元的时钟信号输入端；
D触发器单元的输出端所为时钟门控低功耗电路的输出端。
2.根据权利要求1所述的一种基于数据变化的时钟门控低功耗电路，其特征在于，还包括第二与门，所述第二与门的第一输入端作为时钟门控低功耗电路的时钟信号输入端，第二输入端作为时钟门控低功耗电路的片选信号输入端，输出端连接第一与门的第二输入端。
3.根据权利要求2所述的一种基于数据变化的时钟门控低功耗电路，其特征在于，所述第二与门的输入分别为片选信号SEL以及时钟信号CK，输出为门控时钟信号GCLK1。
4.根据权利要求1所述的一种基于数据变化的时钟门控低功耗电路，其特征在于，还包括处理器CPU，所述处理器CPU的数据信号输出端分别连接异或门的第二输入端以及D触发器单元的数据输入端，时钟信号输出端连接第二与门的第一输入端，片选信号输出端连接第二与门的第二输入端。
5.根据权利要求4所述的一种基于数据变化的时钟门控低功耗电路，其特征在于，所述处理器CPU的输入为降压信号，输出分别为输入信号D、时钟信号CK以及片选信号SEL。
6.根据权利要求1所述的一种基于数据变化的时钟门控低功耗电路，其特征在于，还包括低压降稳压器LDO，所述低压降稳压器LDO连接处理器CPU。
7.根据权利要求6所述的一种基于数据变化的时钟门控低功耗电路，其特征在于，还包括低压降稳压器LDO，所述低压降稳压器LDO的输入为外部电压信号，输出为降压信号。
8.根据权利要求1所述的一种基于数据变化的时钟门控低功耗电路，其特征在于，所述D触发器单元由多个D触发器构成，每个D触发器的数据信号输入端均与处理器CPU数据信号输出端相连，每个D触发器的时钟信号输入端均与第一与门的输出端相连，每个D触发器的输出端均所为时钟门控低功耗电路的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320858242.9U CN219800044U (zh) | 2023-04-18 | 2023-04-18 | 一种基于数据变化的时钟门控低功耗电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320858242.9U CN219800044U (zh) | 2023-04-18 | 2023-04-18 | 一种基于数据变化的时钟门控低功耗电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219800044U true CN219800044U (zh) | 2023-10-03 |
Family
ID=88186047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320858242.9U Active CN219800044U (zh) | 2023-04-18 | 2023-04-18 | 一种基于数据变化的时钟门控低功耗电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219800044U (zh) |
-
2023
- 2023-04-18 CN CN202320858242.9U patent/CN219800044U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7406588B2 (en) | Dynamically reconfigurable stages pipelined datapath with data valid signal controlled multiplexer | |
| US7181188B2 (en) | Method and apparatus for entering a low power mode | |
| US8604831B2 (en) | Integrated circuit, clock gating circuit, and method | |
| US8769332B2 (en) | Regional clock gating and dithering | |
| US6822481B1 (en) | Method and apparatus for clock gating clock trees to reduce power dissipation | |
| US8063692B2 (en) | Semiconductor integrated circuit | |
| US11558055B2 (en) | Clock-gating synchronization circuit and method of clock-gating synchronization | |
| US20140089708A1 (en) | Delaying interrupts in a microcontroller system | |
| Fayneh et al. | 4.1 14nm 6th-generation Core processor SoC with low power consumption and improved performance | |
| CN115114801B (zh) | 一种工业用微控制器超低功耗优化设计方法 | |
| TWI470410B (zh) | 電子系統及其電源管理方法 | |
| US7808273B2 (en) | Reducing leakage power in low power mode | |
| US8352794B2 (en) | Control of clock gating | |
| US8051313B2 (en) | Apparatus, system and method of power state control | |
| CN219800044U (zh) | 一种基于数据变化的时钟门控低功耗电路 | |
| US8892918B2 (en) | Method and system for waking on input/output interrupts while powered down | |
| CN115877935B (zh) | 一种嵌入式系统的电源管理方法及系统 | |
| CN115639897B (zh) | 一种实时电压控制模块 | |
| CN111459562A (zh) | 基于risc-v架构切换休眠模式的改进系统及方法 | |
| US5881297A (en) | Apparatus and method for controlling clocking frequency in an integrated circuit | |
| US10162914B1 (en) | Apparatus and method to force equivalent outputs at start-up for replicated sequential circuits | |
| CN220795674U (zh) | Mcu的低功耗定时器 | |
| Nag et al. | Low power transistor level synthesis of finite state machines using a novel dual gating technique | |
| Mogheer | A new technology for reducing power consumption in synchronous digital design using tri-state buffer | |
| CN116126117B (zh) | 一种片上功耗自动管理系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |