CN219643897U - 一种增强型gpio输出信号隔离双模驱动电路及转换卡 - Google Patents
一种增强型gpio输出信号隔离双模驱动电路及转换卡 Download PDFInfo
- Publication number
- CN219643897U CN219643897U CN202320813511.XU CN202320813511U CN219643897U CN 219643897 U CN219643897 U CN 219643897U CN 202320813511 U CN202320813511 U CN 202320813511U CN 219643897 U CN219643897 U CN 219643897U
- Authority
- CN
- China
- Prior art keywords
- resistor
- gpio
- power supply
- external load
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 61
- 238000006243 chemical reaction Methods 0.000 title abstract description 21
- 230000002159 abnormal effect Effects 0.000 claims abstract 2
- 230000009977 dual effect Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 230000002708 enhancing effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 5
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 3
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型提供一种增强型GPIO输出信号隔离双模驱动电路及转换卡，包括：控制信号增强模块，光电隔离模块，NPN/PNP双模输出模块。本实用新型能够满足普适性用于不同GPIO接口电信号规格设计的工业计算机主板输出之直流信号转换为满足不同外部负载电路对输出信号型式及强度需求的直流电信号，并确保工业计算机主板GPIO接口在使用过程中免受外部负载电路强异常信号的干扰或破坏。
Description
技术领域
本实用新型涉及电路技术领域，尤其涉及一种增强型GPIO输出信号隔离双模驱动电路。
背景技术
在工业控制领域，工业计算机所应用之计算机主板普遍带有通用输入/输出接口，又称GPIO接口。一般该接口电路为多路，并提供一路独立供电电源。该接口经常用于控制许多外部设备或者电路。然而，不同主板对该接口的电信号设计存在差异，导致不同主板的GPIO接口用于输出控制时，接口可提供的信号电压、最大驱动电流差异极大。电压信号设计范围一般在1.8V至5V，且存在信号电压小于GPIO接口供电电源电压的案例；驱动电流设计上限可大于10mA，下限可小于1mA。当前已存在的GPIO接口转换卡在主板接口一侧普遍仅适用于某一特定电信号设计的GPIO接口，且在外部负载一侧其输出信号型式在NPN型式或PNP型式中普遍仅提供其中一种，无法应对外部负载电路对输出型式需求的变化。因而亟需制作一种满足普遍适用性需求的GPIO接口转换卡。
发明内容
为解决上述问题，本实用新型提供一种增强型GPIO输出信号隔离双模驱动电路及GPIO转换卡，能够兼容不同主板的GPIO接口电信号设计差异，且输出型式可在NPN与PNP之间按需切换。
第一方面，本实用新型提供一种增强型GPIO输出信号隔离双模驱动电路，用于广泛适应不同主板GPIO接口做输出功能时，其接口电信号之电压和驱动电流设计差异，并对外部负载提供可切换输出型式的负载电流通过路径，且通过GPIO接口端与外部负载端的光电隔离，提升GPIO输出信号之信号电压与负载电流上限的同时确保主板使用安全。其所属负载的输入/输出端依负载输出型式需求被配置与负载电源电压端/接地端连接，所述增强型GPIO输出信号隔离双模驱动电路包括：
信号增强模块，其电路包括：
控制选择开关S1，所述控制选择开关公共端与主板GPIO接口相连，其中一档与第二电阻R2一端相连；
NMOS晶体管Q1，所述NMOS晶体管Q1的栅极与所述控制开关的另一档相连，所述NMOS晶体管Q1的源极与GPIO接口电源接地端相连；
第一电阻R1，所述第一电阻R1的一端与GPIO接口电源电压端相连；
PMOS晶体管Q2，所述PMOS晶体管Q2的栅极与第一电阻R1的另一端、NMOS晶体管Q1的漏极相连，所述PMOS晶体管Q2的源极与GPIO接口电源电压端相连，所述PMOS晶体管Q2的漏极与第二电阻R2一端、控制选择开关直连档相连；
第二电阻R2，所述第二电阻R2的另一端与光电隔离模块光耦阳极相连。
光电隔离模块，其电路包括：由复数个光电耦合器组成，光耦阴极均与GPIO接口电源接地端相连，光耦型号为GX817C。
NPN/PNP双模输出模块，其电路包括：
第三电阻R3，所述第三电阻R3一端与外部负载电源电压端相连，另一端与光电隔离模块中第一光耦集电极相连；
第四电阻R4，所述第四电阻R4一端与光电隔离模块中第一光耦发射极相连，另一端与外部负载电源接地端相连；
第五电阻R5，所述第五电阻R5一端与外部负载电源电压端相连，另一端与NMOS晶体管Q4栅极、第八电阻R8一端、NMOS晶体管Q5栅极和输出型式选择开关S2公共端相连；
第六电阻R6，所述第六电阻R6一端与第七电阻R7一端和PMOS晶体管Q7栅极相连，另一端与光电隔离模块第二光耦集电极相连；
第七电阻R7，所述第七电阻R7另一端与外部负载电源电压端相连；
PMOS晶体管Q7，所述PMOS晶体管Q7源极与外部负载电源电压端相连，所述PMOS晶体管Q7漏极与NMOS晶体管Q6漏极共同连接至外部负载信号输入端；
NMOS晶体管Q6，所述NMOS晶体管Q6栅极与光电隔离模块第一光耦发射极、NMOS晶体管Q5漏极和第四电阻R4一端相连，所述NMOS晶体管Q6源极与外部负载电源接地端相连；
NMOS晶体管Q5，所述NMOS晶体管Q5源极与外部负载电源接地端相连；
第八电阻R8，所述第八电阻R8另一端与NMOS晶体管Q4源极、输出型式选择开关S2其中一档和外部负载电源接地端相连；
NMOS晶体管Q4，所述NMOS晶体管Q4漏极与光电隔离模块第二光耦发射极相连；
输出型式切换控制开关S2，所述输出型式切换控制开关为SPDT类型两档开关，其开关另一档呈悬空态。
可选地，所述NMOS晶体管为2N7002K。
可选地，所述PMOS晶体管为PJM2319PSA。
第二方面，本实用新型提供一种转换卡，用于承载多路GPIO输出电路，其中每一路GPIO输出电路均采用如第一方面提供的增强型GPIO输出信号隔离双模驱动电路。
可选地，所述转换卡还包括：
信号与控制电源接口连接器，通过线缆与主板GPIO接口连接，用于将主板提供的GPIO输出信号及主板供电电源输入到多路所述增强型GPIO输出信号隔离双模驱动电路；
外部负载连接器，用于将外部负载电源及负载电路接入端与对应的每路增强型GPIO输出信号隔离双模驱动电路相连。
可选地，转换卡使用经修改的PCI-Express X1板卡机械结构，在PCI-Express X1标准金手指部分保留金手指板卡轮廓结构，但无金手指电气接触点，并去除PCI-Express板卡标准结构中的防错插挡块。
可选地，转换卡信号与控制电源接口连接器配套半预制线缆，线缆与转换卡之间的连接器已制作完毕，线缆与主板GPIO接口连接端仅制作连接器金属端子，并提供可免工具组装的连接器外壳，确保用户可根据目标GPIO接口线序规则快速完成线缆组装。
本实用新型提供的增强型GPIO输出信号隔离双模驱动电路及转换卡，能够普适性应用于存在GPIO接口电信号设计差异的不同工业计算机主板，并有效保护主板GPIO接口的使用安全，应用场景广泛。
附图说明
图1为本实用新型一实施例的增强型GPIO输出信号隔离双模驱动电路模块构成示意图；
图2为本实用新型一实施例的增强型GPIO输出信号隔离双模驱动电路结构图；
图3为本实用新型一实施例的增强型GPIO输出信号隔离双模驱动电路工作于NPN输出型式时的负载连接示意图；
图4为本实用新型一实施例的增强型GPIO输出信号隔离双模驱动电路工作于PNP输出型式时的负载连接示意图；
图5为本实用新型一实施例的转换卡框图示意图；
图6为本实用新型一实施例的转换卡机械轮廓结构示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，都属于本实用新型的保护范围。
下面结合附图，对本实用新型的一些实施方式做详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
图1示出了本实用新型一实施例提供的增强型GPIO输出信号隔离双模驱动电路的模块构成示意图，该电路用于从主板GPIO接口获得输出控制信号及控制电源，信号经信号增强模块电路1可选择地增强后驱动光电隔离模块电路2，至NPN/PNP双模输出模块电路3中依据外部负载所需的电流通路型式，转换为用于外部负载的控制信号电压及电流流通路型式。
如图2所示，该增强型GPIO输出信号隔离双模驱动电路中，在图1中所示电路1为控制信号增强电路，该增强电路具有可选择性，其包括：控制选择开关S1、NMOS晶体管Q1、第一电阻R1、PMOS晶体管Q2和第二电阻R2，其中控制选择开关S1为SPDT型开关，其公共端与主板GPIO信号端P1相连，控制选择开关S1其中一档与第二电阻R2一端相连（该档本文以下称“控制直驱档”），控制选择开关S1另一档与NMOS晶体管Q1栅极相连（该档本文以下称“控制增强档”），NMOS晶体管Q1源极与GPIO接口电源接地端GND1相连，NMOS晶体管Q1漏极与第一电阻R1一端和PMOS晶体管Q2栅极相连，第一电阻R1另一端与GPIO接口电源电压端VCC1相连，PMOS晶体管Q2源极与GPIO接口电源电压源VCC1相连，PMOS晶体管Q2漏极与第二电阻R2一端、控制选择开关S1控制直驱档相连，第二电阻R2另一端与电路2中光电隔离模块中各光耦之阳极相连。
电路2为光电隔离模块之电路，其由复数个光电耦合器构成，每个光电耦合器的阴极均与GPIO接口电源接地端相连。
电路3位NPN/PNP双模驱动电路，其包括：电阻R3至R8、NMOS晶体管Q4至Q6、PMOS晶体管Q7、输出型式选择开关，其可区分为一个NPN输出控制回路、一个PNP输出控制回路和一个输出型式切换控制回路；PNP输出控制回路由第七电阻R7、PMOS晶体管Q4、第六电阻R6、NMOS晶体管Q4构成；NPN输出控制回路由第三电阻R3、第四电阻R4、NMOS晶体管Q5和Q6构成；输出型式选择控制回路由第五电阻R5、第八电阻R8和输出型式选择开关S2构成，其中第五电阻R5一端至第八电阻R8一端的连接线路上提供一处外接信号点与输出型式选择开关S2公共端相连，输出型式选择开关S2其中一档与外部负载电源接地端相连（该档在本文以下称“NPN档”），输出型式选择开关S2另一档为悬空态（该档在本文以下称“PNP档”）。
为方便完整说明增强型GPIO输出信号隔离双模驱动电路的工作原理，如图3、图4所示，以工业指示灯为例分别说明两种输出型式的工作方式，一般工业指示灯工作电压条件为直流24V，工作电流在20mA左右，接受的信号输出型式兼容NPN与PNP两种型式。
增强型GPIO输出信号隔离双模驱动电路工作于NPN输出型式时，其组成连接结构如图3所示。主板GPIO接口输出信号首先进入电路1信号增强模块，若主板GPIO接口输出信号之电流强度足以驱动电路2光电隔离模块中的光耦时，用户可手动将控制选择开关S1配置为公共端与“控制直驱档”相连，由主板GPIO信号直接控制光耦；若主板GPIO接口输出信号之电流强度不足驱动光耦，则用户手动将控制选择开关S1配置为公共端与“控制增强档”相连，此时主板信号先接入NMOS晶体管Q1栅极，当控制信号为高电平时，NMOS晶体管Q1栅极电压符合导通条件，NMOS晶体管Q1导通后将第一电阻R1另一端和PMOS晶体管Q2栅极共同接入GPIO接口电源接地端，此时PMOS晶体管Q2栅极电压从等于GPIO接口电源电压端VCC1之电压值，转变为等于GPIO接口电源GND1接地端之电压值，相当于低电平信号状态，PMOS晶体管Q2栅极电压符合导通要求，PMOS晶体管Q2导通使GPIO接口电源电压端VCC1经PMOS晶体管Q2漏极接入第二电阻R2，第二电阻R2另一端与电路2光电隔离模块光耦阳极相连，光耦阴极与GPIO接口电源接地端GND1相连，此时驱动光耦工作电流来自于GPIO接口电源，驱动电流强度大于GPIO接口所提供的输出信号，可确保光耦正常导通，同时该增强信号的电平变化逻辑与原始GPIO输出信号完全相同。
当电路3 NPN/PNP双模输出模块中，将输出型式切换开关配置为公共端与NPN档相连，使电路3进入NPN输出工作模式，其工作原理为，参考图2中电路3所示电路结构图，当输出型式切换开关S2公共端与NPN档相连，且光电隔离模块中光耦均有效导通时，第五电阻R5与NMOS晶体管Q4、Q5栅极和第八电阻R8共同相连的线路上电压值等于外部负载电源接地端GND2之电压值，相当于低电平信号状态，此时NMOS晶体管Q4不具备导通条件，使PMOS晶体管Q7栅极无法途径第六电阻R6和第二光耦后与外部负载电源接地端GND2相连，令PMOS晶体管Q7栅极电压不满足导通条件，确保PNP输出控制回路无效。NMOS晶体管Q5栅极电压与Q4栅极电压相同，故NMOS晶体管Q5此时不导通，使NMOS晶体管Q6栅极无法与外部负载电源接地端GND2相连，令NMOS晶体管Q6栅极电压等于由第三电阻R3经第一光耦与第四电阻R4构成的对外部负载电源电压端VCC2电压的分压值，相当于高电平信号状态，此时NMOS晶体管Q6栅极电压符合通条件，NMOS晶体管Q6导通，令外部负载工业指示灯之输出端经NMOS晶体管Q5源极与外部负载电源接地端GND2相连，实现NPN型式信号输出，工业指示灯亮起。当主板GPIO接口不提供输出信号时，因光电隔离模块中所有光耦关断，令NPN/PNP双模输出模块停止工作，工业指示灯熄灭。
增强型GPIO输出信号隔离双模驱动电路工作于PNP输出模式时，其组成连接结构如图4所示。此时电路1信号增强模块、电路2光电隔离模块的工作过程与NPN输出型式时完全一样，故不在累述。当电路3NPN/PNP双模输出模块中，将输出型式切换开关配置为公共端与PNP档相连，使电路3进入PNP输出工作模式，其工作原理为，参考图2中电路3所示电路结构图，当输出型式切换开关S2公共端与PNP档相连，且光电隔离模块中光耦均有效导通时，NMOS晶体管Q4、Q5栅极电压值等于外部负载电源电压端VCC2之电压经第五电阻R5与第八电阻R8分压后的分压值，相当于高电平信号状态，此时NMOS晶体管Q4与Q5栅极电压均符合导通条件，当NMOS晶体管Q5导通时，NMOS晶体管Q6的栅极与外部负载电源接地端GND2相连，相当于低电平状态，令NMOS晶体管Q6无法导通，确保NPN控制回路无效。而NMOS晶体管Q4导通后，PMOS晶体管栅极电压等于外部负载电源电压端VCC2电压值经第七电阻R7与第六电阻R6分压后的分压值，相当于高电平信号状态，使PMOS晶体管Q7导通，外部负载电源电压端VCC2经PMOS晶体管Q7 漏极与工业指示灯输入端相连，实现PNP型式信号输出。当主板GPIO接口不提供输出信号时，因光电隔离模块中所有光耦关断，令NPN/PNP双模输出模块停止工作，工业指示灯熄灭。
应用本实用新型提供的增强型双模隔离驱动电路，可针对不同电信号规格设计的主板GPIO接口及不同输出型式要求的外部负载电路具有普适性，减少因重复设计、制造及更换产生的资源浪费和环境污染，且由于电路3NPN/PNP双模输出模块可承受之电压、电流强度远高于主板GPIO接口原生能力，可同时兼顾高、低电压信号的需求，应用场景也更加广泛。
另一方面，本实施例提供一种转换卡，用于承载上述增强型GPIO输出信号隔离双模驱动电路。需要说明的是，该转换卡可以包括多路增强型GPIO输出信号双模隔离驱动电路。例如，面对任意一款具有GPIO接口总路数为8路的工业主板情况下，转换卡最多可承载8路上述电路，实现8路满足宽工作电压和任意输出信号型式的控制信号输出。
参考图1，在实施例板卡设计时，增强型GPIO输出信号隔离双模驱动电路中电路1信号增强模块设计在转换卡上，电路3NPN/PNP双模输出模块以独立封装型式焊接在转换卡预留位置或直接设计在转换卡上。
如图5所示，转换卡除了承载多路增强型GPIO隔离双模驱动电路外，还包括：
外部负载连接器4，与外部负载电源及外部负载的输入或输出端相连，将转换后的控制信号传递给外部电路；
信号与控制电源接口6，用于将主板提供的GPIO输出信号和主板板载供电电源输入到增强型GPIO隔离双模驱动电路中的电路1、电路2部分。
具体地，如图6所示转换卡在机械轮廓结构上基于通用PCI-Express X1板卡结构标准，设计上修改去除编号8所示金手指部分的金属电气接入点，并为实现普适性稳定安装从设计上去除编号7所示原标准中用于防错插用途的挡块，实现可兼容插入标准PCI插槽中。外部负载连接器4采用Socket型式DB15插座连接器，连接器每个接点对应转换卡上每路覆铜厚度为1zo，走线宽度为10mil，满足不小于200mA电流通过能力，符合一般工业控制信号对电流的要求，且电流通过能力远大于主板GPIO接口原生能力。
本实用新型设计的转换卡由主板多路GPIO信号作为输入信号，经过对应路数的增强型隔离双模驱动电路，最终实现符合一般工业控制信号标准的电压和电流输出能力，兼容不同GPIO接口电信号设计的工业主板和任意信号输出型式需求。本实用新型不仅兼容现有技术设计，而且提高了产品的应用普适性、使用安全性和高资产复用性三项客户需求。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此本实用新型的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种增强型GPIO输出信号隔离双模驱动电路，用于将当前已存在的不同电信号规格设计之工业计算机主板GPIO接口输出信号转换为外部负载所需的电信号规格及输出信号型式要求，并确保工业计算机主板GPIO接口不受外部负载电路异常信号的干扰或破坏，其特征在于，所述增强型GPIO输出信号隔离双模驱动电路包括信号增强模块，光电隔离模块和NPN/PNP双模输出模块，其中信号增强模块包括：
控制选择开关，所述控制选择开关公共端与主板GPIO接口相连，其中一档与第二电阻一端相连；
NMOS晶体管Q1，所述NMOS晶体管Q1的栅极与所述控制选择开关的另一档相连，所述NMOS晶体管Q1的源极与GPIO接口电源接地端相连；
第一电阻R1，所述第一电阻R1的一端与GPIO接口电源电压端相连；
PMOS晶体管Q2，所述PMOS晶体管Q2的栅极与第一电阻R1的另一端、NMOS晶体管Q1的漏极相连，所述PMOS晶体管Q2的源极与GPIO接口电源电压端相连，所述PMOS晶体管Q2的漏极与第二电阻R2一端、控制选择开关直连档相连；
第二电阻R2，所述第二电阻R2的另一端与光电隔离模块光耦阳极相连。
2.根据权利要求1所述的增强型GPIO输出信号隔离双模驱动电路，其特征在于，所述光电隔离模块由复数个光电耦合器组成，光耦阴极均与GPIO接口电源接地端相连，光耦型号为GX817C。
3.根据权利要求1所述的增强型GPIO输出信号隔离双模驱动电路，其特征在于，所述NPN/PNP双模输出模块之电路包括：
第三电阻R3，所述第三电阻R3一端与外部负载电源电压端相连，另一端与光电隔离模块中第一光耦集电极相连；
第四电阻R4，所述第四电阻R4一端与光电隔离模块中第一光耦发射极相连，另一端与外部负载电源接地端相连；
第五电阻R5，所述第五电阻R5一端与外部负载电源电压端相连，另一端与NMOS晶体管Q4栅极、第八电阻R8一端、NMOS晶体管Q5栅极和输出型式选择开关公共端相连；
第六电阻R6，所述第六电阻R6一端与第七电阻R7一端和PMOS晶体管Q7栅极相连，另一端与光电隔离模块第二光耦集电极相连；
第七电阻R7，所述第七电阻R7另一端与外部负载电源电压端相连；
PMOS晶体管Q7，所述PMOS晶体管Q7源极与外部负载电源电压端相连，所述PMOS晶体管Q7漏极与NMOS晶体管Q6漏极共同连接至外部负载信号输入端；
NMOS晶体管Q6，所述NMOS晶体管Q6栅极与光电隔离模块第一光耦发射极、NMOS晶体管Q5漏极和第四电阻R4一端相连，所述NMOS晶体管Q6源极与外部负载电源接地端相连；
NMOS晶体管Q5，所述NMOS晶体管Q5源极与外部负载电源接地端相连；
第八电阻R8，所述第八电阻R8另一端与NMOS晶体管Q4源极、输出型式选择开关其中一档和外部负载电源接地端相连；
NMOS晶体管Q4，所述NMOS晶体管Q4漏极与光电隔离模块第二光耦发射极相连；
输出型式切换控制开关，所述输出型式切换控制开关为SPDT类型两档开关，其开关另一档呈悬空态。
4.根据权利要求1所述的增强型GPIO输出信号隔离双模驱动电路，其特征在于，所述NMOS晶体管为2N7002K。
5.根据权利要求1所述的增强型GPIO输出信号隔离双模驱动电路，其特征在于，所述PMOS晶体管为PJM2319PSA。
6.一种转换卡，其特征在于，用于承载多路信号输出电路，其中每一路信号输出电路均采用如权利要求1至5任意一项所述的增强型GPIO输出信号隔离双模驱动电路。
7.根据权利要求6所述的转换卡，其特征在于，所述转换卡还包括：
信号与控制电源接口连接器，通过线缆与主板GPIO接口连接，用于将主板提供的GPIO输出信号及主板供电电源输入到多路所述增强型GPIO输出信号隔离双模驱动电路；
外部负载连接器，用于将外部负载电源及负载电路输入端与对应的每路增强型GPIO输出信号隔离双模驱动电路相连。
8.根据权利要求6所述的转换卡，其特征在于，所述转换卡使用经修改的PCI-ExpressX1板卡机械结构，具有PCI-Express X1标准金手指部分板卡轮廓结构，但无金手指电气连接触点，并去除PCI-Express 板卡标准结构中的防错插挡块。
9.根据权利要求7所述的转换卡，其特征在于，所述信号与控制电源接口连接器配套半预制线缆及免工具即可组装的主板连接器壳体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320813511.XU CN219643897U (zh) | 2023-04-13 | 2023-04-13 | 一种增强型gpio输出信号隔离双模驱动电路及转换卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320813511.XU CN219643897U (zh) | 2023-04-13 | 2023-04-13 | 一种增强型gpio输出信号隔离双模驱动电路及转换卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219643897U true CN219643897U (zh) | 2023-09-05 |
Family
ID=87819763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320813511.XU Active CN219643897U (zh) | 2023-04-13 | 2023-04-13 | 一种增强型gpio输出信号隔离双模驱动电路及转换卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219643897U (zh) |
-
2023
- 2023-04-13 CN CN202320813511.XU patent/CN219643897U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120131243A1 (en) | Multiplexing pin control circuit for computer system | |
| EP1152441B1 (en) | Electric part, and emergency stop system and communication device having the same | |
| EP0023118A1 (en) | Integrated semiconductor devices | |
| CN219643897U (zh) | 一种增强型gpio输出信号隔离双模驱动电路及转换卡 | |
| CN106019999B (zh) | 一种电源控制芯片及设置有该芯片的电子设备 | |
| US9680449B2 (en) | Encoder input device | |
| CN112751557A (zh) | 半导体继电器模块及半导体继电器电路 | |
| US4682058A (en) | Three-state logic circuit for wire-ORing to a data bus | |
| CN211478551U (zh) | 一种电路和电子设备 | |
| CN100502243C (zh) | 信号电位转换电路 | |
| JP4849242B2 (ja) | プリント配線板固定装置 | |
| CN112750659A (zh) | 半导体继电器模块及半导体继电器电路 | |
| US6529032B1 (en) | Methods and apparatus for full I/O functionality and blocking of backdrive current | |
| CN106602968B (zh) | 一种伺服电机驱动单元结构 | |
| CN214626961U (zh) | 一种新型电压切换电路及通信逻辑转换电路 | |
| CN212019705U (zh) | 接口电路及焊接电源 | |
| US6833732B2 (en) | Output signal circuit capable of automatically detecting polarity | |
| CN112968695B (zh) | 一种双端口电路、数字输出端口电路及机器人 | |
| CN218676167U (zh) | 一种pos终端内外置天线的切换装置 | |
| CN214151466U (zh) | 一种抗电磁干扰的人机交互系统及装置 | |
| CN217470385U (zh) | 兼容性传感器电路板及其电路 | |
| CN217282897U (zh) | 一种单刀双掷开关电路 | |
| CN220584676U (zh) | 一种带有交互功能的线路板 | |
| US11909388B2 (en) | Terminal resistance circuit, chip and chip communication device | |
| CN218471436U (zh) | 复用控制电路、对外接口连接器、红外控制设备及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |