CN219641863U - 用于半导体元件的测试结构 - Google Patents
用于半导体元件的测试结构 Download PDFInfo
- Publication number
- CN219641863U CN219641863U CN202223169019.8U CN202223169019U CN219641863U CN 219641863 U CN219641863 U CN 219641863U CN 202223169019 U CN202223169019 U CN 202223169019U CN 219641863 U CN219641863 U CN 219641863U
- Authority
- CN
- China
- Prior art keywords
- test
- positioning
- hole
- seat
- docking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 272
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000003032 molecular docking Methods 0.000 claims abstract description 93
- 210000001503 joint Anatomy 0.000 claims abstract description 39
- 238000003825 pressing Methods 0.000 claims description 11
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请涉及半导体测试技术领域,提供了一种用于半导体元件的测试结构。该测试结构包括测试座、测试板和对接座,测试座构造有贯通的测试腔,测试腔用于容设半导体元件;对接座安装在测试座与测试板之间,对接座构造有贯通的通孔,测试座的底部能够穿过通孔以使测试板连接半导体元件;其中,对接座朝向测试座的一侧设置有第一对接部,对接座通过第一对接部与测试座定位装配;对接座朝向测试板的一侧设置有第二对接部,对接座通过第一对接部与测试座定位装配。本申请提供的测试结构通过对接座的设置,确保测试座与测试板之间定位准确,以提高对半导体元件的测试精度。
Description
技术领域
本申请涉及半导体测试技术领域,特别是涉及一种用于半导体元件的测试结构。
背景技术
目前,每个半导体元件通过单独的测试座独立安装,以对应测试机上的测试板,满足半导体元件的性能测试。然而,在实际操作中,往往存在多个测试工位,当其对应到测试座时,测试座与测试板之间会存在误差,例如因测试板和测试座制造、装配中产生的误差,这些误差累积起来,从而影响半导体元件的测试精度。
实用新型内容
基于此,有必要提供一种用于半导体元件的测试结构,能够对测试座与测试板的适配起到对接导向作用,以降低对接误差,保障半导体元件的测试精度。
一种用于半导体元件的测试结构,包括测试座和测试板,所述测试座构造有贯通的测试腔,所述测试腔用于容设半导体元件;所述测试结构还包括对接座;所述对接座安装在所述测试座与所述测试板之间,所述对接座构造有贯通的通孔,所述测试座的测试腔连通所述通孔以使所述测试板连接所述半导体元件;其中,所述对接座朝向所述测试座的一侧设置有第一对接部,所述对接座通过所述第一对接部与所述测试座定位装配;所述对接座朝向所述测试板的一侧设置有第二对接部,所述对接座通过所述第一对接部与所述测试座定位装配。
也就是说,通过测试座以满足对半导体元件的支撑,测试板位于测试座的下方,以便于半导体元件上的检测端子与测试板上的测试端子对接,进行半导体元件的性能测试。通过在测试座与测试板之间设置对接座,以对测试座和测试板之间的位置对应起到导引作用。具体的,在对接座沿通孔轴向的两侧分别设置第一对接部和第二对接部,以满足测试座相对对接座的定位装配,以及测试板相对对接座的定位装配。如此,即可确保测试座与测试板之间定位准确,尽可能削弱累积误差,以提高对半导体元件的测试精度。
在其中一个实施例中,所述第一对接部包括第一定位柱和第一定位孔;所述第一定位柱和所述第一定位孔其中一者设置于所述对接座,另一者设置于所述测试座,所述第一定位柱能够插设于所述第一定位孔内;和/或,所述第二对接部包括第二定位柱和第二定位孔,所述第二定位柱和所述第二定位孔其中一者设置于所述对接座,另一者设置于所述测试板,所述第二定位柱能够插设于所述第二定位孔内。
也就是说,通过第一定位柱和第一定位孔的插设配合,以及第二定位柱和第二定位孔的插设配合,以对测试座与对接座的连接、测试板与对接板的连接起到导引和定位作用;且,定位柱和定位孔的设置,结构简便,制造简洁。
在其中一个实施例中,所述第一定位柱和/或所述第二定位柱沿自身轴向的延伸端部构造有引导面。
可以理解的是,通过引导面的设置,以便于定位柱插入对应的定位孔内。
在其中一个实施例中,所述第一定位柱的数量和所述第二定位柱的数量为多个,多个所述第一定位柱和多个所述第二定位柱均绕所述通孔的轴线间隔布置,每个所述第一定位柱对应一所述第一定位孔,每个所述第二定位柱对应一所述第二定位孔。
也就是说,通过多个定位柱和多个定位孔的配合,以提高定位导向作用,以便测试座相对测试板对接更为精准,从而提高半导体测试精度。
在其中一个实施例中,所述第一定位孔的数量不小于所述第一定位柱的数量;所述第二定位孔的数量不小于所述第二定位柱的数量。
通过这样的设置,即便是测试座相对对接座的安装角度发生变化,或者测试板相对对接座的安装角度发生变化,也确保每个定位柱均对应有与之适配的定位孔,在满足定位装配的同时降低装配干涉。
在其中一个实施例中,所述第一定位柱和所述第二定位柱均设置于所述对接座上,一个所述第一定位柱对应一个所述第二定位柱且两者沿所述通孔的轴向相背延伸并偏心设置。
也就是说,通过偏心设置,以适应测试座和测试板自身的结构构造,并降低两个定位柱分别对应定位孔的插设配合操作干涉。
在其中一个实施例中,沿所述通孔的轴向,所述第一定位柱的延伸长度大于所述第二定位柱的延伸长度。
也就是说,结合测试板和测试座自身的结构,对与之适配的定位柱的延伸长度作出适应性调整,在满足定位导向的同时,降低与其他结构的干涉。
在其中一个实施例中,所述第二对接部还包括定位槽,所述定位槽用于容设所述测试板,所述第二定位柱自所述定位槽的槽底凸设于所述对接座。
可以理解的是,当测试板与对接座定位装配时,测试板能够容设在定位槽内,一方面提高对测试板的保护,另一方面对测试板与对接座的安装位置和角度进行限位。
在其中一个实施例中,所述测试座的底部凸设有用于伸入所述通孔内的导向凸起,所述导向凸起的沿所述测试腔轴向的延伸长度不大于所述通孔的孔深;所述第一定位孔布置于所述导向凸起的外周。
可以理解的是,利用导向凸起的设置,相当于增加测试腔的深度,便于半导体元件与测试板的连接;且,使得测试座其他部分形成凹陷,以与对接座上表面对应,实现插接配合。此外,导向凸起与通孔深度的限定,以降低对测试板与对接座定位装配的影响。
在其中一个实施例中,所述导向凸起包括承载部和设置于所述承载部沿第一方向两侧的两个顶触部,所述承载部构造有开孔以与所述测试腔连通,且所述开孔的边缘向孔心延伸出凸台以支撑所述半导体元件,每个所述顶触部构造有与所述测试腔连通的顶触孔,所述顶触孔内安装有用于压紧半导体元件的压紧元件。
也就是说,利用凸台和压紧元件的设置,以满足半导体相对测试座的固定,提高测试稳定性和测试精度。
在其中一个实施例中,所述对接座构造有至少两个所述通孔,各个所述通孔间隔布置,每个所述通孔沿自身轴向的两端均对应设置有所述第一对接部和所述第二对接部。
也就是说,在对接座上集成有多个通孔,以满足多个测试座相对测试板的对接配合,提高测试效率。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅是本申请的一些实施例,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请提供的测试结构的爆炸图;
图2为本申请提供的测试结构的俯视图;
图3为图2中A-A的剖视图;
图4为本申请提供的测试结构的仰视图;
图5为图4中B-B的剖视图;
图6为本申请提供的测试结构中对接座的第一示意图;
图7为本申请提供的测试结构中对接座的第二示意图;
图8为本申请提供的测试结构中测试座的第一示意图;
图9为本申请提供的测试结构中测试座的第二示意图;
图10为本申请提供的测试结构的第一示意图;
图11为本申请提供的测试结构的第二示意图。
附图标记:10、测试座;11、导向凸起;12、压紧元件;20、测试板;30、对接座;40、第一对接部;41、第一定位柱;42、第一定位孔;50、第二对接部;51、第二定位柱;52、第二定位孔;53、定位槽;100、测试结构;101、测试腔;111、承载部;112、顶触部;200、半导体元件;301、通孔;601、引导面;1101、开孔;1102、顶触孔;1111、凸台。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似改进,因此本申请不受下面公开的具体实施例的限制。
需要说明的是,当组件被称为“固定于”或“设置于”另一个组件,它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件,它可以是直接连接到另一个组件或者可能同时存在居中组件。本申请的说明书所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”、“下”可以是第一特征直接和第二特征接触,或第一特征和第二特征间接地通过中间媒介接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅表示第一特征水平高度小于第二特征。
除非另有定义,本申请的说明书所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本申请。本申请的说明书所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示,本申请一实施例提供了一种用于半导体元件200测试的测试结构100,包括测试座10、测试板20和对接座30。其中,测试座10构造有贯通的测试腔101,测试腔101用于容设半导体元件200;对接座30安装在测试座10与测试板20之间,对接座30构造有贯通的通孔301,测试座10的测试腔101连通通孔301以使测试板20连接半导体元件200。对接座30朝向测试座10的一侧设置有第一对接部40,对接座30通过第一对接部40与测试座10定位装配。对接座30朝向测试板20的一侧设置有第二对接部50,对接部通过第一对接部40与测试座10定位装配。
也就是说,通过测试座10的设置以满足对半导体元件200的支撑和保护,在满足测试的同时,降低其他结构对半导体元件200的干涉、碰触等。测试板20上分布有测试端子,以便于与半导体元件200上的检测端子连接,进行半导体元件200的性能测试。在测试端子与检测端子对接过程中,利用在测试座10与测试板20之间设置对接座30,以对接座30作为对接基准。具体的,通过对接座30上的第一对接部40,满足测试座10相较对接座30的定位装配,以确定测试座10的位置;通过对接座30上的第二对接部50,满足测试板20相较对接座30的定位装配,以确定测试板20的位置。如此,即可确保测试座10与测试板20之间的定位准确,消除测试座10与测试板20之间因装配、制造等产生的累积误差,使得测试端子和检测端子对准精度更高,提高半导体元件200的测试精度。
以下分别以第一对接部40和第二对接部50的具体的结构进行详细描述。
如图1、图2、图3、图6、图9和图10所示,就第一对接部40而言,在一些实施例中,第一对接部40包括第一定位柱41和第一定位孔42;第一定位柱41设置于对接座30,第一定位孔42设置于测试座10,第一定位柱41能够插设于第一定位孔42内。
具体的,第一定位柱41沿对接座30自身的厚度方向凸设,第一定位孔42沿测试座10自身的厚度方向凹陷,当第一定位柱41插入第一定位孔42,即可满足测试座10与对接座30的定位装配。其中,第一定位孔42设置在测试座10的边缘,并避让开测试腔101的范围,避免第一定位柱41的插设对半导体元件200造成影响。第一定位孔42沿测试座10的厚度方向贯穿设置,以扩大第一定位柱41的插设范围;且,当第一定位柱41沿自身轴向的延伸长度与第一定位孔42的深度相适配时,相当于增大插接配合面积,提高了测试座10与对接座30连接的稳定性,尽可能防止测试座10沿第一定位柱41的径向晃动。
在其他的实施例中,第一定位柱41凸设于测试座10的底部,第一定位孔42设置在对接座30上并贯穿设置。无论采用哪一种方式,其只要能够满足测试座10与对接座30的定位装配,且该定位装配操作不会对半导体元件200以及其测试造成影响。
如图6所示,进一步地,第一定位柱41沿自身轴向的延伸端部构造有引导面601,以便于第一定位柱41能够更为准确且顺畅的插入至第一定位孔42内。具体的,第一定位柱41的延伸端部呈渐缩结构设置,如此,即可在第一定位柱41的延伸端部形成锥面,该锥面即为引导面601。这样的设置,使得第一定位柱41延伸末端的直径小于第一定位孔42的直径,也小于第一定位柱41与对接座30连接一端的直径。
同时,还可以在第一定位孔42的孔口边缘圆角过渡,以增大孔口边缘的直径。这样的设置,也便于第一定位柱41插入第一定位孔42内。
如图1、图2、图3和图6所示,再进一步地,第一定位柱41的数量为多个,多个第一定位柱41绕通孔301的轴线间隔布置,每个第一定位柱41对应一第一定位孔42。也就是说,通过多个第一定位柱41和多个第一定位孔42的一一对应,使得测试座10与对接座30之间形成多点固定。如此,不仅满足测试座10与对接座30的定位装配,还对测试座10相对对接座30的位置起到约束作用,提高装配稳定性。
在实际使用时,以半导体元件200为长方形为例,对应测试座10沿通孔301轴向的投影面为四边形。第一定位孔42的数量为四个,分别设置在测试座10的四个顶角处。其中,第一定位孔42的数量与第一定位柱41的数量相同,则第一定位柱41的数量也为四个。此时,这样的设置,在满足所有第一定位柱41的插接配合的同时,节省制造工序和耗时。在其他的实施例中,第一定位孔42的数量也可以大于第一定位柱41的数量。例如第一定位孔42的数量为四个,分布在测试座10的四个顶角处;而第一定位柱41的数量为两个,分布在两个对角处。此时在满足所有第一定位柱41插接配合时,即便测试座10转动角度,第一定位柱41也具有与之相适配的第一定位孔42。
如图1、图4、图5、图7和图11所示,就第二对接部50而言,在一些实施例中,第二对接部50包括第二定位柱51和第二定位孔52,第二定位柱51设置于对接座30,第二定位孔52设置于测试板20,第二定位柱51能够插设于第二定位孔52内。具体的,第二定位柱51也沿对接座30自身厚度方向凸设,第二定位孔52沿测试板20的厚度方向贯穿。当第二定位柱51插入第一定位孔42,即可满足测试板20与对接座30的定位装配。第二定位孔52避让开测试板20上的测试端子设置,以降低定位装配操作与半导体元件200测试操作产生干涉。
在其他的实施例中,也可以是在测试板20朝向测试座10的一侧凸设第二定位柱51,在对接座30上设置第二定位孔52。其只要能够利用第二定位柱51与第二定位孔52的插接配合,满足测试板20与对接座30的定位装配即可。
需要说明的是,如果当第一定位孔42和第二定位孔52均设置在对接座30上,则两者错开布置,以避免第一定位柱41和第二定位柱51之间的插接干涉。
如图7所示,进一步地,第二定位柱51呈圆柱状设置。实际上,上述所称的测试板20的厚度较薄,如若第二定位柱51的延伸端部较为尖锐,可能会对测试板20造成划损;且,也正是由于测试板20厚度薄,使得第二定位柱51的延伸长度较短。故而,在本实施例中,第二定位柱51呈圆柱状设置,其只要穿过第二定位孔52即可;且这样的设置,相较于延伸末端尖头设置,约束性更高,促使测试板20不易脱离。
在其他的实施例中,第二定位柱51沿自身轴向的延伸端部构造有引导面601。这样的设置,也是便于第二定位柱51顺利穿入第二定位孔52内。但需要补充的是,由于第二定位柱51的延伸长度短,引导面601可以是在第二定位柱51的延伸端部设置的倒角结构,其只要确保第二定位柱51的延伸端部直径略小于第二定位孔52的孔径即可。
如图1、图4、图5、图7和图11所示,再进一步地,第二定位柱51的数量为多个,多个第二定位柱51绕通孔301的轴线间隔布置,每个第二定位柱51对应二第一定位孔42。具体的,通过多个第二定位柱51和多个第二定位孔52的一一对应,使得测试板20与对接座30之间形成多点固定,在满足定位装配的同时,提高定位效果以及装配稳定性。
在实际使用时,测试板20的形状与半导体元件200的形状相适应,成四边形。第二定位孔52的数量为四个,分别设置在测试板20的四个顶角处。第二定位柱51的数量与第二定位孔52的数量相同,位置一一对应。在其他的实施例中,第二定位孔52的数量大于第二定位柱51的数量,例如第二定位柱51的数量为两个,成对角布置。
如如图1、图6和图7所示,在一些实施例中,第一定位柱41和第二定位柱51均设置于对接座30上,一个第一定位柱41对应一个第二定位柱51且两者沿通孔301的轴向相背延伸并偏心设置。
也就是说,在本实施例中,第一定位孔42设置在测试座10上,第二定位孔52设置在测试板20上。同时,第一定位柱41和第二定位柱51之间的对应关系,以确保测试座10和测试板20分别与对接座30的受力方向相同。此外,利用两者偏心设置,以适应测试座10和测试板20自身的结构构造,并降低两个定位柱分别对应定位孔的插设配合操作干涉。例如,因测试座10用于支撑半导体元件200,故而第一定位孔42的设置需要避让开测试腔101的设置;而,测试板20仅用于与半导体元件200连接实现测试,故而第二定位孔52的设置仅需避让开测试板20上的测试端子即可;且,测试板20的厚度远小于测试座10的厚度。故而,多个第二定位孔52所围成的空间小于多个第一定位孔42所围成的空间,对应的,第二定位柱51相较第一定位柱41偏心设置,且更靠近通孔301轴线,以提高测试板20与对接座30的装配稳定性。
进一步地,第一定位柱41的数量小于第二定位柱51的数量。例如,第一定位柱41的数量为两个,分布在通孔301的两个相对的顶角处,第二定位柱51的数量为四个,分别通孔301的四个顶角处。同时,基于测试座10与测试板20沿通孔301轴向的厚度差异,则沿通孔301的轴向,第二定位柱51的延伸长度小于第一定位柱41的延伸长度。
如图1、图4、图5和图7所示,在一些实施例中,第二对接部50还包括定位槽53,定位槽53用于容设测试板20,第二定位柱51自定位槽53的槽底凸设于对接座30。也就是说,通过定位槽53对测试板20的容设作用,以对测试板20与对接座30的对准起到二次定位效果。具体的,为了便于第二定位柱51穿过第二定位孔52,两者通常为间隙配合,此时会存在一定的尺寸误差。故而,利用定位槽53对测试板20的位置进行再次定位,缩减上述的尺寸误差,使得测试板20的位置进行限缩在定位槽53所在的范围内;且,定位槽53的形状与测试板20的形状相适应,对测试板20的角度也具有约束作用。此外,当测试板20容设在定位槽53内,以对测试板20起到防护作用,防止凸出的测试板20被其他结构碰触而影响与半导体元件200的连接稳定性。
如图1、图9和图10所示,在一些实施例中,测试座10的底部凸设有用于伸入通孔301内的导向凸起11,第一定位孔42布置于导向凸起11的外周。具体的,导向凸起11的设置,相当于增加了测试腔101的深度,以便于测试座10的底部穿入对接座30的通孔301,满足半导体元件200与测试板20的连接。同时,导向凸起11的设置,使得测试座10上其他部分形成凹陷,以便于设置第一定位孔42,降低插接干涉。
进一步地,导向凸起11的沿测试腔101轴向的延伸长度不大于通孔301的孔深。
示例性的,以图1为例,在对接座30设置有沿自身厚度方向贯穿的通孔301基础上,自对接座30的底部朝向顶部凹陷形成定位槽53,因此通孔301的部分深度作为定位槽53的槽深。在实际使用时,由于检测端子和测试端子的配合也需要一定的空间,故而若导向凸起11伸出通孔301的话,可能会导致测试板20与对接座30之间的定位装配有影响。而且,因为在对接座30朝向测试板20的一侧凹设有定位槽53,测试板20容设在该定位槽53内,如此,相当于缩减了通孔301供导向凸起11伸入的深度。因此,导向凸起11沿测试腔101轴向的延伸长度小于通孔301的孔深,促使导向凸起11的底部不越过定位槽53的槽底。
在其他的实施例中,当对接座30的底部不设置定位槽53时,测试板20与对接座30的底部接触,或存在微小间距,则导向凸起11的延伸长度小于通孔301的孔深,或者与通孔301的孔深基本相同。此时,只需要考虑检测端子和测试端子的配合空间即可。
如图8和图9所示,作为其中一些具体的实施例中,导向凸起11包括承载部111和设置于承载部111沿第一方向两侧的两个顶触部112,承载部111构造有开孔1101以与测试腔101连通,且开孔1101的边缘向孔心延伸出凸台1111以支撑半导体元件200,每个顶触部112构造有与测试腔101连通的顶触孔1102,顶触孔1102内安装有用于压紧半导体元件200的压紧元件12。
具体的,半导体元件200的边缘搭接在凸台1111上,其上的检测端子经开孔1101伸出以便于测试板20上的测试端子连接。同时,压紧元件12压紧在半导体元件200的背离凸台1111的一侧,以防止半导体元件200相对凸台1111偏移或脱离,提高测试精度。顶触孔1102的设置,不仅便于压紧元件12的设置,而便于利用其它结构顶触压紧元件12实现解锁,以放松半导体元件200。
沿测试腔101的轴向,承载部111的投影面与半导体元件200的投影面相适应,均为长方形。两个顶触部112分别设置在承载部111两个长边的中部,即第一方向为半导体元件200宽度方向。如此,使得该导向凸起11形成十字形,对应的,在对接座30上的通孔301的形状与导向凸起11的形状相适应,且导向凸起11的投影面积小于通孔301的横截面积,以便导向凸起11顺利穿入通孔301内。
如图10和图11所示,在一些实施例中,对接座30构造有至少两个通孔301,各个通孔301间隔布置,每个通孔301沿自身轴向的两端均对应设置有第一对接部40和第二对接部50。也就是说,通过至少两个间隔的通孔301的设置,以对应到至少两个测试座10与测试板20的配合,尽可能削弱不同测试座10相对测试板20配合的累积误差。在实际使用时,两个第二对接部50中的定位槽53可以互相连通,如此即可确保同一测试板20与多个测试座10之间的配合,单次测试多个半导体元件200,提高测试效率。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的专利保护范围应以所附权利要求为准。
Claims (10)
1.一种用于半导体元件的测试结构,包括测试座(10)和测试板(20),所述测试座(10)构造有贯通的测试腔(101),所述测试腔(101)用于容设半导体元件(200);其特征在于,所述测试结构(100)还包括对接座(30);所述对接座(30)安装在所述测试座(10)与所述测试板(20)之间,所述对接座(30)构造有贯通的通孔(301),所述测试座(10)的测试腔(101)连通所述通孔(301)以使所述测试板(20)连接所述半导体元件(200);
其中,所述对接座(30)朝向所述测试座(10)的一侧设置有第一对接部(40),所述对接座(30)通过所述第一对接部(40)与所述测试座(10)定位装配;所述对接座(30)朝向所述测试板(20)的一侧设置有第二对接部(50),所述对接座(30)通过所述第一对接部(40)与所述测试座(10)定位装配。
2.根据权利要求1所述的测试结构,其特征在于,所述第一对接部(40)包括第一定位柱(41)和第一定位孔(42);所述第一定位柱(41)和所述第一定位孔(42)其中一者设置于所述对接座(30),另一者设置于所述测试座(10),所述第一定位柱(41)能够插设于所述第一定位孔(42)内;和/或
所述第二对接部(50)包括第二定位柱(51)和第二定位孔(52),所述第二定位柱(51)和所述第二定位孔(52)其中一者设置于所述对接座(30),另一者设置于所述测试板(20),所述第二定位柱(51)能够插设于所述第二定位孔(52)内。
3.根据权利要求2所述的测试结构,其特征在于,所述第一定位柱(41)和/或所述第二定位柱(51)沿自身轴向的延伸端部构造有引导面(601)。
4.根据权利要求2所述的测试结构,其特征在于,所述第一定位柱(41)的数量和所述第二定位柱(51)的数量均为多个,多个所述第一定位柱(41)和多个所述第二定位柱(51)均绕所述通孔(301)的轴线间隔布置,每个所述第一定位柱(41)对应一所述第一定位孔(42),每个所述第二定位柱(51)对应一所述第二定位孔(52)。
5.根据权利要求4所述的测试结构,其特征在于,所述第一定位柱(41)和所述第二定位柱(51)均设置于所述对接座(30)上,一个所述第一定位柱(41)对应一个所述第二定位柱(51)且两者沿所述通孔(301)的轴向相背延伸并偏心设置。
6.根据权利要求5所述的测试结构,其特征在于,沿所述通孔(301)的轴向,所述第一定位柱(41)的延伸长度大于所述第二定位柱(51)的延伸长度。
7.根据权利要求2所述的测试结构,其特征在于,所述第二对接部(50)还包括定位槽(53),所述定位槽(53)用于容设所述测试板(20),所述第二定位柱(51)自所述定位槽(53)的槽底凸设于所述对接座(30)。
8.根据权利要求2或7所述的测试结构,其特征在于,所述测试座(10)的底部凸设有用于伸入所述通孔(301)内的导向凸起(11),所述导向凸起的沿所述测试腔(101)轴向的延伸长度不大于所述通孔(301)的孔深;所述第一定位孔(42)布置于所述导向凸起(11)的外周。
9.根据权利要求8所述的测试结构,其特征在于,所述导向凸起(11)包括承载部(111)和设置于所述承载部(111)沿第一方向两侧的两个顶触部(112);
所述承载部(111)构造有开孔(1101)以与所述测试腔(101)连通,且所述开孔(1101)的边缘向孔心延伸出凸台(1111)以支撑所述半导体元件(200),每个所述顶触部(112)构造有与所述测试腔(101)连通的顶触孔(1102),所述顶触孔(1102)内安装有用于压紧所述半导体元件(200)的压紧元件(12)。
10.根据权利要求1所述的测试结构,其特征在于,所述对接座(30)构造有至少两个所述通孔(301),各个所述通孔(301)间隔布置,每个所述通孔(301)沿自身轴向的两端均对应设置有所述第一对接部(40)和所述第二对接部(50)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223169019.8U CN219641863U (zh) | 2022-11-28 | 2022-11-28 | 用于半导体元件的测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223169019.8U CN219641863U (zh) | 2022-11-28 | 2022-11-28 | 用于半导体元件的测试结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219641863U true CN219641863U (zh) | 2023-09-05 |
Family
ID=87819858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223169019.8U Active CN219641863U (zh) | 2022-11-28 | 2022-11-28 | 用于半导体元件的测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219641863U (zh) |
-
2022
- 2022-11-28 CN CN202223169019.8U patent/CN219641863U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6881073B2 (en) | Electrical connector | |
CN109283371B (zh) | 探针装置 | |
KR20120022924A (ko) | 접촉자 및 전기적 접속장치 | |
US20120214356A1 (en) | Contact and electrical connecting apparatus | |
KR20020084228A (ko) | 코일 스프링 콘택트 방식 커넥터 | |
JPH10144439A (ja) | Bgaパッケージ用icソケット | |
KR20070078794A (ko) | 클램핑 장치 | |
CN103430031A (zh) | 半导体装置的检查设备 | |
US20100081334A1 (en) | Intermediate electrical connector | |
CN104101275A (zh) | 检测装置 | |
CN219641863U (zh) | 用于半导体元件的测试结构 | |
WO2005011069A1 (ja) | ソケット、及び試験装置 | |
CN212485679U (zh) | 浮动式导引插入连接器 | |
KR102615603B1 (ko) | 프로브 모듈 | |
US20210011054A1 (en) | Secure holder for probe and test jig using the same | |
CN110534973B (zh) | 一种导向装置 | |
US20230094904A1 (en) | Connector device | |
CN212601467U (zh) | 一种摄像头检测治具 | |
CN108458684B (zh) | 一种面轮廓度检测装置 | |
CN218938428U (zh) | 射频测试工装 | |
CN220271370U (zh) | 用于插入型器件引脚的电测试接触端子 | |
CN214622763U (zh) | 一种测试针板及测试系统 | |
CN213638367U (zh) | 电路板组件 | |
CN221281125U (zh) | 弹片针测试模组及电路测试装置 | |
CN219392124U (zh) | 连接装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |