CN219512529U - 一种基于海思处理器的信号处理板卡 - Google Patents
一种基于海思处理器的信号处理板卡 Download PDFInfo
- Publication number
- CN219512529U CN219512529U CN202320048414.6U CN202320048414U CN219512529U CN 219512529 U CN219512529 U CN 219512529U CN 202320048414 U CN202320048414 U CN 202320048414U CN 219512529 U CN219512529 U CN 219512529U
- Authority
- CN
- China
- Prior art keywords
- processor
- hai
- chip
- fpga
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
本实用新型公开了一种基于海思处理器的信号处理板卡，信号处理板卡上设有数模转换器、FPGA、时钟扩展芯片、海思处理器以及外接芯片，外接芯片包括第一外接芯片以及第二外接芯片，FPGA与第一外接芯片连接，海思处理器与第二外接芯片连接，且海思处理器通过第二外接芯片与终端连接，海思处理器进行通信连接，FPGA控制数模转换器接收频率源的中频信号；本实用新型设计合理，模数转换器与FPGA通过LVDS接口完成采样数据传输，FPGA与海思处理器通过PCIE接口完成预处理数据传输，海思处理器通过以太网口完成与终端的数据传输，由海思处理器完成时序控制，相较于传统的DSP，实现了信号处理流程的快速移植。
Description
技术领域
本实用新型涉及信号处理和数据处理技术领域，具体是涉及一种基于海思处理器的信号处理板卡。
背景技术
雷达是一种发射电磁波对目标进行照射并接收其回波，由此获得目标至电磁波发射点的距离、径向速度、方位、高度等信息的探测装置，配合定位定向数据，可判别出目标的相对坐标位置和行径方向。
通常的雷达信号处理板卡是以数模转换器+FPGA+DSP的方式搭建设计。数模转换器用于回波信号的模数转换，FPGA用于信号的相位校正、数字下变频、脉冲压缩、数字波束形成等，DSP用于目标检测、参数测量和信息上报等。DSP在开发调试时，因涉及较多的数据变换，常常要修改底层函数来提高运行效率，对于项目经验的迁移来说困难。因此，现设计一种基于海思处理器的信号处理板卡，来解决以上技术问题。
实用新型内容
为解决上述技术问题，本实用新型提供了一种基于海思处理器的信号处理板卡。
本实用新型的技术方案是：一种基于海思处理器的信号处理板卡，所述信号处理板卡上设有数模转换器、FPGA、时钟扩展芯片、海思处理器以及外接芯片；
所述外接芯片包括第一外接芯片以及第二外接芯片，所述FPGA与第一外接芯片连接，所述海思处理器与第二外接芯片连接，且海思处理器通过所述第二外接芯片与终端连接，FPGA与海思处理器进行通信连接，FPGA控制数模转换器接收频率源的中频信号。
说明：通过以上设置，实现了基于海思处理器的信号处理板卡的最小系统搭建，数模转换器外接巴伦变压器以及阻容设计的平衡网络，实现信号处理板卡的中频信号的采集-量化-编码，FPGA与外接芯片配合，实现雷达数据采集和预处理(包含数字下变频、脉冲压缩、MTD等)，海思处理器与外接芯片配合，实现数字波束形成、恒虚警检测、凝聚、角度测量、上报终端等工作，利用基础SOC以及海思HI3531DV200系统基础度高、接口丰富等特点，减少了前期开发时间，同时整板版型更小，节省空间。
进一步地，所述第一外接芯片以及第二外接芯片均包括内存芯片、储存芯片以及接口芯片。
说明：通过外接芯片实现最小系统电路基础以及与频率源、收发单元、伺服以及终端的通信。
进一步地，所述接口芯片包括网络PHY芯片YT8521SH以及RS422串口芯片SIT490EESA，所述网络PHY芯片与海思处理器通过RGMII接口通信，所述RS422串口芯片与频率源、收发单元、伺服以及终端通信。
说明：网络PHY芯片与海思处理器通过RGMII接口通信，通过网络PHY芯片的UTP端口获得了以太网电口的扩展，通过网络PHY芯片的Serdes接口获得了以太网光口的扩展，实现以太网电口和以太网光口与终端的通信，通过RS422串口芯片的通信特性，实现了信号处理板卡与频率源、收发单元、伺服以及终端的通信，以上提及的频率源为雷达系统的频率综合器，用于雷达信号的合成、变频；收发单元是雷达系统的接收机和发射机，用于微波的发射和接收；惯性导航是雷达系统的本地定位定向设备，用于本地定位定向；伺服是雷达系统机械扫描的转动机构；电源分系统是雷达系统的供电设备；终端是雷达系统的数据处理载体和人机交互平台。
进一步地，所述FPGA为XC7K325T，所述FPGA分别与惯性导航、伺服、电源分系以及频率源统通过UART接口通信，FPGA与海思处理器通过GTX接口生成的PCIE1.0×2模块进行通信连接，能够将FPGA的处理数据发送至海思处理器，FPGA与内存芯片通过DDR BANK接口通信，FPGA与储存芯片通过QSPI接口通信。
说明：FPGA通过UART接口接收惯性导航的数据，通过UART接口与伺服相互通信完成伺服控制，通过UART接口能够获取电源分系统的状态，通过UART接口与频率源通信实现调制、发射信号的控制；GTX接口利用IP生成PCIE1.0×2模块与海思处理器通信，实现上报信号预处理数据。
进一步地，所述海思处理器为HI3531DV200，海思处理器与内存芯片通过DDR BANK接口通信，海思处理器与存储芯片通过QSPI接口以及EMMC接口通信。
说明：海思处理器通过与内存芯片以及存储芯片连接，实现最小系统电路基础。
进一步地，所述数模转换器为AD9253，所述AD9253与FPGA通过SPI接口连接，AD9253与FPGA通过LVDS接口通信。
说明：数模转换器通过SPI接口受控于FPGA，用于配置数模转换器的相关参数(工作模式、采样速率、数据格式、通道使能/禁止等)；通过LVDS接口与FPGA通信，用于上报采样数据。
本实用新型的有益效果是：
(1)本实用新型的信号处理板卡，在有限的面积空间内，提供一种基于数模转换器+FPGA+海思处理器的雷达信号处理板卡。通过LVDS接口完成了数模转换器与FPGA之间的采样数据传输，FPGA与海思处理器之间通过PCIE接口完成预处理数据传输，海思处理器通过千兆以太网口完成与终端之间的数据传输，因信号处理板数据流向最终为海思处理器，由海思处理器完成时序控制，相较于传统的DSP，实现了信号处理流程的快速移植。
(2)本实用新型的信号处理板卡，利用基础SOC，海思HI3531DV200的系统基础度高、接口丰富等特点，减小了前期开发时间，同时处理板卡版型更小，节省空间。
附图说明
图1是本实用新型的实施框图；
图2为本实用新型的电气示意图；
具体实施方式
下面结合具体实施方式来对本实用新型进行更进一步详细的说明，以更好地体现本实用新型的优势。
实施例
如图1、2所示，一种基于海思处理器的信号处理板卡，所述信号处理板卡上设有数模转换器、FPGA、时钟扩展芯片、海思处理器以及外接芯片；
所述外接芯片包括第一外接芯片以及第二外接芯片，所述FPGA与第一外接芯片连接，所述海思处理器与第二外接芯片连接，且海思处理器通过所述第二外接芯片与终端连接，FPGA与海思处理器进行通信连接，FPGA控制数模转换器接收频率源的中频信号；
所述第一外接芯片以及第二外接芯片均包括内存芯片、储存芯片以及接口芯片；
所述接口芯片包括网络PHY芯片YT8521SH以及RS422串口芯片SIT490EESA，所述网络PHY芯片与海思处理器通过RGMII接口通信，所述RS422串口芯片与频率源、收发单元、伺服以及终端通信；
所述FPGA为XC7K325T，所述FPGA分别与惯性导航、伺服、电源分系以及频率源统通过UART接口通信，FPGA与海思处理器通过GTX接口生成的PCIE1.0×2模块通信，FPGA与1GBD的内存芯片DDR3 SDRAM通过DDR BANK接口通信，FPGA与16GB的储存芯片SPI NOR FLASH以及128MB的储存芯片SPI NAND FLASH通过两个QSPI接口通信；
所述海思处理器为HI3531DV200，所述海思处理器与1GB的内存芯片DDR4 SDRAM通过DDR BANK接口通信，海思处理器与32GB的存储芯片SPI NOR FLASH通过QSPI接口通信，海思处理器与8GB的存储芯片EMMC通过EMMC接口通信；
所述数模转换器为AD9253，所述数模转换器与FPGA通过SPI接口连接，数模转换器与FPGA通过LVDS接口通信；
上述信号处理板卡的运行方法：
信号处理板卡通过以太网接口接收雷达频率源发出的雷达数据，经过数模转换器进行中频信号的采集-量化-编码，通过LVDS接口发送至FPGA，FPGA实现雷达数据采集并进行预处理，之后通过PCIE2.0×2接口上报至海思处理器，海思处理器实现数字波束形成、恒虚警检测、凝聚、角度测量、上报终端等工作，将结果通过接口芯片发送至终端；
需要说明的是，本申请所涉及到的电子元器件均可采用市售的应用到本申请中。
Claims (6)
1.一种基于海思处理器的信号处理板卡，其特征在于，所述信号处理板卡上设有数模转换器、FPGA、时钟扩展芯片、海思处理器以及外接芯片；
所述外接芯片包括第一外接芯片以及第二外接芯片，所述FPGA与第一外接芯片连接，所述海思处理器与第二外接芯片连接，且海思处理器通过所述第二外接芯片与终端连接，FPGA与海思处理器进行通信连接，FPGA控制数模转换器接收频率源的中频信号。
2.如权利要求1所述的一种基于海思处理器的信号处理板卡，其特征在于，所述第一外接芯片以及第二外接芯片均包括内存芯片、储存芯片以及接口芯片。
3.如权利要求2所述的一种基于海思处理器的信号处理板卡，其特征在于，所述接口芯片包括网络PHY芯片YT8521SH以及RS422串口芯片SIT490EESA，所述网络PHY芯片与海思处理器通过RGMII接口通信，所述RS422串口芯片与频率源、收发单元、伺服以及终端通信。
4.如权利要求2所述的一种基于海思处理器的信号处理板卡，其特征在于，所述FPGA为XC7K325T，所述FPGA分别与惯性导航、伺服、电源分系以及频率源统通过UART接口通信，FPGA与海思处理器通过GTX接口生成的PCIE1.0×2模块进行通信连接，FPGA与内存芯片通过DDR BANK接口通信，FPGA与储存芯片通过QSPI接口通信。
5.如权利要求2所述的一种基于海思处理器的信号处理板卡，其特征在于，所述海思处理器为HI3531DV200，所述海思处理器与内存芯片通过DDR BANK接口通信，海思处理器与存储芯片通过QSPI接口以及EMMC接口通信。
6.如权利要求1所述的一种基于海思处理器的信号处理板卡，其特征在于，所述数模转换器为AD9253，所述数模转换器与FPGA通过SPI接口连接，数模转换器与FPGA通过LVDS接口通信。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320048414.6U CN219512529U (zh) | 2023-01-06 | 2023-01-06 | 一种基于海思处理器的信号处理板卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320048414.6U CN219512529U (zh) | 2023-01-06 | 2023-01-06 | 一种基于海思处理器的信号处理板卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219512529U true CN219512529U (zh) | 2023-08-11 |
Family
ID=87532399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320048414.6U Active CN219512529U (zh) | 2023-01-06 | 2023-01-06 | 一种基于海思处理器的信号处理板卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219512529U (zh) |
-
2023
- 2023-01-06 CN CN202320048414.6U patent/CN219512529U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110133650B (zh) | 一种基于步进频率合成孔径雷达的近距离rcs测量电子系统 | |
| US9024808B2 (en) | Filling level determination using transmit signals with different frequency steps | |
| CN105068055B (zh) | 双频全数字线性调频体制雷达的控制方法 | |
| CN103064080B (zh) | 一种连续波目标引导雷达 | |
| CN101968539B (zh) | 一种用于机载或星载雷达高度计的多功能数字信号处理机 | |
| CN1719279A (zh) | 用雷达电波探测江河湖泊表面流速的方法及其雷达系统 | |
| CN107367717B (zh) | 一种雷达多目标中频仿真装置 | |
| CN108919251A (zh) | 一种基于lfmcw雷达探测轨迹设备 | |
| US7911448B2 (en) | Pointing device and receiving unit with UWB signal | |
| CN110596657B (zh) | 一种测试测距机/塔康运行的装置 | |
| CN205899013U (zh) | 一种基于全固态相参技术开发的x波段雷达装置 | |
| CN113238196B (zh) | 基于射频场景存储的雷达回波模拟方法 | |
| CN104597440A (zh) | 基于目标运动匹配的智能雷达 | |
| CN111679278B (zh) | 一种基于fpga的w波段无人机合成孔径雷达实时成像系统 | |
| CN111090093A (zh) | 一种基于fpga的pd雷达发射波形配置方法及装置 | |
| CN207051476U (zh) | 一种基于线性调频体制的多通道激励源发射系统 | |
| CN219512529U (zh) | 一种基于海思处理器的信号处理板卡 | |
| CN208752198U (zh) | 一种带反馈校正的多通道超声波任意波形信号发生器 | |
| CN109471110B (zh) | 一种车用毫米波雷达多目标信号模拟方法及装置 | |
| CN103630881B (zh) | 一种分布式波形产生在线同步调整电路及方法 | |
| CN103529432A (zh) | 脉冲压缩体制雷达目标距离超高精度模拟方法 | |
| CN105548992B (zh) | 一种全数字式主动声纳发射机及声纳发生方法 | |
| CN115755037A (zh) | 新型双频探地雷达数据采集系统及方法 | |
| CN204374408U (zh) | 一种新型超宽区域电离层探测发射系统 | |
| CN203224627U (zh) | 一种气象雷达信号处理控制装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |