CN219457623U - 光传感器 - Google Patents

Abstract

本公开的实施例涉及光传感器。一种光传感器包括：集成电路芯片，包括包含有多个像素的像素阵列，像素中的每个像素包括至少一个单光子雪崩二极管；和升压DC/DC转换器，被配置为向每个像素的单光子雪崩二极管递送偏置电位，偏置电位被配置为将每个单光子雪崩二极管置于盖革模式；转换器包括：电感元件，将被配置为接收第一电源电位的节点耦接到中间节点；第一开关，将中间节点耦接到参考电位；第二开关，将中间节点耦接到被配置为递送所述偏置电位的输出节点；和控制电路，被配置为控制第一开关的切换；其中转换器的电感元件、第一和第二开关均布置在集成电路芯片的外部，以及控制电路形成所述集成电路芯片的一部分。

Description

光传感器

技术领域

本公开一般涉及电子电路，更具体地，涉及光传感器，例如飞行时间传感器。

背景技术

包括单光子雪崩二极管(SPAD)的光传感器是已知的。这样的传感器，例如飞行时间传感器，包括像素阵列，其中阵列中的每个像素包括至少一个SPAD，并且例如被称为SPAD像素或单光子雪崩二极管像素。该像素阵列在集成电路芯片的内部和顶部实现，该芯片由

半导体层实现。传感器的其他电路，例如像素驱动电路和/或像素读出电路，通常与像素阵列实现在同一集成电路芯片中。

如本领域技术人员所熟知的，为了检测单光子，SPAD必须首先被偏置大于其击穿电压的电位。确定该偏置电位，以使二极管PN结中的电场足够高，以便当SPAD接收到光子并引起产生电荷载流子时，

将该电荷载流子注入到SPAD的耗尽区以触发SPAD中的雪崩现象。二极管的这种工作模式在文献中称为盖革模式。

存在各种解决方案来生成此偏置电位并将其递送到传感器像素阵列的SPAD。然而，这些已知的解决方案都具有缺点。

需要一种包括集成电路芯片的光传感器，该芯片包括SPAD像素阵列，其中用于将SPAD偏置到它们的击穿电压之上的电位的产生解决了已知光传感器的至少一些缺点。

实用新型内容

根据本实用新型，可以克服已知光传感器、例如包括SPAD像素阵列的已知光传感器的全部或部分缺点，有助于实现以下优点：将SPAD偏置到它们的击穿电压之上的电位。

一个实施例提供了一种包括集成电路芯片和升压DC/DC转换器的光传感器，其中：集成电路芯片包括包含有多个像素的像素阵列，多个像素中的每个像素包括至少一个单光子雪崩二极管；升压DC/DC转换器，被配置为向所述每个像素的单光子雪崩二极管递送偏置电位，其中所述偏置电位被配置为将每个单光子雪崩二极管置于盖革模式；升压DC/DC转换器包括：电感元件，将被配置为接收第一电源电位的节点耦接到中间节点；第一开关，将中间节点耦接到参考电位；第二开关，将中间节点耦接到输出节点，输出节点被配置为递送所述偏置电位；和控制电路，被配置为控制第一开关的切换，转换器的电感元件、第一开关和第二开关均布置在集成电路芯片的外部，并且其中控制电路形成所述集成电路芯片的一部分。

根据一个实施例，第二开关是二极管。

根据一个实施例，升压DC/DC转换器还包括第一电容元件，其将输出节点耦接到参考电位，第一电容元件布置在集成电路芯片的外部。

根据一个实施例，输出节点连接到集成电路芯片的输入端子。

根据一个实施例，集成电路芯片的输入端子耦接、优选地连接到控制电路的输入。

根据一个实施例，集成电路芯片的输入端子被耦接到像素阵列，以使输入端子上的电位被供应到集成电路芯片的像素阵列的每个单光子雪崩二极管。

根据一个实施例，偏置电位具有的目标值大于15V，优选地大于或等于20V。

根据一个实施例，传感器包括飞行时间捕获光传感器。

根据一个实施例，升压DC/DC转换器的第一开关的控制端子连接到集成电路芯片的输出端子。

根据一个实施例，控制电路的输出耦接、优选地连接到集成电路芯片的输出端子。

根据一个实施例，升压DC/DC转换器还包括第二电容元件，其将被配置为接收第一电源电位的节点耦接到参考电位，第二电容元件布置在集成电路芯片的外部。

根据一个实施例，集成电路芯片包括被配置为接收参考电位的端子。

根据一个实施例，升压DC/DC转换器还包括在被配置为接收所述第一电源电位的节点与所述中间节点之间、与所述电感元件串联的电阻，电阻布置在所述集成电路芯片的外部，并且集成电路芯片包括两个端子，每个端子连接到电阻器的不同端且连接到控制电路。

根据一个实施例，光传感器包括基板，基板具有集成电路芯片和转换器的组件，这些组件布置在集成电路芯片的外部并被组装在其上，支撑件包括导电轨道，导电轨道被配置为将芯片和传感器布置在集成电路芯片外部的组件连接在一起。布置在芯片外部并组装在支撑件上的转换器组件例如包括第一和第二开关以及电感元件。

根据一个实施例，光传感器还包括基板支撑件，所述基板支撑件具有所述集成电路芯片和所述升压DC/DC转换器的组件，所述组件布置在所述集成电路芯片的外部并被组装在所述集成电路芯片上，所述基板支撑件包括导电轨道，所述导电轨道被配置为电连接所述集成电路芯片和所述升压DC/DC变换器的布置在所述集成电路芯片外部的所述组件。

根据一个实施例，所述光传感器还包括：被组装在所述支撑件上的保护封装体；被组装在支撑件上的至少一个光源，其中集成电路芯片、升压DC/DC转换器的电感元件、升压DC/DC转换器的第一和第二开关、以及所述至少一个光源被包封在所述封装体中，并且传感器形成即插即用模块。

附图说明

上述特征和优点，以及其他，将在下面结合附图以举例说明而非限制的方式给出的具体实施例的描述中进行详细描述，其中：

图1至少部分以块的形式示意性地示出了光传感器的实施例；

图2示意性地示出了包括单光子雪崩二极管的像素的示例；

图3至少部分地以块的形式示意性地示出了图1的传感器的电路的示例；和

图4至少部分以块的形式示意性地显示了图1的传感器的替代实施例。

具体实施方式

在各图中，相同的特征由相同的参考标记表示。具体而言，各实施例中常见的结构和/或功能特征可以具有相同的参考，并且可以布置相同的结构、尺寸和材料属性。

为清晰起见，仅详细说明和描述了对理解本文所述实施例有用的步骤和元素。具体而言，各种已知的SPAD像素并未全部被描述，本描述适用于所有这些已知的SPAD像素。类似地，并未全部详述控制开关模式电源升压转换器(“SMPS升压转换器”)的切断开关的常用方法以及实现这些常用控制方法的常用控制电路，本说明书适用于这些常用控制方法和这些常用控制电路。

在以下描述中，除非另有说明，每个电位例如指相同的参考电位，例如地GND，并且同一节点的电位具有与该节点和参考电位节点之间的电压相同的值。

除非另有说明，当提及连接在一起的两个元件时，这表示除了导体的外部没有任何中间元件的直接连接，而当提及连接在一起的两个元件时，这表示这两个元件可以连接或可以通过一个或多个其他元件连接。

在以下披露中，除非另有说明，当提及绝对位置限定符时、例如术语“前”、“后”、“顶”、“底”、“左”、“右”等，或相对位置限定词、例如“以上”、“以下”、“上方”、“下方”等，或方向限定词、如“水平”、“垂直”等，参考图中所示的方向。

除非另有说明，“大概”、“大致”、“基本上”和“大约”的顺序表示在10％以内，最好在5％以内。

图1部分以块的形式示意性地示出了光传感器1的一个实施例。

例如，光传感器1是一个飞行时间传感器，能够生成传感器1捕获的场景的深度图。

光传感器1包括集成电路芯片100。例如，芯片100包括例如由硅制成的半导体层的一部分，芯片100的所有电子元件形成在其内部和顶部。

具体地，集成电路芯片100包括像素104的阵列102。在图1中，作为示例，阵列102包括七列和十行的像素104，即，七十个像素104，在图1中单个的像素104以供参考，以避免绘图过载。然而，阵列102可以包括不同数量的列和/或行的像素104，并且因此包括不同数量(例如，更少或更多)的像素104。

每个像素104包括单光子雪崩二极管(图1中未示出)。换言之，每个像素102包括被配置为接收高于其击穿电压的偏置电位VHV的二极管，以能够被置于盖革模式。例如，在每个像素中，单光子雪崩二极管的阴极耦接到电位VHV，阳极耦接到参考电位、例如地GND。作为示例，参考电位GND的电位VHV具有的值大于15V，优选地大于或等于20V，例如具有基本等于25V的值。作为示例，每个像素102包括单光子雪崩二极管。作为替代示例，像素可以包括多个单光子雪崩二极管，每个单光子雪崩二极管可以与其自身的猝灭电路相关联，并且该组件例如被称为宏像素。

图2中说明了能够在阵列102中实现的像素104的示例。像素104的该示例类似于美国专利第11,336,853号(对应于EP3806162和CN112702546)中附图1、5、6、7和8中所示的像素，该专利通过引用并入本文。图2的像素104的示例更具体地类似于美国专利第11,336,853号中图5的像素。

在该示例中，像素104包括单光子雪崩二极管200。二极管200的阳极耦接到电位GND，即耦接到被配置为接收电位GND的节点202。二极管200的阴极耦接到电位VHV，即，耦接到被配置为接收电位VHV的节点204。

更具体地，在该示例中，二极管200的阴极通过电阻205耦接到节点204。电阻器205被称为淬灭电阻，被配置为淬灭、即停止二极管中的雪崩现象200。在这个示例中，二极管200的阳极通过两个MOS(“金属氧化物半导体”)晶体管T1和T2耦接到节点202。晶体管T1例如被配置成当它被切换到截止状态时抑制二极管200中的雪崩现象。晶体管T2例如被配置成当它被切换到截止状态时停用像素104。

在该示例中，像素104还包括上拉二极管206，其阳极连接到二极管200的阳极并且其阴极连接到被配置为接收电位V2的节点208。电位V2小于电位VHV。例如，电位V2约为7V。

在这个示例中，像素104还包括两个电容元件C1和C2。电容元件C1连接在将二极管200连接到电阻205的节点210与节点212之间。电容元件C2连接在节点212与节点202之间。电容元件C1和C2形成电容分压桥，被配置为在节点212上重复或传输二极管200的阴极的变化。

在该示例中，像素104还包括电路216，这里是反相器，其被配置为由于二极管200中的雪崩现象导致节点212上的电位变化而切换其输出。换言之，电路216被配置为检测二极管200中的雪崩现象。

在该示例中，像素104还包括可选的MOS晶体管T3。晶体管T3将节点212耦接到被配置为接收电位V1的节点214。电位V1小于电位VHV。电位V1例如是大约1.2V的电源电位。晶体管T3的栅极接收到的电位能够修改在电路216的输出处提供的脉冲的持续时间。

本领域技术人员能够提供与图2不同的单光子雪崩二极管的像素104，其中如图2所示，单光子雪崩二极管例如在其阴极上接收电位VHV以能够置于盖革模式。换言之，将在本领域技术人员的能力范围内的是，提供不同于图2的单光子雪崩二极管像素104，但其需要各自接收电位VHV来操作。

再次参考图1，传感器1还包括开关模式升压转换器106(在图1中由虚线界定)。

转换器106被配置为将电位VHV递送到像素104的阵列102的单光子雪崩二极管。更具体地，转换器106被配置为从电源电位Vbat递送电位VHV。电位Vbat和VHV是DC(“直流”)电位。换言之，转换器106是DC/DC转换器。

例如，电位Vbat比电位VHV小，例如小至少10V。作为示例，电位Vbat小于或等于5V，例如基本等于3.6V。

转换器106包括电感元件110、开关112、二极管114和被配置为控制开关112的切换的控制电路CTRL。

电感元件110将被配置为接收电位Vbat的节点116耦接到中间节点118。换句话说，电感元件110的端子耦接、例如连接到节点116，电感元件110的另一端子耦接、例如连接到节点118。

开关112将节点118耦接到参考电位GND，即，开关112将节点118耦接到被配置为接收参考电位GND的节点122。该开关112例如被称为低侧开关。例如，开关112包括耦接、例如连接到节点118的导电端子，以及耦接、例如连接到节点122的另一导电端子。开关112在控制端子上接收控制信号sigCTRL。

例如，开关112由N沟道MOS晶体管实现。例如，晶体管112的第一导电端子、例如漏极耦接、优选地连接到节点118，晶体管112的第二导电端子、例如源极耦接、优选地连接到节点122，晶体管112的栅极接收信号sigCTRL。优选地，当信号sigCTRL切换到等于芯片100的电源电位的高电位时，这足以将晶体管112切换到导通状态。因此，开关112由信号、这里是电压来控制，其最大值小于或等于芯片100的电源电压的值。

二极管114将中间节点118耦接到转换器106的输出节点124。节点124被配置为供应电位VHV。换句话说，转换器106在其输出节点124上供应电位VHV。二极管114所具有的第一电极、这里是它的阳极耦接、优选地连接到节点118，并且所具有的第二电极、这里是它的阴极耦接、优选地连接节点124。实际上，二极管114实现开关功能。换言之，二极管114是开关(不可控)，称为高侧开关。作为示例，二极管114是肖特基二极管。

电路CTRL用于控制开关112，即控制开关112的导通/关断，使电位VHV保持在目标值Vtarget。目标值Vtarget例如大于15V，优选大于等于20V，例如基本等于25V。

为此目的，电路CTRL被配置为接收代表电位VHV的信号，例如，实际电位VHV。此外，电路CTRL被配置为供应开关112的控制信号sigCTRL。作为示例，电路CTRL被配置为在脉宽调制(PWM)中控制开关112。

电路CTRL形成芯片100的一部分，与此相反，电感元件110、开关112和二极管114布置在芯片100的外部，也就是说，它们并不形成芯片100的一部分。特别地，节点118在芯片100的外部。

因此，电路CTRL包括端子、或节点或输入126，其被配置为接收表示电位VHV的信号，更具体地，图1的示例中的电位VHV。电路CTRL的端子126被耦接、优选地连接到芯片100的输入端子128。端子128被配置为接收电位VHV。

虽然这在图1中没有详细说明，但优选地，电路CTRL的端子126例如对应于分压桥的一端，分压桥例如是电阻分压桥，其被配置为将电位VHV的值分压以获得代表电位VHV、但具有与芯片100的晶体管承受的最大电压兼容的值的电位。例如，代表电位VHV的该电位具有小于芯片100的电源电位AVDD的最大值。例如，分压桥形成电路CTRL的一部分，并因此形成芯片100的一部分。

更一般地，代替分压桥，电路CTRL可以包括任何通常的电路，该电路被配置为供应如下电位：其代表电位VHV，并且其具有的最大值小于由芯片100的MOS晶体管承受的最大值。

端子128进一步耦接、优选地连接到芯片100的像素104的阵列102，使得端子128上的电位VHV被供应给阵列102，更具体地提供给阵列102的每个像素104，并且更具体地直至阵列102的每个单光子雪崩二极管。因此，阵列102的每个单光子雪崩二极管(例如如图2的示例中那样在其阴极上)接收电位VH，。作为示例，对于电位VHV，也就是说目标值Vtarget大约为25V，阵列102在节点124上汲取的电流在稳态操作中大约为30mA，并且在瞬间电流涌入期间可能达到例如至少45mA。

此外，电路CTRL包括被配置为供应控制信号sigCTRL的端子、或节点或输出130。端子130耦接、优选地连接到芯片100的输出端子132。输出端子132被配置为向布置在芯片100外部的开关112供应信号sigCTRL。端子132连接到开关112的控制端子。

作为示例，芯片100由电位AVDD供电，芯片100于是包括被配置为接收电位AVDD的端子120和被配置为接收参考电位GND的端子121。作为示例，芯片100的电源电位AVDD具有基本等于3.6V的值。

作为示例，电路CTRL也由电位AVDD供电，然后包括被配置为接收参考电位GND的端子或节点134和被配置为接收电位AVDD的端子135。作为示例，端子134耦接、优选地连接到芯片100的输入端子121。作为示例，端子135耦接、优选地连接到芯片的输入端子120。

通常对于开关模式升压转换器，转换器1包括将节点124和122耦接在一起的电容元件Cout。例如，电容元件Cout包括耦接、优选地连接到节点124的第一电极和耦接、优选地连接到节点122的第二电极。

作为示例，转换器1还包括将节点116耦接到节点122的电容元件Cin。例如，电容元件Cin包括耦接、优选地连接到节点124的第一电极和耦接、优选地连接到节点122的第二电极。例如，当在供应电位Vbat的电压源与节点116之间的阻抗足够低以使得可以忽略不计由转换器106在节点116上汲取电流期间在节点116上的电压降时，该电容元件Cin可以被省略。

根据一个实施例，转换器306的至少电感元件110、开关112和二极管114被布置在芯片100的外部，并且至少转换器106的控制电路CTRL形成芯片100的一部分。

虽然未示出，但芯片100包括许多MOS晶体管，例如在阵列102的像素104的控制电路和读出电路中。这些晶体管并不意味着实现功率应用，因此不能承受高电压，例如施加在阵列102的每个单光子雪崩二极管两端以将该二极管置于盖革模式的电压。例如，芯片100的大多数MOS晶体管被配置为承受小于Vbat的电压。作为示例，芯片100的一些晶体管被配置为承受大于Vbat的最大电压，而其他晶体管是标准低压晶体管，例如被配置为承受其端子之间小于或等于电压AVDD的电压。

根据一个实施例，芯片100和转换器106在芯片100外部的组件，即电感元件110、开关112、二极管114以及(如果存在的)电容元件Cin和Cout被组装在支撑件或衬底140上。支撑件140形成传感器1的一部分。根据替代实施例，电容元件Cin和/或Cout可以布置在传感器1的外部。

作为示例，传感器1、更具体地其支撑件140包括被配置为接收电位Vbat的输入端子108。例如，由在传感器1之外的电路给传感器1供应电位Vbat。

作为示例，传感器1、更具体地其支撑件140包括被配置为接收电位AVDD的输入端子109。例如，由在传感器1之外的电路给传感器1供应电位AVDD。

作为一个替代示例，电位AVDD和Vbat相同，端子108则例如直接与端子109相连。

作为另一替代示例，传感器1仅从外部接收电位AVDD和Vbat中的一个、例如电位Vbat，并且包括被配置为基于关于传感器1接收到的电位来供应电位AVDD和Vbat中的另一个、例如电位AVDD的电路。

虽然这在图1中没有详细说明，但支撑件140包括导电轨道，以实现芯片100之间的先前描述的耦接或连接，更具体地，在芯片100的输入和输出端子与转换器106的被布置在芯片100的外部的组件之间的耦接或连接。

虽然这在图1中没有示出，但是当传感器1是飞行时间传感器时，传感器1可以进一步包括一个或多个光源，例如，一个或多个垂直腔表面发射激光(VCSEL)二极管，以及驱动这些光源的电路(“驱动器”)。光源和驱动电路被配置为向场景发射光信号，阵列102被配置为接收由场景反射的对应信号。光源和驱动电路优选地是组装在支撑件140上的分立元件。传感器1的其他分立元件也可以组装在支撑件140上。此外，传感器1包括例如安装在支撑件140上或与其组装的保护封装体。封装体包括与像素104的阵列102相对的开口和与光源相对的开口。然后将组装在支撑件140上的传感器1的芯片的所有组件包封在该封装体中。换句话说，传感器1于是形成了一个即插即用模块，它只需要被供电，例如通过向支撑件140的端子108和109供应电位Vbat和AVDD，使得传感器1可以工作。作为示例，支撑件140然后被配置为组装到诸如智能电话的复杂电子系统的主板，例如组装到印刷电路板(PCB)或柔性印刷电路板(“FlexPCB”)上。

布置在芯片100外部的转换器106的组件是常用组件，易于获得。

可以以将被组装在支撑件140上的分立组件的形式，设计使用完全布置在芯片外部的开关模式升压转换器，而不是将电路CTRL集成在传感器1的芯片100中、也就是说在包括传感器1的像素104的芯片100中。然而，这会增加支撑件140的尺寸，并因此增加传感器1的体积，例如，当传感器1是即插即用模块时。

还可以设计通过将转换器106完全布置在传感器1的外部来直接向传感器1供应电位VHV，也就是说，转换器106不会与芯片100组装在同一支撑件140上。然而，这会增加供应电位VHV的转换器与传感器1之间的距离，这将导致损耗增加，和/或增加转换器的响应时间，和/或降低电位VHV值的控制精度。

此外，可以设计使用完全集成在芯片100中的电荷泵，而不是将传感器1的转换器106部分地布置在芯片100中并且部分地布置在芯片100外部。然而，这种电荷泵的效率会比转换器106的低得多，而且电荷泵占据的表面积会比电路CTRL占据的表面积大得多。例如，考虑具有大约25％效率的电荷泵，对于基本等于25V的电位VHV，在电荷泵的输出端子处供应大约45mA的最大电流，即在电荷泵的输出端子处供应大约1W，供应电位Vbat的电源电压必须能够递送超过4W的电源功率，该功耗相对于开关模式DC/DC转换器将必须供应相同输出功率的功耗而言过高。例如，与使用电荷泵相关的高功耗会对电池供电的移动物体的自主性产生不利影响。

本来可以设计将开关112集成到芯片100中。然而，开关112在其端子之间看到范围高达电位VHV的值的电压，并且芯片100、特别是其能被设想实施开关112的MOS晶体管并不被提供承受这样的电压。

此外，提供与芯片100集成的电路CTRL允许更精细地控制电位VHV的值、即目标值Vtarget，关于该电路CTRL将被布置在芯片100外部的情况，这对于阵列102的单光子雪崩二极管的正确操作是必要的。例如，电路CTRL可以被配置为根据芯片100的操作条件、例如根据芯片100、并且因此是单光子雪崩二极管的温度，修改值Vtarget。

更一般地，如果转换器106被集成到芯片100的电荷泵或被完全在芯片外部的开关模式升压转换器替换，与此相比，诸如关于图1所描述的传感器1的转换器106的实施以更小的体积允许更好的转换效率、更好的电位VHV的调节效率。

在替代实施例(未示出)中，转换器106的高侧开关由可控开关而不是对应于不可控开关的二极管114实现。替代二极管14的可控开关然后由电路CTRL控制。该高侧可控开关例如是P沟道MOS晶体管。在这种情况下，高侧PMOS晶体管的控制信号、通常是控制电压具有的值比芯片100的电路能够递送和/或承受的值大得多。然后为高侧晶体管提供电平移位器电路，其能够基于由电路CTRL提供的控制信号供应适用于高侧晶体管的控制电压。然后，该电平转换器电路和高侧晶体管以一个或多个分立元件的形式组装在支撑件140上。

用二极管114而不是用MOS晶体管来实现转换器106的高压侧开关的优点在于它更为简单并且体积更小。

图3部分以块的形式示意性地示出了图1的传感器的电路CTRL的更详细示例。在该示例中，电路CTRL实现开关112的导通/关断状态的PWM控制。图3中未显示电路CTRL的端子135。

在图3的示例中，电路CTRL包括电阻分压桥300，其连接在电路CTRL的输入(或端子)126与134之间。分压电桥300被配置为对电位VHV的值进行分压、并在节点302上供应该分压后的值Vfb。换句话说，分压电桥300接收电位VHV并从电位VHV提供电位Vfb，电位Vfb代表电位VHV且小于电位VHV。优选地，电压Vfb小于芯片100的组件、特别是晶体管可以承受的最大电压。例如，电压Vfb小于电压Vbat，优选小于电压AVDD。

作为示例，分压桥300包括连接在节点126与302之间的电阻R1，以及连接在节点302与134之间的电阻R2。

电路CTRL还包括电路306。电路306被配置为提供表示电压Vfb与电压Vref之间的差值、即误差的信号err。电压值Vref由值Vtarget决定。因此，信号err表示电位VHV与其目标值之间的值差或误差。电路306被配置为接收信号Vfb、信号Vref，并供应信号err。作为示例，电路306实现比例积分微分(PID)滤波功能。作为示例，电路306包括组装成误差放大器的运算放大器，该误差放大器的常用无源组件未在图3中示出以避免绘图过载。作为示例，信号Vref由电路306的输入、例如运算放大器的非反相输入(+)接收，信号Vfb由电路306的另一输入，例如运算放大器的反相输入(-)接收，并且信号err在电路206的输出处、例如运算放大器的输出处可用。

电路CTRL还包括电路308。电路308被配置为提供周期性锯齿信号sig1。在本示例中，信号sig1的频率对应于开关112的切换频率(参见图1)，例如约为10MHz。

电路CTRL还包括电路310，其被配置为将信号sig1与信号err进行比较，并提供二进制信号cmp，其二进制状态指示该比较的结果。例如，当信号err小于信号sig1时，信号cmp处于第一二进制状态，而当信号err大于信号sig1时，信号cmp处于第二二进制状态。因此，信号cmp的每个脉冲的宽度根据电位VHV的值被调制。

如图3所示，电路CTRL可以包括电路312，其被配置为基于信号cmp供应信号sigCTRL。电路312被配置为对信号cmp进行整形以生成信号sigCTRL。作为示例，电路312是缓冲电路。作为示例，信号cmp的每次切换引起信号sigCTRL的相应切换，并且信号sigCTRL的每次切换由信号cmp的相应切换引起。

根据未示出的另一个示例，可以省略电路312。

虽然上文、特别是关于图3已经描述电路CTRL被配置为以PWM控制开关112(图1)的情况，但是本描述不限于该控制示例。实际上作为替代示例，电路CTRL可以实施脉冲频率调制(PFM)控制或滞后型控制。在又一示例中，电路CTRL可以被配置为在开关112的至少两种控制模式之间切换，例如，在PWM控制与PFM控制之间切换，这些不同控制模式之间的切换例如由由芯片100在节点124上汲取的功率确定(参见图1)。

例如，在实施例中，电路CTRL可能需要知道电感元件中的电流，例如要知道电流是否等于零，以生成信号sigCTRL。

在这种情况下，转换器106可以包括被配置为确定电感元件110中的电流的电路，例如被配置为检测电感元件110中的电流何时变为零的电路。

图4至少部分地以块的形式示意性地示出图1的传感器1的替代实施例。这里仅突出显示图1的转换器1与图4的转换器1之间的差异。

在该变体中，电路CTRL被配置为生成信号sigCTRL，该生成不是仅基于电位VHV的值、即基于节点124上有效可用的电位VHV与电位VHV的目标值Vtarget之间的值差，而是还基于电感元件110中的电流IL的值，例如基于检测电感元件中的电流IL变为零。

因此，与图1的转换器106相比，图4的转换器106包括电阻Rs，例如称为分流电阻。

在节点118与116之间，该电阻Rs和电感元件110串联连接。

例如在图4中，电阻Rs的一端或端子连接到节点116，另一端或端子连接到电感元件110的一个电极，电感元件110的另一个电极连接到节点118。作为替代示例(未示出)，电阻Rs的一端或端子连接到节点118，另一端或端子连接到电感元件110的一个电极，电感元件110的另一个电极连接到节点116。

优选地，电阻Rs连接在节点116的一侧，使得电阻Rs两端的电压保持小于或等于芯片100的晶体管能够承受的最大电压值。

电器Rs与元件110、112和114以及(如果它们存在)电容元件Cin和Cout一样，布置在芯片100的外部。

电路CTRL包括两个端子(或节点或输入)402和406，每个端子被配置为接收电阻Rs的端子之一上的电压。因此，芯片100包括两个端子(或输入)400和408，每个端子连接到电阻器Rs的不同端(或端子)，并且连接到控制电路。

在图4的示例中，芯片100的端子408连接到电阻Rs的第一端，即在该示例中是节点116，并且芯片100的端子400连接到电阻Rs的第二端，即在该示例中是电感元件110与电阻Rs之间的连接节点404。此外，芯片100的端子408连接到电路CTRL的端子406，并且芯片100的端子400连接到电路CTRL的端子402。

本领域技术人员能够使上文关于图4的描述适用于电位AVDD和Vbat相同的情况和/或适用于电阻Rs具有连接到节点118的端子的情况。

已经描述了各种实施例和变体。本领域技术人员将理解这些不同实施例和变体的某些特征可以组合，并且本领域技术人员将想到其他变体。特别地，本领域技术人员能够提供开关模式升压转换器的其他实施例，该转换器具有其低侧开关、其高侧开关、优选地为二极管、以及布置在包含像素阵列的集成电路芯片外部的电感元件，每个像素包含单光子雪崩二极管，并且转换器具有低侧开关的与该芯片集成的控制电路、或者换句话说转换器的电压和/或电流反馈回路。在这种情况下，根据一个实施例，例如当传感器形成即插即用模块时，转换器的高侧和低侧开关，即转换器的斩波开关、电感元件和测量电阻器(如果存在)被组装在与芯片相同的支撑件上。

最后，基于上文给出的功能指示，所描述的实施例和变体的实际实现在本领域技术人员的能力之内。

Claims (16)

1.一种光传感器，其特征在于，所述光传感器包括：

集成电路芯片，包括包含有多个像素的像素阵列，所述多个像素中的每个像素包括至少一个单光子雪崩二极管；和

升压DC/DC转换器，被配置为向所述每个像素的单光子雪崩二极管递送偏置电位，其中所述偏置电位被配置为将每个单光子雪崩二极管置于盖革模式；

其中所述升压DC/DC转换器包括：

电感元件，将被配置为接收第一电源电位的节点耦接到中间节点；

第一开关，将所述中间节点耦接到参考电位；

第二开关，将所述中间节点耦接到输出节点，所述输出节点被配置为递送所述偏置电位；和

控制电路，被配置为控制所述第一开关的切换；

其中所述升压DC/DC转换器的所述电感元件、所述第一开关和所述第二开关均布置在所述集成电路芯片的外部，以及

其中所述控制电路形成所述集成电路芯片的一部分。

2.根据权利要求1所述的光传感器，其特征在于，所述第二开关为二极管。

3.根据权利要求1所述的光传感器，其特征在于，所述升压DC/DC转换器还包括第一电容元件，所述第一电容元件将所述输出节点耦接到所述参考电位，所述第一电容元件布置在所述集成电路芯片的外部。

4.根据权利要求1所述的光传感器，其特征在于，所述输出节点连接到所述集成电路芯片的输入端子。

5.根据权利要求4所述的光传感器，其特征在于，所述集成电路芯片的所述输入端子耦接到所述控制电路的输入。

6.根据权利要求4所述的光传感器，其特征在于，所述集成电路芯片的所述输入端子被耦接到所述像素阵列，以使所述输入端子的电位被供应到所述集成电路芯片的所述像素阵列的每个单光子雪崩二极管。

7.根据权利要求1所述的光传感器，其特征在于，所述偏置电位具有的目标值大于15V。

8.根据权利要求1所述的光传感器，其特征在于，所述偏置电位具有的目标值大于或等于20V。

9.根据权利要求1所述的光传感器，其特征在于，所述光传感器包括飞行时间捕获光传感器。

10.根据权利要求1所述的光传感器，其特征在于，所述升压DC/DC转换器的所述第一开关的控制端子连接到所述集成电路芯片的输出端子。

11.根据权利要求10所述的光传感器，其特征在于，所述控制电路的输出耦接到所述集成电路芯片的所述输出端子。

12.根据权利要求1所述的光传感器，其特征在于，所述升压DC/DC转换器还包括第二电容元件，所述第二电容元件将被配置为接收所述第一电源电位的节点耦接到所述参考电位，所述第二电容元件布置在所述集成电路芯片的外部。

13.根据权利要求1所述的光传感器，其特征在于，所述集成电路芯片包括被配置为接收所述参考电位的端子。

14.根据权利要求1所述的光传感器，其特征在于，所述升压DC/DC转换器还包括在被配置为接收所述第一电源电位的节点与所述中间节点之间、与所述电感元件串联的电阻，所述电阻布置在所述集成电路芯片的外部，并且其中所述集成电路芯片包括连接到所述电阻的不同端且连接到所述控制电路的两个端子。

15.根据权利要求1所述的光传感器，其特征在于，所述光传感器还包括基板支撑件，所述基板支撑件具有所述集成电路芯片和所述升压DC/DC转换器的组件，所述组件布置在所述集成电路芯片的外部并被组装在所述集成电路芯片上，所述基板支撑件包括导电轨道，所述导电轨道被配置为电连接所述集成电路芯片和所述升压DC/DC变换器的布置在所述集成电路芯片外部的所述组件。

16.根据权利要求15所述的光传感器，其特征在于，所述光传感器还包括：

保护封装体，被组装在所述基板支撑件上；和

至少一个光源，被组装在所述基板支撑件上；

其中所述集成电路芯片、所述升压DC/DC转换器的所述电感元件、所述升压DC/DC转换器的所述第一开关和所述第二开关以及所述至少一个光源被包封在所述保护封装体中，并且所述光传感器形成即插即用模块。