CN219392650U - 板卡状态监控装置及芯片测试机 - Google Patents

Abstract

本实用新型提供了一种板卡状态监控装置及芯片测试机，包括：上位机、通信板卡和多个资源板卡，所述上位机与所述通信板卡连接，所述通信板卡通过监控总线分别与每个所述资源板卡连接；其中，所述监控总线用于将各所述资源板卡的板卡异常数据经由所述通信板卡传输至所述上位机；所述上位机用于根据所述板卡异常数据发出告警提示。本实用新型可以显著提高芯片测试机的安全性和可靠性。

Description

板卡状态监控装置及芯片测试机

技术领域

本实用新型涉及自动化测试设备技术领域，尤其是涉及一种板卡状态监控装置及芯片测试机。

背景技术

在自动化测试设备使用过程中，各类测试板卡可能会出现元器件异常或工作状态异常等情况。目前，自动化测试设备无法对元器件异常或工作状态异常进行监控，可能导致待测芯片或者测试板卡损坏，也可能导致测试结果异常，导致自动化测试设备的安全性和可靠性较差。

实用新型内容

本实用新型的目的在于提供一种板卡状态监控装置及芯片测试机，可以显著提高芯片测试机的安全性和可靠性。

第一方面，本实用新型实施例提供了一种板卡状态监控装置，其特征在于，包括：上位机、通信板卡和多个资源板卡，所述上位机与所述通信板卡连接，所述通信板卡通过监控总线分别与每个所述资源板卡连接；其中，

所述监控总线用于将各所述资源板卡的板卡异常数据经由所述通信板卡传输至所述上位机；

所述上位机用于根据所述板卡异常数据发出告警提示。

在一种实施方式中，所述板卡异常数据包括电源电压异常数据；各所述资源板卡均包括控制板和若干个业务板，所述控制板设置有相互连接的控制芯片和控制电源，所述业务板设置有业务电源；其中，

所述控制芯片用于对所述控制电源的电源电压数据和所述业务电源的电源电压数据进行监控，并在所述电源电压数据超出对应资源板卡的预设电压范围时生成所述电源电压异常数据。

在一种实施方式中，所述控制板还设置有模拟选择器，所述模拟选择器的第一端与所述控制芯片连接，所述模拟选择器的第二端与所述控制电源连接，所述模拟选择器的第三端与所述业务电源连接；其中，

所述控制芯片还用于控制所述模拟选择器的通断状态。

在一种实施方式中，所述板卡异常数据包括待监控芯片异常数据；所述控制板还设置有自检回路，所述自检回路分别与每个所述业务板中的待监控芯片连接；其中，

所述自检回路用于对所述待监控芯片的状态数据进行监控，在所述待监控芯片异常时生成待监控芯片异常数据，将所述待监控芯片异常数据经由所述监控总线传输至所述上位机。

在一种实施方式中，所述控制板设置有寄存器，所述寄存器与所述控制芯片连接；其中，

所述控制芯片配置有Debug系统，所述Debug系统用于将所述控制芯片的状态数据存储至所述寄存器；所述Debug系统还用于从所述寄存器内调取所述控制芯片的状态数据，并通过所述监控总线将所述控制芯片的状态数据经由所述通信板卡传输至所述上位机；

所述上位机还用于判断所述控制芯片的状态数据是否异常。

在一种实施方式中，所述控制芯片的状态数据包括主控状态机数据；所述Debug系统包括主控子系统，所述主控子系统用于读取所述控制芯片的主控状态机数据。

在一种实施方式中，所述控制芯片的状态数据还包括同步时钟频率；所述Debug系统还包括同步子系统，所述同步子系统用于读取所述控制芯片的同步时钟频率。

在一种实施方式中，所述控制芯片的状态数据还包括通信缓存和/或所述告警缓存；所述Debug系统还包括缓存子系统，所述缓存子系统用于读取所述控制芯片的通信缓存和/或告警缓存。

在一种实施方式中，所述板卡状态监控装置还包括通信总线，所述通信总线与所述通信板卡、所述资源板卡之间形成闭环通信回路。

第二方面，本实用新型实施例还提供一种芯片测试机，包括：第一方面提供的任一项所述的板卡状态监控装置。

本实用新型实施例提供的一种板卡状态监控装置及芯片测试机，可以利用监控总线和通信板卡将板卡异常数据发送至上位机，最终利用上位机根据板卡异常数据发出告警提示，本实用新型实施例可以及时监控板卡异常数据并提供告警提示，从而可以有效减少待测芯片或资源板卡损坏的情况，从而显著提高芯片测试机的安全性，此外，还可以有效减少因板卡异常而导致的测试结果异常的情况，从而显著提高芯片测试机的可靠性。

本实用新型的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种板卡状态监控装置的结构示意图；

图2为本实用新型实施例提供的另一种板卡状态监控装置的结构示意图；

图3为本实用新型实施例提供的一种数字板卡的结构示意图；

图4为本实用新型实施例提供的另一种数字板卡的结构示意图；

图5为本实用新型实施例提供的另一种板卡状态监控装置的结构示意图。

具体实施方式

下面将结合实施例对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

目前，现有自动化测试设备存在安全性和可靠性较差的问题，基于此，本实用新型实施例提供了一种板卡状态监控装置及芯片测试机，可以显著提高芯片测试机的安全性和可靠性。

为便于对本实施例进行理解，首先对本实用新型实施例所公开的一种板卡状态监控装置进行详细介绍。

为便于理解，图1示意出了一种板卡状态监控装置的结构示意图，图1示意出板卡状态监控装置包括上位机1、通信板卡2和多个资源板卡3，上位机1与通信板卡2连接，通信板卡2通过监控总线4分别与每个资源板卡3连接。具体地，通信板卡2用于与上位机1进行数据交互，监控总线4用于将各资源板卡3的板卡异常数据经由通信板卡2传输至所述上位机1，上位机1用于根据板卡异常数据发出告警提示。

作为示例，资源板卡3可以为数字板卡或电源板卡等；板卡异常数据可以包括但不限于电源电压异常数据和待监控芯片异常数据等。

示例性的，可以通过上位机1的显示器显示板卡异常数据，以达到告警提示的目的。另外，还可以预先配置板卡异常数据与异常级别之间的第一映射关系，上位机1接收到板卡异常数据时，将基于第一映射关系确定相应的异常级别，并提供与异常级别对应的告警提示。诸如，可以通过显示器显示异常级别，也可达到告警提示的目的；也可以通过诸如指示灯、蜂鸣器等器件达到告警提示的目的，以指示灯为例，可以预先配置异常级别与指示灯闪烁规则之间的第二映射关系，从而基于第二映射关系确定异常级别对应的指示灯闪烁规则，并按照该指示灯闪烁规则控制指示灯进行闪烁，也可达到告警提示的目的。

本实用新型实施例提供的板卡状态监控装置，可以利用监控总线和通信板卡将板卡异常数据发送至上位机，最终利用上位机根据板卡异常数据发出告警提示，本实用新型实施例可以及时监控板卡异常数据并提供告警提示，从而可以有效减少待测芯片或资源板卡损坏的情况，从而显著提高芯片测试机的安全性，此外，还可以有效减少因板卡异常而导致的测试结果异常的情况，从而显著提高芯片测试机的可靠性。

为便于对上述实施例提供的板卡状态监控装置进行理解，本实用新型实施例提供了一种板卡状态监控装置的具体结构，以板卡状态监控装置包括3个资源板卡为例，参见图2所示的另一种板卡状态监控装置的结构示意图，其中，上位机1也可称之为PC(PersonalComputer，个人计算机)，通信板卡2和资源板卡3均设置有FPGA(Field Programmable GateArray，现场可编程逻辑门阵列)芯片，通信板卡2中的FPGA芯片通过监控总线分别与每个资源板卡3中的FPGA芯片连接。

请继续参见图2，板卡状态监控装置还包括通信总线5，通信总线5与通信板卡2、资源板卡3之间形成闭环通信回路。可选的，通信总线5可以采用高速通信总线，用于传输测试待测芯片过程中的测试数据。例如资源板卡3包括板卡a、板卡b和板卡c，则通信板卡2通过通信总线5与板卡a连接，板卡a通过通信总线5与板卡b连接，板卡b通过通信总线5与板卡c连接，板卡c通过通信总线5与通信板卡2连接，从而形成闭环通信回路，在测试过程中，通信板卡2将上位机下发的指令发送至板卡a，板卡a将指令发送至板卡b。

具体地，通信板卡内FPGA芯片和板卡a的控制芯片连接，板卡a的控制芯片和板卡b的控制芯片连接，板卡b的控制芯片和板卡c的控制芯片连接，板卡c的控制芯片与通信板卡内FPGA芯片连接。

为便于理解，本实用新型实施例以数字板卡为例，提供了如下结构一至结构三所示的数字板卡结构：

结构一：资源板卡包括控制板(BE，back end)和若干个业务板(FE，front end)。控制板设置有相互连接的控制芯片和控制电源，所述业务板设置有业务电源，其中，控制芯片可以采用FPGA芯片，控制电源也即图3中的多路电源，业务电源是各业务板FE的电源。

在一种实施方式中，控制芯片用于对控制电源的电源电压数据和业务电源的电源电压数据进行监控，并在控制电源的电源电压数据和业务电源的电源电压数据超出对应资源板卡的预设电压范围时生成电源电压异常数据。其中，电源电压数据是控制板上各模块的电源电压数据，可以为供电电源数据。

作为示例，预设电压范围根据实际需求设定，可以为多种，本申请对此不作限制。其中，不同类型的资源板卡的预设电压范围可以相同，也可以不同；在同一类型资源板卡上，控制电源的预设电压范围和业务电源的预设电压范围相同。需要说明的是，在特定情况下，两种预设电压范围可以不同，譬如，控制电源的预设电压范围和业务电源的预设电压范围存在交集或不存在交集。

进一步的，控制板BE还设置有模拟选择器，模拟选择器的第一端与控制芯片连接，模拟选择器的第二端与控制电源连接，模拟选择器的第三端与业务电源连接；其中，控制芯片还用于控制模拟选择器的通断状态。在不影响主业务正常工作情况下，控制芯片可在模拟选择器处于导通状态时，对BE和FE的相应的电源电压数据进行实时读取，并进行判断电源电压数据是否异常。

以数字板卡包括4个业务板为例，参见图3所示的一种数字板卡的结构示意图，图3示意出模拟选择器分别与BE中的多路电源、FE0中的电源、FE1中的电源、FE2中的电源和FE3中的电源连接，模拟选择器还与控制芯片连接。BE中的控制芯片用于监控FE0至FE3的四个电源是否异常，实时检测BE和各FE的电源电压值，将读取的电源电压值与各FE对应的预设电压范围进行比较，例如，当某FE的电源电压值超过该FE对应的预设电压范围时，确定该FE的电源电压数据为板卡异常数据，将其发送至上位机1，以使上位机1发出异常告警。在具体实现时，可通过简单的比较电路或比较算法判断电源电压值是否超过预设电压范围，本实用新型实施例对此不在进行赘述。

示例性的，控制芯片控制模拟选择器导通BE与FE1、FE2之间的通路，则将读取FE1的电源电压数据和FE2的电源电压数据，如果FE1的电源电压数据超过FE1对应的预设电压范围，则确定FE1的电源电压数据为电源电压异常数据，如果FE2的电源电压数据处于FE2对应的预设电压范围内，则确定FE2的电源电压数据不属于电源电压异常数据。

结构二：控制板还设置有自检回路，自检回路分别与每个业务板中的待监控芯片连接，自检回路用于对待监控芯片的状态数据进行监控，在待监控芯片异常时生成待监控芯片异常数据，将待监控芯片异常数据经由监控总线传输至上位机。其中，待监控芯片可以包括但不限于ADC(analog-to-digital converter模数转换器)芯片或其他重点芯片。

在一种实施例中，自检回路内部设置有继电器和监控电路(图中未示出)，继电器和监控电路分别与待监控芯片连接，BE的控制芯片还用于控制继电器任一通道与待监控芯片导通，监控电路监控待监控芯片的状态。

可选的，自检电路监控到异常数据，不经过BE的控制芯片，而是直接由监控总线传给上位机。

示例性的，参见图4所示的另一种数字板卡的结构示意图，自检回路设置于BE上，自检回路与每个FE中的待监控芯片连接，以通过自检回路监测待监控芯片的状态数据，自检回路将监测的状态数据发送至控制芯片，以通过控制芯片监控并判断待监控芯片是否异常；若判定为异常，则待监控芯片状态数据为待监控芯片异常数据。

结构三：控制板设置有寄存器，寄存器与控制芯片连接；其中，控制芯片配置有Debug系统，Debug系统用于将控制芯片的状态数据存储至寄存器；Debug系统还用于从寄存器内调取控制芯片的状态数据，并通过监控总线将控制芯片的状态数据经由通信板卡传输至上位机；上位机还用于判断控制芯片的状态数据是否异常。可选的，Debug系统可以包括主控子系统、同步子系统、缓存子系统中的一种或多种，控制芯片的状态数据包括主控状态机数据、同步时钟频率、通信缓存和所述告警缓存。

为便于理解，参见图5所示的另一种板卡状态监控装置的结构示意图，图5示意出数字板卡中的BE包括控制芯片，控制板设置有寄存器，寄存器与控制芯片连接，控制芯片还通过监控总线4与通信板卡2连接，通信板卡2与上位机1连接。基于此，在实际应用中，通过控制芯片中的Debug系统将控制芯片的状态数据存放在寄存器中，当需要判断时，控制芯片把寄存器中的状态数据调取出来给监控总线4，监控总线4上传至通信板卡2，再到上位机1中，上位机1中的监控进程判断控制芯片状态是否异常。

请继续参见图5，图5示意出Debug系统包括主控子系统，主控子系统用于读取控制芯片的主控状态机数据。其中，主控状态机数据用于表征状态机是否处于IDEL(空闲)状态。主控子系统读取控制芯片中状态机的数据，并将该数据存储至寄存器，当需要判断时，控制芯片从寄存器中调取该数据，并通过监控总线4将该数据上传至通信板卡2，再到上位机1中，上位机1中的监控进程判断控制芯片中状态机是否异常。

请继续参见图5，图5示意出Debug系统还包括同步子系统，所述同步子系统用于读取所述控制芯片的同步时钟频率。主控子系统读取控制芯片的同步时钟频率，并将同步时钟频率存储至寄存器，当需要判断时，控制芯片从寄存器中调取同步时钟频率，并通过监控总线4将同步时钟频率上传至通信板卡2，再到上位机1中，上位机1中的监控进程判断控制芯片的时钟是否异常。

请继续参见图5，图5示意出Debug系统还包括缓存子系统，所述缓存子系统用于读取所述控制芯片的通信缓存和告警缓存。主控子系统读取控制芯片的通信缓存和告警缓存，具体的，读取通信缓存是否存满，以及是否存在告警缓存，并将读取到的缓存数据存储至寄存器，当需要判断时，控制芯片从寄存器中调取缓存数据，并通过监控总线4将缓存数据上传至通信板卡2，再到上位机1中，上位机1中的监控进程判断控制芯片的缓存是否异常。

在前述实施例的基础上，本实用新型实施例提供的板卡状态监控装置的处理流程分为三种情况，包括：

(1)当待监控芯片进行测试过程中，数字板卡内控制芯片可以获取到每个电源的电源电压值，并且将异常的电源电压值通过监控总线进行上报。

(2)在每个Test的间隔，控制芯片将所有的状态数据存储回读到寄存器中，通过监控总线将控制芯片的状态数据反馈给上位机，上位机通过多进程处理，测试进程继续进行测试，监控进程进行监控寄存器的处理，发现异常后立即进行数据记录和告警，停止测试，防止FPGA芯片状态异常而导致的各类异常。

(3)当每个待监控芯片测试完成后，存在一段时间进行换测，这期间数字板卡可以通过内部自检回路进行待监控芯片的功能自检。并且根据待监控芯片的换测时间，可以根据自检优先级自动化适配自检的芯片，例如所有自检可能需要1min，每次换测10s，则需要6次换测才能将所有自检项目完成，确定异常的被监控芯片。

综上所述，本实用新型实施例提供的板卡状态监控装置，可以对资源板卡的多方面进行监控，能够测试出硬件异常、通信异常、控制芯片状态异常等各类涉及到芯片测试机本身的非电脑端异常情况，并及时将异常的日志反馈给上位机进行记录，并由上位机提供告警提示，譬如以屏幕显示报警或灯光警示。

对于前述实施例提供的板卡状态监控装置，本实用新型实施例还提供了一种芯片测试机，该系统包括前述实施例提供的板卡状态监控装置100。板卡状态监控装置100中的上位机1可以采用多进程上位机，多进程上位机包括测试进程和监控进程，测试进程用于对待测芯片进行测试，监控进程用于接收通信板卡2发送的板卡异常数据，以对资源板卡进行监控，发现异常后立即进行数据记录和告警，停止测试，防止FPGA状态异常而导致的各类异常。

本实用新型实施例提供的芯片测试机，利用前述实施例提供的板卡状态监控装置对测试过程中的板卡状态进行监控，具体的，可以利用监控总线和通信板卡将板卡异常数据发送至上位机，最终利用上位机根据板卡异常数据发出告警提示，本实用新型实施例可以及时监控板卡异常数据并提供告警提示，从而可以有效减少待测芯片或资源板卡损坏的情况，从而显著提高芯片测试机的安全性，此外，还可以有效减少因板卡异常而导致的测试结果异常的情况，从而显著提高芯片测试机的可靠性。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的芯片测试机的具体工作过程，可以参考前述实施例中的对应过程，在此不再赘述。

在本实用新型实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种板卡状态监控装置，其特征在于，包括：上位机、通信板卡和多个资源板卡，所述上位机与所述通信板卡连接，所述通信板卡通过监控总线分别与每个所述资源板卡连接；其中，

所述监控总线用于将各所述资源板卡的板卡异常数据经由所述通信板卡传输至所述上位机；

所述上位机用于根据所述板卡异常数据发出告警提示。

2.根据权利要求1所述的板卡状态监控装置，其特征在于，所述板卡异常数据包括电源电压异常数据；各所述资源板卡均包括控制板和若干个业务板，所述控制板设置有相互连接的控制芯片和控制电源，所述业务板设置有业务电源；其中，

所述控制芯片用于对所述控制电源的电源电压数据和所述业务电源的电源电压数据进行监控，并在所述电源电压数据超出对应资源板卡的预设电压范围时生成所述电源电压异常数据。

3.根据权利要求2所述的板卡状态监控装置，其特征在于，所述控制板还设置有模拟选择器，所述模拟选择器的第一端与所述控制芯片连接，所述模拟选择器的第二端与所述控制电源连接，所述模拟选择器的第三端与所述业务电源连接；其中，

所述控制芯片还用于控制所述模拟选择器的通断状态。

4.根据权利要求2所述的板卡状态监控装置，其特征在于，所述板卡异常数据包括待监控芯片异常数据；所述控制板还设置有自检回路，所述自检回路分别与每个所述业务板中的待监控芯片连接；其中，

所述自检回路用于对所述待监控芯片的状态数据进行监控，在所述待监控芯片异常时生成待监控芯片异常数据，将所述待监控芯片异常数据经由所述监控总线传输至所述上位机。

5.根据权利要求2所述的板卡状态监控装置，其特征在于，所述控制板设置有寄存器，所述寄存器与所述控制芯片连接；其中，

所述控制芯片配置有Debug系统，所述Debug系统用于将所述控制芯片的状态数据存储至所述寄存器；所述Debug系统还用于从所述寄存器内调取所述控制芯片的状态数据，并通过所述监控总线将所述控制芯片的状态数据经由所述通信板卡传输至所述上位机；

所述上位机还用于判断所述控制芯片的状态数据是否异常。

6.根据权利要求5所述的板卡状态监控装置，其特征在于，所述控制芯片的状态数据包括主控状态机数据；所述Debug系统包括主控子系统，所述主控子系统用于读取所述控制芯片的主控状态机数据。

7.根据权利要求5所述的板卡状态监控装置，其特征在于，所述控制芯片的状态数据还包括同步时钟频率；所述Debug系统还包括同步子系统，所述同步子系统用于读取所述控制芯片的同步时钟频率。

8.根据权利要求5所述的板卡状态监控装置，其特征在于，所述控制芯片的状态数据还包括通信缓存和/或告警缓存；所述Debug系统还包括缓存子系统，所述缓存子系统用于读取所述控制芯片的通信缓存和/或告警缓存。

9.根据权利要求1-8任一项所述的板卡状态监控装置，其特征在于，所述板卡状态监控装置还包括通信总线，所述通信总线与所述通信板卡、所述资源板卡之间形成闭环通信回路。

10.一种芯片测试机，其特征在于，包括：权利要求1-9任一项所述的板卡状态监控装置。