CN219372392U - 射频采集存储设备 - Google Patents

Abstract

本实用新型公开了射频采集存储设备，包括依次串联的下变频模块、数字中频存储模块和上变频模块，以及分别与下变频模块、数字中频存储模块和上变频模块连接的信号提供模块。通过下变频模块中的第一混频器、第二混频器和第三混频器扩大射频采集存储设备的覆盖频率范围，通过数字中频存储模块中的第一FPGA单元匹配数字信号与双口存储器的速率，从而解决现有的混频电路无法满足各宽带信号的混频需求，以及，混频后经A/D转换器得到的数字信号速率与存储设备的速率不匹配，使得射频采集存储设备的存储效率降低的问题。

Description

射频采集存储设备

技术领域

本实用新型涉及射频采集存储技术领域，具体涉及射频采集存储设备。

背景技术

数字射频存储技术以高速采样技术和数字存储技术为基础，具有对频率较高信号的存储和再现能力，广泛应用于雷达和电子战对抗领域。

数字射频存储设备需要通过混频的方式将射频信号变换至中频信号，再由A/D转换器完成信号采样和处理后存入存储设备中。

然而，现有的数字存储设备在存储过程中一是采集的射频信号的宽带在MHz到GHz不等，现有的混频电路无法满足各宽带信号的混频需求；二是混频后经A/D转换器得到的数字信号速率与存储设备的速率不匹配，使得射频采集存储设备的存储效率降低。基于上述数字射频存储设备的缺陷会导致射频采集存储设备的整体效率低。

现急需设计一个解决上述问题，提升采集存储整体效率的射频采集存储设备。

实用新型内容

基于背景技术中所提出的问题，本实用新型的目的在于提供射频采集存储设备，通过下变频模块中的第一混频器、第二混频器和第三混频器扩大射频采集存储设备的覆盖频率范围，以及，通过数字中频存储模块中的第一FPGA单元匹配数字信号与双口存储器的速率，从而解决现有的混频电路无法满足各宽带信号的混频需求，以及，混频后经A/D转换器得到的数字信号速率与存储设备的速率不匹配，使得射频采集存储设备的存储效率降低的问题。

本实用新型通过下述技术方案实现：

射频采集存储设备，包括：

依次串联的下变频模块、数字中频存储模块和上变频模块；

分别与所述下变频模块、所述数字中频存储模块和所述上变频模块连接的信号提供模块；

其中，所述信号提供模块包括依次串联的本振信号源、第一倍频器、直接数据频率合成器、第二倍频器和多路分配器；

所述下变频模块包括依次串联的带通滤波器、第一混频器、第二混频器、第三混频器、电调滤波器和正交解调器，所述第一混频器、所述第二混频器、所述第三混频器均与所述多路分配器连接；

所述数字中频存储模块包括依次串联的A/D转换单元、第一FPGA单元、双口存储器、第二FPGA单元和D/A转换单元，所述第一倍频器分别与所述A/D转换单元和所述D/A转换单元连接。

上述技术方案中，信号提供模块分别为上变频模块、下变频模块提供本振信号，为数字中频存储模块中的A/D转换单元、D/A转换单元提供采样时钟信号。

本振信号源经第一倍频器倍频后作为A/D转换单元、D/A转换单元的时钟信号。同时，倍频信号经过直接数据频率合成器产生特定频率下的波形，并送入第二倍频器中进行倍频，再由多路分配器将生成的本振信号分配给第一混频器、第二混频器和第三混频器。

下变频模块中的带通滤波器选定特定频率下的射频信号，特定频率下的射频信号经过第一混频器、第二混频器和第三混频器进行三次混频，从而扩大射频采集存储设备的覆盖频率范围，以满足宽带在MHz到GHz不等的各射频信号的混频需求。同时，第一混频器、第二混频器和第三混频器的本振信号为第一倍频器和第二倍频器倍频后提供的高本振信号，再经由三次下变频可以较好进行本振抑制和镜像抑制。电调滤波器对信号进行自动增益后由正交解调器生成基带信号，并将其送入数字中频存储模块。

数字中频存储模块将基带信号进行A/D转换，并经第一FPGA单元进行降速，从而使得经A/D转换器得到的数字信号速率与双口存储器的速率匹配，进而提升射频采集存储设备的存储效率。

从双口存储器中取出数字信号，经由第二FPGA单元进行升速，再交由上变频模块进行上变频后可供给电子器件使用。

在一种可选实施例中，所述下变频模块还包括：

依次串联的第一放大器、第一衰减器和第一滤波器，所述第一放大器与所述带通滤波器连接，所述第一滤波器与所述第一混频器连接；

依次串联的第二衰减器、第二滤波器和第三衰减器，所述第二衰减器与所述第一混频器连接，所述第三衰减器与所述第二混频器连接；

依次串联的第三滤波器、第二放大器和第四衰减器，所述第三滤波器与所述第二混频器连接，所述第四衰减器与所述第三混频器连接。

在一种可选实施例中，所述下变频模块还包括：

分别与所述正交解调器连接的第一低通滤波器和第二低通滤波器。

在一种可选实施例中，所述A/D转换单元包括第一A/D转换器和第二A/D转换器；

所述第一A/D转换器与所述第一低通滤波器连接，所述第二A/D转换器与所述第二低通滤波器连接。

在一种可选实施例中，所述信号提供模块还包括：

数据选择器和第三倍频器；

数据选择器分别与所述本振信号源、所述第一倍频器连接；

所述第三倍频器与所述直接数据频率合成器连接。

在一种可选实施例中，所述直接数据频率合成器包括数控振荡器，所述数控振荡器包括依次串联的寄存器、相位累加器、相位寄存单元和查找表，所述寄存器与所述第一倍频器连接，所述查找表分别与所述第二倍频器和所述第三倍频器连接，所述相位累加器与所述第一倍频器连接。

在一种可选实施例中，所述上变频模块包括正交调制器以及分别与所述正交调制器连接的第三低通滤波器和第四低通滤波器，所述正交调制器与所述第三倍频器连接。

在一种可选实施例中，所述D/A转换单元包括第一D/A转换器和第二D/A转换器；

所述第一D/A转换器与所述第三低通滤波器连接，所述第二D/A转换器与所述第四低通滤波器连接。

在一种可选实施例中，所述相位寄存单元包括第一相位寄存器和第二相位寄存器。

在一种可选实施例中，相位累加器包括累加器和累加寄存器，所述累加寄存器分别与所述第一相位寄存器和所述第二相位寄存器连接。

本实用新型与现有技术相比，具有如下的优点和有益效果：

1、特定频率下的射频信号经过第一混频器、第二混频器和第三混频器进行三次混频，从而扩大射频采集存储设备的覆盖频率范围，以满足宽带在MHz到GHz不等的各射频信号的混频需求。同时，第一混频器、第二混频器和第三混频器的本振信号为第一倍频器和第二倍频器倍频后提供的高本振信号，再经由三次下变频可以较好进行本振抑制和镜像抑制。

2、数字中频存储模块将基带信号进行A/D转换，并经第一FPGA单元进行降速，从而使得经A/D转换器得到的数字信号速率与双口存储器的速率匹配，进而提升射频采集存储设备的存储效率。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：

图1为本实用新型实施例1提供的射频采集存储设备的原理示意图；

图2为本实用新型实施例1提供的信号提供模块的原理示意图；

图3为本实用新型实施例1提供的下变频模块的原理示意图；

图4为本实用新型实施例1提供的数字中频存储模块的原理示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作在一种可选实施例中详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

实施例1

图1为本实用新型实施例1提供的射频采集存储设备的原理示意图，图4为本实用新型实施例1提供的数字中频存储模块的原理示意图，如图1和图4所示，射频采集存储设备包括：

依次串联的下变频模块、数字中频存储模块和上变频模块；

分别与上述下变频模块、上述数字中频存储模块和上述上变频模块连接的信号提供模块；

其中，上述信号提供模块包括依次串联的本振信号源、第一倍频器、直接数据频率合成器、第二倍频器和多路分配器；

上述下变频模块包括依次串联的带通滤波器、第一混频器、第二混频器、第三混频器、电调滤波器和正交解调器，上述第一混频器、上述第二混频器、上述第三混频器均与上述多路分配器连接；

上述数字中频存储模块包括依次串联的A/D转换单元、第一FPGA单元、双口存储器、第二FPGA单元和D/A转换单元，上述第一倍频器分别与上述A/D转换单元和上述D/A转换单元连接。

需要说明的是，信号提供模块分别为上变频模块、下变频模块提供本振信号，为数字中频存储模块中的A/D转换单元、D/A转换单元提供采样时钟信号。

本振信号源经第一倍频器倍频后作为A/D转换单元、D/A转换单元的时钟信号。同时，倍频信号经过直接数据频率合成器产生特定频率下的波形，并送入第二倍频器中进行倍频，再由多路分配器将生成的本振信号分配给第一混频器、第二混频器和第三混频器。

下变频模块中的带通滤波器选定特定频率下的射频信号，特定频率下的射频信号经过第一混频器、第二混频器和第三混频器进行三次混频，从而扩大射频采集存储设备的覆盖频率范围，以满足宽带在MHz到GHz不等的各射频信号的混频需求。同时，第一混频器、第二混频器和第三混频器的本振信号为第一倍频器和第二倍频器倍频后提供的高本振信号，再经由三次下变频可以较好进行本振抑制和镜像抑制。电调滤波器对信号进行自动增益后由正交解调器生成基带信号，并将其送入数字中频存储模块。

数字中频存储模块将基带信号进行A/D转换，并经第一FPGA单元进行降速，从而使得经A/D转换器得到的数字信号速率与双口存储器的速率匹配，进而提升射频采集存储设备的存储效率。

从双口存储器中取出数字信号，经由第二FPGA单元进行升速，再交由上变频模块进行上变频后可供给电子器件使用。

需要说明的是，第一FPGA单元和第二FPGA单元均采用现有技术中的FPGA芯片以实现对数字信号的升速和降速，例如：Inter的Stratix 10FPGA，本申请并未对软件、方法进行改进，仅通过器件间的连接结构解决本申请的技术问题，符合实用新型的保护客体。

在一种可选实施例中，图3为本实用新型实施例1提供的下变频模块的原理示意图，如图3所示，下变频模块还包括：

依次串联的第一放大器、第一衰减器和第一滤波器，上述第一放大器与上述带通滤波器连接，上述第一滤波器与上述第一混频器连接。

依次串联的第二衰减器、第二滤波器和第三衰减器，上述第二衰减器与上述第一混频器连接，上述第三衰减器与上述第二混频器连接。

依次串联的第三滤波器、第二放大器和第四衰减器，上述第三滤波器与上述第二混频器连接，上述第四衰减器与上述第三混频器连接。

需要说明的是，在带通滤波器和第一混频器之间还依次串联有第一放大器、第一衰减器和第一滤波器，其中，第一衰减器采用可变衰减器，当存在干扰时，可变衰减器加大衰减，以减小干扰；第一滤波器采用低通滤波器，低通滤波器用于杂波的滤除,提高信号的可靠性。经带通滤波器过滤后的射频信号经第一放大器、第一衰减器和第一滤波器处理后送入第一混频器，第一混频器从多路分配器中获取合适的本振信号进行第一次混频。

第一混频器和第二混频器之间还依次串联有第二衰减器、第二滤波器和第三衰减器，其中，第二衰减器和第三衰减器采用可变衰减器，减小干扰；第二滤波器采用中频滤波器，用于消除干扰杂讯。经第一次混频后的信号经第二衰减器、第二滤波器和第三衰减器处理后送入第二混频器，第一混频器从多路分配器中获取合适的本振信号进行第二次混频。

第二混频器和第三混频器之间还依次串联有第三滤波器、第二放大器和第四衰减器，其中，第三滤波器采用中频混频器，第二放大器采用中频放大器，第四衰减器采用可变衰减器。经第二次混频后的信号经第三滤波器、第二放大器和第四衰减器处理后送入第三混频器，第二混频器从多路分配器中获取合适的本振信号进行第三次混频。

第一次混频、第二次混频和第三次混频所覆盖的信号频率范围均不相同，从而扩大射频采集存储设备的覆盖频率范围，以满足宽带在MHz到GHz不等的各射频信号的混频需求。同时，通过第一混频器、第二混频器和第三混频器之间的滤波器、衰减器、放大器减小了杂波的干扰，提升了混频的效率和可靠性。

在一种可选实施例中，下变频模块还包括：分别与上述正交解调器连接的第一低通滤波器和第二低通滤波器。

在一种可选实施例中，如图4所示，A/D转换单元包括第一A/D转换器和第二A/D转换器。上述第一A/D转换器与上述第一低通滤波器连接，上述第二A/D转换器与上述第二低通滤波器连接。

需要说明的是，第一低通滤波器和第二低通滤波器用于将正交解调器其解调生成的I信号和Q信号进行高次谐波过滤，并将其分别传递至第一A/D转换器和第二A/D转换器中，完成下变频。其中，第一低通滤波器和第二低通滤波器分别输出I信号和Q信号。

在一种可选实施例中，直接数据频率合成器包括数控振荡器，数控振荡器包括依次串联的寄存器、相位累加器、相位寄存单元和查找表，上述寄存器与上述第一倍频器连接，上述查找表分别与上述第二倍频器和上述第三倍频器连接，上述相位累加器与上述第一倍频器连接。

在一种可选实施例中，上述相位寄存单元包括第一相位寄存器和第二相位寄存器。

在一种可选实施例中，相位累加器包括累加器和累加寄存器，上述累加寄存器分别与上述第一相位寄存器和上述第二相位寄存器连接。

需要说明的是，第一倍频器输出时钟脉冲，相位累加器在时钟脉冲的作用下将寄存器中的频率控制字与第一相位寄存器中的累加相位进行累加并将累加后的数据存入第二相位寄存器中。将第二相位寄存器中的数据与查找表中存储的幅度值进行比对，得到用于调整信号的载波频率。其中，查找表包括用于存储幅度值和载波频率的存储器，以及，用于将第二相位寄存器中的数据与查找表中存储的幅度值进行比对的比较器，均为电器元件结构，并不涉及方法、程序上的改进。如此，通过直接数据频率合成器产生的本振信号经过混频后能够实现将频谱搬移到基带处。

需要说明的是，上述原理均通过寄存器、相位累加器、相位寄存单元和查找表的结构及其连接关系实现，并不涉及任何方法、程序上的改进，符合实用新型的客体。

在一种可选实施例中，图2为本实用新型实施例1提供的信号提供模块的原理示意图，如图2所示，信号提供模块还包括：数据选择器和第三倍频器；数据选择器分别与上述本振信号源、上述第一倍频器连接；上述第三倍频器与上述直接数据频率合成器连接。

在一种可选实施例中，上述上变频模块包括正交调制器以及分别与上述正交调制器连接的第三低通滤波器和第四低通滤波器，上述正交调制器与上述第三倍频器连接。

在一种可选实施例中，上述D/A转换单元包括第一D/A转换器和第二D/A转换器；

上述第一D/A转换器与上述第三低通滤波器连接，上述第二D/A转换器与上述第四低通滤波器连接。

需要说明的是，上变频器与下变频相反，把D/A送出的l、Q两路基带信号经过低通滤波器后送到正交调制器进行调制，再经过滤波后送出相应的射频信号。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.射频采集存储设备，其特征在于，包括：

依次串联的下变频模块、数字中频存储模块和上变频模块；

分别与所述下变频模块、所述数字中频存储模块和所述上变频模块连接的信号提供模块；

其中，所述信号提供模块包括依次串联的本振信号源、第一倍频器、直接数据频率合成器、第二倍频器和多路分配器；

所述下变频模块包括依次串联的带通滤波器、第一混频器、第二混频器、第三混频器、电调滤波器和正交解调器，所述第一混频器、所述第二混频器、所述第三混频器均与所述多路分配器连接；

所述数字中频存储模块包括依次串联的A/D转换单元、第一FPGA单元、双口存储器、第二FPGA单元和D/A转换单元，所述第一倍频器分别与所述A/D转换单元和所述D/A转换单元连接。

2.根据权利要求1所述的射频采集存储设备，其特征在于，所述下变频模块还包括：

依次串联的第一放大器、第一衰减器和第一滤波器，所述第一放大器与所述带通滤波器连接，所述第一滤波器与所述第一混频器连接；

依次串联的第二衰减器、第二滤波器和第三衰减器，所述第二衰减器与所述第一混频器连接，所述第三衰减器与所述第二混频器连接；

依次串联的第三滤波器、第二放大器和第四衰减器，所述第三滤波器与所述第二混频器连接，所述第四衰减器与所述第三混频器连接。

3.根据权利要求2所述的射频采集存储设备，其特征在于，所述下变频模块还包括：

分别与所述正交解调器连接的第一低通滤波器和第二低通滤波器。

4.根据权利要求3所述的射频采集存储设备，其特征在于，所述A/D转换单元包括第一A/D转换器和第二A/D转换器；

所述第一A/D转换器与所述第一低通滤波器连接，所述第二A/D转换器与所述第二低通滤波器连接。

5.根据权利要求1所述的射频采集存储设备，其特征在于，所述信号提供模块还包括：

数据选择器和第三倍频器；

数据选择器分别与所述本振信号源、所述第一倍频器连接；

所述第三倍频器与所述直接数据频率合成器连接。

6.根据权利要求5所述的射频采集存储设备，其特征在于，所述直接数据频率合成器包括数控振荡器，所述数控振荡器包括依次串联的寄存器、相位累加器、相位寄存单元和查找表，所述寄存器与所述第一倍频器连接，所述查找表分别与所述第二倍频器和所述第三倍频器连接，所述相位累加器与所述第一倍频器连接。

7.根据权利要求5所述的射频采集存储设备，其特征在于，所述上变频模块包括正交调制器以及分别与所述正交调制器连接的第三低通滤波器和第四低通滤波器，所述正交调制器与所述第三倍频器连接。

8.根据权利要求7所述的射频采集存储设备，其特征在于，所述D/A转换单元包括第一D/A转换器和第二D/A转换器；

所述第一D/A转换器与所述第三低通滤波器连接，所述第二D/A转换器与所述第四低通滤波器连接。

9.根据权利要求6所述的射频采集存储设备，其特征在于，所述相位寄存单元包括第一相位寄存器和第二相位寄存器。

10.根据权利要求9所述的射频采集存储设备，其特征在于，相位累加器包括累加器和累加寄存器，所述累加寄存器分别与所述第一相位寄存器和所述第二相位寄存器连接。