CN219351710U - 正余弦编码器的解码电路及电子设备 - Google Patents

Abstract

本申请提供了一种正余弦编码器的解码电路及电子设备，正余弦编码器的解码电路包括差分调理单元和方波抗干扰单元；差分调理单元用于接收正余弦信号并对正余弦信号依次进行差分放大、过滤和信号转换处理，得到方波信号；方波抗干扰单元与差分调理单元电连接，方波抗干扰单元用于接收方波信号，并对方波信号进行抗干扰处理，得到抗干扰后的方波信号。有效提高了输出信号的稳定性，且更好地提高了编码器解码的分辨率，同时提高了编码器精度，进而解决了现有方案中正余弦编码器的解码电路输出信号受干扰的问题。

Description

正余弦编码器的解码电路及电子设备

技术领域

本申请涉及编码器的解码技术领域，具体而言，涉及一种正余弦编码器的解码电路及电子设备。

背景技术

编码器是数控伺服系统中采用的主要反馈元件，高精度数控系统中需要配备高精度编码器做闭环反馈。

正余弦编码器的解码就是通过硬件软件技术从编码器输出正余弦信号中提取出高精度转子转过的角度信息，硬件部分负责对编码器输出信号进行放大、调理、变换，适于DSP采样和软件处理，受到检测元件的加工工艺和传输过程的干扰损失，编码器输出的正余弦信号不是标准的正弦信号，通常具有直流误差、幅值误差和相位误差。

编码器信号的解码电路是解码系统的关键内容。解码电路涉及两个关键技术，就是编码器信号的整形及方波抗干扰问题。

实用新型内容

本申请的主要目的在于提供一种正余弦编码器的解码电路及电子设备，以解决现有方案中正余弦编码器的解码电路输出信号受干扰的问题。

根据本实用新型实施例的一个方面，提供了一种正余弦编码器的解码电路，正余弦编码器的解码电路包括差分调理单元和方波抗干扰单元；差分调理单元用于接收正余弦信号并对所述正余弦信号依次进行差分放大、过滤和信号转换处理，得到幅值放大后的正余弦信号；方波抗干扰单元与所述差分调理单元电连接，所述方波抗干扰单元用于接收所述幅值放大后的正余弦信号，并将幅值放大后的正余弦信号转换为方波信号，再对所述方波信号进行抗干扰处理，得到抗干扰后的方波信号。

可选地，所述正余弦信号包括第一正余弦信号，所述差分调理单元包括第一差分调理子单元，第一差分调理子单元用于接收所述第一正余弦信号，并对所述第一正余弦信号进行处理后，得到幅值放大后的第一正余弦信号；所述方波抗干扰单元包括第一方波抗干扰子单元，第一方波抗干扰子单元与所述第一差分调理子单元电连接，所述第一方波抗干扰子单元用于接收所述幅值放大后的第一正余弦信号，并将所述幅值放大后的第一正余弦信号转换为第一方波信号，所述第一方波信号，并对所述第一方波信号进行抗干扰处理，得到抗干扰后的第一方波信号。

可选地，所述第一差分调理子单元包括第一差分放大电路和电压源调理电路；第一差分放大电路具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一差分放大电路的第一输出端用于输出所述第一方波信号，所述第一差分放大电路的第一输入端用于接收所述第一正余弦信号，所述第一差分放大电路的第一输出端与所述第一方波抗干扰子单元电连接，所述第一差分放大电路用于对所述第一正余弦信号进行差分放大、过滤、信号转换处理后，得到所述幅值放大后的第一正余弦信号；电压源调理电路与所述差分放大电路的第二输入端电连接，所述电压源调理电路用于对电压源进行调理。

可选地，所述第一差分放大电路包括第一电阻模块、第二电阻模块、第三电阻模块、第四电阻模块、第五电阻模块、第六电阻模块、第一电容模块、第二电容模块、第三电容模块、第四电容模块和第一比较器，所述第一电阻模块的第一端用于接收所述第一正余弦信号的第一信号，所述第一电阻模块的第一端作为所述第一差分放大电路的第一输入端，所述第二电阻模块的第一端用于接收所述第一正余弦信号的第二信号，所述第二电阻模块的第一端作为所述第一差分放大电路的第二输入端，所述第一正余弦信号的第一信号和所述第一正余弦信号的第二信号为相位相反的信号，所述第三电阻模块的第一端与所述第一电阻模块的第一端电连接，所述第三电阻模块的第二端与所述第二电阻模块的第一端电连接，所述第一电阻模块的第二端分别与所述第一电容模块的第一端、所述第二电容模块的第一端、所述第四电阻模块的第一端和所述第一比较器的第一输入端电连接，所述第二电阻模块的第二端分别与所述第三电容模块的第一端、所述第四电容模块的第一端、所述第五电阻模块的第一端和所述第一比较器的第二输入端电连接，所述四电容模块的第二端和所述第五电阻模块的第二端分别与所述电压源调理电路电连接，所述第二电容模块的第二端分别与所述第四电阻模块的第二端、所述第一比较器的输出端、所述第六电阻模块的第一端和所述第一方波抗干扰子单元电连接，所述第一比较器的输出端作为所述第一差分放大电路的第一输出端，所述第六电阻模块的第二端用于输出所述幅值放大后的第一正余弦信号，所述第六电阻模块的第二端作为所述第一差分放大电路的第二输出端，所述第一电容模块的第二端和所述第三电容模块的第二端分别接地。

可选地，所述电压源调理电路包括极性电容模块、第七电阻模块、第八电阻模块、第五电容模块、第六电容模块和第二比较器，所述极性电容模块的第一端分别与所述电压源和所述第七电阻模块的第一端电连接，所述第七电阻模块的第二端分别与所述第八电阻模块的第一端、所述第五电容模块的第一端和所述第二比较器的第一输入端电连接，所述第二比较器的第二输入端分别与所述第二比较器的输出端、所述第六电容模块的第一端和所述第一差分放大电路的第二输入端电连接，所述极性电容模块的第一端与所述电压源电连接，所述极性电容模块的第二端、所述第八电阻模块的第二端、所述第五电容模块的第二端和所述第六电容模块的第二端分别接地。

可选地，所述正余弦信号还包括第二正余弦信号，所述差分调理单元还包括：第二差分调理子单元，用于接收所述第二正余弦信号，并对所述第二正余弦信号进行差分放大、过滤、信号转换处理后，得到幅值放大后的第二正余弦信号；所述方波抗干扰单元还包括第二方波抗干扰子单元，第二方波抗干扰子单元与所述第二差分调理子单元电连接，所述第二方波抗干扰子单元用于接收所述幅值放大后的第二正余弦信号，并将所述幅值放大后的第一正余弦信号转换为第二方波信号，并对所述第二方波信号进行抗干扰处理，得到抗干扰后的第二方波信号。

可选地，所述第一方波抗干扰子单元包括第九电阻模块、第七电容模块、第一异或门、第一反相器和第二反相器，所述第一反相器的输入端分别与电压源和所述第一差分放大电路的第二输出端电连接，所述第一反相器的输出端分别与所述第九电阻模块的第一端和所述第一异或门的第一输入端电连接，所述第一反相器的输出端用于输出所述第一方波信号，所述第九电阻模块的第二端分别与所述第一异或门的第二输入端和所述第七电容模块的第一端电连接，所述第一异或门的输出端与所述第二反相器的输入端电连接，所述第二反相器的输出端用于输出所述抗干扰后的第一方波信号，所述第七电容模块的第二端接地。

可选地，所述正余弦编码器的解码电路还包括第一D触发器，所述第一D触发器的时钟端与所述第一方波抗干扰子单元电连接，所述第一D触发器的时钟端用于接收所述抗干扰后的第一方波信号，所述第一D触发器的数据端与所述第二方波抗干扰子单元电连接，所述第一D触发器的数据端用于接收第二方波信号，所述第一D触发器用于根据所述第二方波信号和所述抗干扰后的第一方波信号，得到所述第一方波信号的周期。

可选地，所述第二方波抗干扰子单元包括第十电阻模块、第八电容模块、第二异或门、第三反相器和第四反相器，所述第三反相器的输入端分别与电压源和所述第二差分调理子单元电连接，所述第三反相器的输出端分别与所述第十电阻模块的第一端和所述第二异或门的第一输入端电连接，所述第三反相器的输出端用于输出所述第二方波信号，所述第十电阻模块的第二端分别与所述第二异或门的第二输入端和所述第八电容模块的第一端电连接，所述第二异或门的输出端与所述第四反相器的输入端电连接，所述第四反相器的输出端用于输出所述抗干扰后的第二方波信号，所述第八电容模块的第二端接地。

可选地，所述正余弦编码器的解码电路还包括第二D触发器，所述第二D触发器的数据端和所述第一方波抗干扰子单元电连接，所述第二D触发器的数据端用于接收所述第一方波信号，所述第二D触发器的时钟端与所述第二方波抗干扰子单元电连接，所述第二D触发器的时钟端用于接收所述抗干扰后的第二方波信号，所述第二D触发器用于根据所述第一方波信号和所述抗干扰后的第二方波信号，得到所述第二方波信号的周期。

可选地，所述正余弦编码器的解码电路还包括第三差分调理单元，第三差分调理单元具有输入端和输出端，所述第三差分调理单元输入端用于接收零点信号，所述第三差分调理单元用于对所述零点信号进行差分放大和过滤处理，得到处理后的零点信号，所述第三差分调理单元的输入端用于输出所述处理后的零点信号。

可选地，所述第三差分调理单元包括第十一电阻模块、第十二电阻模块、第十三电阻模块、第十四电阻模块、第十五电阻模块、多级缓冲模块、第九电容模块、第十电容模块、第十一电容模块、第十二电容模块和第三比较器，所述第十一电阻模块的第一端用于接收所述零点信号的第一信号，所述第十二电阻模块的第一端用于接收所述零点信号的第二信号，所述零点信号的第一信号和所述零点信号的第二信号为相位相反的信号，所述第十一电阻模块的第一端还与所述第十三电阻模块的第一端电连接，所述第十二电阻模块的第一端还与所述第十三电阻模块的第二端电连接，所述第十一电阻模块的第二端分别与所述第九电容模块的第一端、所述第十电容模块的第一端、所述第十四电阻模块的第一端和所述第三比较器的第一输入端电连接，所述第十二电阻模块的第二端分别与所述第十一电容模块的第一端和所述第三比较器的第二输入端电连接，所述第三比较器的输出端与分别与电压源、所述第十五电阻模块的第一端和所述第十电容模块的第二端电连接，所述第十五电阻模块的第二端分别与所述第十二电容模块的第一端和所述多级缓冲模块的输入端电连接，所述多级缓冲模块的输出端用于输出所述处理后的零点信号，所述第十二电容模块的第二端、所述第九电容模块的第二端和所述第十一电容模块的第二端分别接地。

根据本实用新型实施例的另一方面，还提供了一种电子设备，电子设备包括任意一种所述的正余弦编码器的解码电路。

在本实用新型实施例中，通过差分调理单元先对正余弦信号依次进行差分放大、过滤和信号转换处理，得到方波信号，再通过方波抗干扰单元对所述方波信号进行抗干扰处理，得到抗干扰后的方波信号，有效提高了输出信号的稳定性，且更好地提高了编码器解码的分辨率，同时提高了编码器精度，进而解决了现有方案中正余弦编码器的解码电路输出信号受干扰的问题。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的实施例的正余弦编码器的解码电路的示意图；

图2示出了根据本申请的实施例的第一差分放大电路的示意图；

图3示出了根据本申请的实施例的电压源调理电路的示意图；

图4示出了根据本申请的实施例的第一方波抗干扰子单元、第一方波抗干扰子单元、第一D触发器和第二D触发器的连接示意图；

图5示出了根据本申请的实施例的第三差分调理单元的示意图；

图6示出了根据本申请的实施例的主板正弦信号处理电路的示意图。

其中，上述附图包括以下附图标记：

100、差分调理单元；200、方波抗干扰单元；300、多级缓冲模块。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出明显不具备创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术中所说的，现有技术中的编码器信号的解码电路是解码系统的关键内容，解码电路涉及两个关键技术，就是编码器信号的整形及方波抗干扰问题，为了解决现有方案中正余弦编码器的解码电路输出信号受干扰的问题，本申请的一种典型的实施方式中，提供了一种正余弦编码器的解码电路及电子设备。

根据本申请的实施例，提供了一种正余弦编码器的解码电路，如图1所示，正余弦编码器的解码电路包括差分调理单元100和方波抗干扰单元200；差分调理单元100用于接收正余弦信号并对上述正余弦信号依次进行差分放大、过滤和信号转换处理，得到幅值放大后的正余弦信号；方波抗干扰单元200与上述差分调理单元100电连接，上述方波抗干扰单元200用于接收上述幅值放大后的正余弦信号，并将幅值放大后的正余弦信号转换为方波信号，再对上述方波信号进行抗干扰处理，得到抗干扰后的方波信号。

上述电路中，通过差分调理单元先对正余弦信号依次进行差分放大、过滤和信号转换处理，得到幅值放大后的正余弦信号号，再通过方波抗干扰单元将幅值放大后的正余弦信号转换为方波信号，对上述方波信号进行抗干扰处理，得到抗干扰后的方波信号，有效提高了输出信号的稳定性，且更好地提高了编码器解码的分辨率，同时提高了编码器精度，进而解决了现有方案中正余弦编码器的解码电路输出信号受干扰的问题。

在本申请的一种实施例中，上述正余弦信号包括第一正余弦信号，上述差分调理单元包括：第一差分调理子单元，第一差分调理子单元用于接收上述第一正余弦信号即A信号，并对上述第一正余弦信号进行处理后，得到幅值放大后的第一正余弦信号；上述方波抗干扰单元包括第一方波抗干扰子单元，第一方波抗干扰子单元与上述第一差分调理子单元电连接，上述第一方波抗干扰子单元用于接收上述幅值放大后的第一正余弦信号，并将上述幅值放大后的第一正余弦信号转换为第一方波信号，上述第一方波信号，并对上述第一方波信号进行抗干扰处理，得到抗干扰后的第一方波信号。

在本申请的一种实施例中，上述第一差分调理子单元包括第一差分放大电路和电压源调理电路；第一差分放大电路具有第一输入端、第二输入端、第一输出端和第二输出端，上述第一差分放大电路的第一输出端用于输出上述第一方波信号，上述第一差分放大电路的第一输入端用于接收上述第一正余弦信号，上述第一差分放大电路的第一输出端与上述第一方波抗干扰子单元电连接，上述第一差分放大电路用于对上述第一正余弦信号进行差分放大、过滤、信号转换处理后，得到上述幅值放大后的第一正余弦信号；电压源调理电路与上述差分放大电路的第二输入端电连接，上述电压源调理电路用于对电压源进行调理。

第一差分放大电路对共模信号进行抑制，使用差分放大电路对编码器输出信号进行调理，可以在消除直流误差信号的同时，也消除共模噪声和偶次谐波。电压源调理电路产生+1.65V直流电源，将输出正弦信号电压值全换到正电平范围内，提高了传输过程中信号的输出强度和抗干扰能力。

在本申请的一种实施例中，如图2所示，上述第一差分放大电路包括第一电阻模块R1、第二电阻模块R2、第三电阻模块R3、第四电阻模块R4、第五电阻模块R5、第六电阻模块R6、第一电容模块C1、第二电容模块C2、第三电容模块C3、第四电容模块C4和第一比较器U8A，上述第一电阻模块R1的第一端用于接收上述第一正余弦信号的第一信号，上述第一电阻模块R1的第一端作为上述第一差分放大电路的第一输入端，上述第二电阻模块R2的第一端用于接收上述第一正余弦信号的第二信号，上述第二电阻模块R2的第一端作为上述第一差分放大电路的第二输入端，上述第一正余弦信号的第一信号和上述第一正余弦信号的第二信号为相位相反的信号，上述第三电阻模块R3的第一端与上述第一电阻模块R1的第一端电连接，上述第三电阻模块R3的第二端与上述第二电阻模块R2的第一端电连接，上述第一电阻模块R1的第二端分别与上述第一电容模块C1的第一端、上述第二电容模块C2的第一端、上述第四电阻模块R4的第一端和上述第一比较器U8A的第一输入端电连接，上述第二电阻模块R2的第二端分别与上述第三电容模块C3的第一端、上述第四电容模块C4的第一端、上述第五电阻模块R5的第一端和上述第一比较器U8A的第二输入端电连接，上述四电容模块的第二端和上述第五电阻模块R5的第二端分别与上述电压源调理电路电连接，上述第二电容模块C2的第二端分别与上述第四电阻模块R4的第二端、上述第一比较器U8A的输出端、上述第六电阻模块R6的第一端和上述第一方波抗干扰子单元电连接，上述第一比较器U8A的输出端作为上述第一差分放大电路的第一输出端，上述第六电阻模块R6的第二端用于输出上述幅值放大后的第一正余弦信号，上述第六电阻模块R6的第二端作为上述第一差分放大电路的第二输出端，上述第一电容模块C1的第二端和上述第三电容模块C3的第二端分别接地。CONDC端输出正弦波。

具体地，对正余弦编码器输出的差分信号(第一正余弦信号)经过差分放大，用电阻代替电压跟随器进行阻抗匹配，因为电压跟随器输入阻抗很大，输入电流几乎为零，减小了编码器信号线流过的电流，降低了信号传输的信噪比。

其中信号传输线必须采用屏蔽线(屏蔽层需可靠单点接地)，差分信号接到控制系统后，先在差分输入之间接入一个电阻进行阻抗匹配(第三电阻模块R3)，提高信号传输能力。差分放大器的原理是先对输入两端信号的差值进行反相放大，然后电平升高到参考电压点，输出信号的电平范围由放大后信号峰峰值及参考电位点决定(+1.65V)，因此差分信号经过差分电路后被调理至以参考电压为中心、峰峰值为输入正弦信号峰峰值放大后的正余弦信号。由图2得到差分放大电路的放大倍数为R4/R1＝3，编码器输出的四路差分信号是以零点(非地)为中心，幅值为0.5V的正余弦信号，经过差分放大电路后的CONDC是以+1.65V为中心、峰值为3V(电位在0.15V至3.15V之间变化)的正弦波，然后经过RC滤波后送入主板进行AD采样。A、B、C、D四路信号均用此类型电路进行整形，AB信号调理之后需要在此基础上另开一路进行方波的生成，CD信号的处理不同，调理后直接送入主板处理，且图2中R3由120Ω改为1000Ω。

在本申请的一种实施例中，如图3所示，上述电压源调理电路包括极性电容模块EI、第七电阻模块R7、第八电阻模块R8、第五电容模块C5、第六电容模块C6和第二放大器U2A，上述极性电容模块的第一端分别与上述电压源VDDA和上述第七电阻模块R7的第一端电连接，上述第七电阻模块R7的第二端分别与上述第八电阻模块R8的第一端、上述第五电容模块C5的第一端和上述第二放大器U2A的第一输入端电连接，上述第二放大器U2A的第二输入端分别与上述第二放大器U2A的输出端、上述第六电容模块C6的第一端和上述第一差分放大电路的第二输入端电连接，上述极性电容模块EI的第一端与上述电压源VDDA电连接，上述极性电容模块EI的第二端、上述第八电阻模块R8的第二端、上述第五电容模块C5的第二端和上述第六电容模块C6的第二端分别接地。第二放大器U2A的两个电源端还分别与+15V和-15V的供电电压源电连接。

具体地，提供中心参考点电压+1.65V的直流电源电路。传统细分中+1.65V为AD采样范围的中点，即对12位AD采样而言认为+1.65V等于2048。图3中加入了电压跟随器(主要是U2A和电容的连接电路部分)，电压跟随器具有输入阻抗高，输出阻抗低的优点，因此在电路中常用作隔离、滤波、缓冲及阻抗匹配等，后级负载电路的变化和反馈不会影响到前级电压的生成，使得+1.65V能够稳定输出，相当于恒压源，为提高采样精度提供准备。将输出正弦信号电压值全换到正电平范围内，提高了传输过程中信号的输出强度和抗干扰能力。

在本申请的一种实施例中，上述正余弦信号还包括第二正余弦信号，上述差分调理单元还包括：第二差分调理子单元，用于接收上述第二正余弦信号，并对上述第二正余弦信号进行差分放大、过滤、信号转换处理后，得到幅值放大后的第二正余弦信号；上述方波抗干扰单元还包括第二方波抗干扰子单元，第二方波抗干扰子单元与上述第二差分调理子单元电连接，上述第二方波抗干扰子单元用于接收上述幅值放大后的第二正余弦信号，并将上述幅值放大后的第一正余弦信号转换为第二方波信号，并对上述第二方波信号进行抗干扰处理，得到抗干扰后的第二方波信号。第二差分调理子单元与第一差分调理子单元同理，在此就不再加以赘述了。

在本申请的一种实施例中，如图4所示，上述第一方波抗干扰子单元包括第九电阻模块R9、第七电容模块C7、第一异或门U7A、第一反相器U4B和第二反相器U4D，上述第一反相器U4B的输入端分别与电压源VDDA和上述第一差分放大电路的第二输出端电连接，上述第一反相器U4B的输出端分别与上述第九电阻模块R9的第一端和上述第一异或门U7A的第一输入端电连接，上述第一反相器U4B的输出端用于输出上述第一方波信号，上述第九电阻模块R9的第二端分别与上述第一异或门U7A的第二输入端和上述第七电容模块C7的第一端电连接，上述第一异或门U7A的输出端与上述第二反相器U4D的输入端电连接，上述第二反相器U4D的输出端用于输出上述抗干扰后的第一方波信号，上述第七电容模块C7的第二端接地，上述第一反相器U4B的输入端与图2中R6的第二端电连接。经过反相器、异或门及D触发器产生方波。

具体地，第一反相器和第二反相器为反相施密特触发器74HC14VDDA，对输出的方波进行反相整形，U4B将比较器转换后的方波整形反相后，作为另一相方波输出，由于比较器的比较点电压加在正相端，比较器输出电平经反相后输出的方波高电平才对应CONDA(CONDA用于表征图4的输入信号，ABC信号都要通过如图2的调理电路进行正弦信号调理，对ABC三个信号进行处理的电路相同)的正电平区。在第一方波SQUAREA、第二方波SQUAREB的非跳变沿处，U7A和U7B保持低电平，反相器U4D和U4E输出保持高电平，DU6A、U6B保持上一刻输出，第一方波SQUAREA发生跳变时，异或门输入由于电容的存在，该处的电平不会突变，MC74HC86D瞬时产生高电平输出，经过74HC14VDDA反相，U4D变成低电平跳变触发U6A输出数据端在当前的电平状态，方波的情况与此相同。由于电容放电相对较快，异或门型号为MC74HC86D，MC74HC86D和74HC14VDDA相当于产生一个下降沿脉冲信号，第一D触发器和第二D触发器在脉冲产生时输出对应相方波信号，变换高低电平。有效解决了编码器输出信号抖动以及受尖峰干扰问题。

在本申请的一种实施例中，如图4所示，上述正余弦编码器的解码电路还包括第一D触发器U6A，上述第一D触发器U6A的时钟端与上述第一方波抗干扰子单元电连接，上述第一D触发器U6A的时钟端用于接收上述抗干扰后的第一方波信号，上述第一D触发器U6A的数据端与上述第二方波抗干扰子单元电连接，上述第一D触发器U6A的数据端用于接收第二方波信号，上述第一D触发器U6A用于根据上述第二方波信号和上述抗干扰后的第一方波信号，得到上述第一方波信号的周期，上述第一D触发器U6A的时钟端与上述第二反相器U4D的输出端，上述第一D触发器U6A的数据端与第三反相器U4C的输出端电连接。第一方波信号的周期便于后续对编码器的角度的计算，而对编码器的角度的计算的具体过程为常规技术手段，在此就不再加以赘述了。

例如用A相信号的跳变沿触发A相(第一D触发器)输出B相方波信号，B相信号的跳变沿触发B相(第二D触发器)输出A相方波的信号，保证在信号最稳定的时刻输出，避免在方波的跳变沿输出干扰信号。

单纯采用D触发器抗干扰时，需要考虑高频噪声对比较器在正余弦信号过零点处产生的震荡，第一D触发器对大幅抖动和尖峰干扰的抑制作用较好。

在本申请的一种实施例中，如图4所示，上述第二方波抗干扰子单元包括第十电阻模块R10、第八电容模块C8、第二异或门U7B、第三反相器U4C和第四反相器U4E，上述第三反相器U4C的输入端分别与电压源VDDA和上述第二差分调理子单元电连接，上述第三反相器U4C的输出端分别与上述第十电阻模块R10的第一端和上述第二异或门U7B的第一输入端电连接，上述第三反相器U4C的输出端用于输出上述第二方波信号，上述第十电阻模块R10的第二端分别与上述第二异或门U7B的第二输入端和上述第八电容模块C8的第一端电连接，上述第二异或门U7B的输出端与上述第四反相器U4E的输入端电连接，上述第四反相器U4E的输出端用于输出上述抗干扰后的第二方波信号，上述第八电容模块C8的第二端接地。

第二方波抗干扰子单元和第一方波抗干扰子单元的原理相同，在此就不再加以赘述了。

在本申请的一种实施例中，如图4所示，上述正余弦编码器的解码电路还包括第二D触发器U6B，上述第二D触发器U6B的数据端和上述第一方波抗干扰子单元电连接，上述第二D触发器U6B的数据端用于接收上述第一方波信号，上述第二D触发器U6B的时钟端与上述第二方波抗干扰子单元电连接，上述第二D触发器U6B的时钟端用于接收上述抗干扰后的第二方波信号，上述第二D触发器U6B用于根据上述第一方波信号和上述抗干扰后的第二方波信号，得到上述第二方波信号的周期。上述第二D触发器U6B的数据端与上述第一反相器U4B的输出端电连接，上述第二D触发器U6B的时钟端与上述第四反相器U4E的输出端电连接。第一D触发器U6A和第二D触发器U6B的电源端还分别与电压源VDDA电连接。

在本申请的一种实施例中，上述正余弦编码器的解码电路还包括第三差分调理单元，第三差分调理单元具有输入端和输出端，上述第三差分调理单元输入端用于接收零点信号(即Z信号)，上述第三差分调理单元用于对上述零点信号进行差分放大和过滤处理，得到处理后的零点信号，上述第三差分调理单元的输入端用于输出上述处理后的零点信号。利用Z信号进行精确的初始位置角对齐及单圈绝对位置的提供，编码器每旋转一圈发出一个Z信号脉冲，通过检测Z信号脉冲即可标定零点位置，减小了转子位置角度的误差。

在本申请的一种实施例中，如图5所示，上述第三差分调理单元包括第十一电阻模块R11、第十二电阻模块R12、第十三电阻模块R13、第十四电阻模块R14、第十五电阻模块R15、多级缓冲模块300、第九电容模块C9、第十电容模块C10、第十一电容模块C11、第十二电容模块C12和第三比较器U3B，上述第十一电阻模块R11的第一端用于接收上述零点信号的第一信号，上述第十二电阻模块R12的第一端用于接收上述零点信号的第二信号，上述零点信号的第一信号和上述零点信号的第二信号为相位相反的信号，上述第十一电阻模块R11的第一端还与上述第十三电阻模块R13的第一端电连接，上述第十二电阻模块R12的第一端还与上述第十三电阻模块R13的第二端电连接，上述第十一电阻模块R11的第二端分别与上述第九电容模块C9的第一端、上述第十电容模块C10的第一端、上述第十四电阻模块R14的第一端和上述第三比较器U3B的第一输入端电连接，上述第十二电阻模块R12的第二端分别与上述第十一电容模块C11的第一端和上述第三比较器U3B的第二输入端电连接，上述第三比较器U3B的输出端与分别与电压源VDDA、上述第十五电阻模块R15的第一端和上述第十电容模块C10的第二端电连接，上述第十五电阻模块R15的第二端分别与上述第十二电容模块C12的第一端和上述多级缓冲模块300的输入端电连接，上述多级缓冲模块300的输出端用于输出上述处理后的零点信号，上述第十二电容模块C12的第二端、上述第九电容模块C9的第二端和上述第十一电容模块C11的第二端分别接地。

多级缓冲模块300包括依次串联的第五反相器U4A和第六反相器U4F，反相器均为反相施密特触发器74HC14VDDA。

本申请针对特定分辨率的正余弦编码器，当采用其他分辨率的正余弦编码器也可采用相同解码原理及相同的解码电路实现对编码器的输出信号进行处理，包括电平变换、放大、滤波及方波抗干扰电路。

如图2、图3、图4和图5上还展示出，第一稳压电阻模块R16、第二稳压电阻模块R17、第三稳压电阻模块R18、第一稳压电容模块C13、第二稳压电容模块C14、第三稳压电容模块C15、第四稳压电容模块C16、第五稳压电容模块C17。

本申请还提供了一种电子设备，电子设备包括任意一种上述的正余弦编码器的解码电路。通过差分调理单元先对正余弦信号依次进行差分放大、过滤和信号转换处理，得到方波信号，再通过方波抗干扰单元对上述方波信号进行抗干扰处理，得到抗干扰后的方波信号，有效提高了输出信号的稳定性，且更好地提高了编码器解码的分辨率，同时提高了编码器精度，进而解决了现有方案中正余弦编码器的解码电路输出信号受干扰的问题。

为了DSP安全和采样的准确，主板上对正弦AD电压进行限幅，如图6所示，二极管D6的型号为BAT54SLT1G将ADCA6的电压限制在0至3.3V之间，1.65V对应的是正弦的零点，程序中对正弦采样值进行了1个1.65V的负偏，即减去1.65V对应的AD值，可以将电流波形还原，图6上展示了保护电阻RB和保护电容CB。

需要说明的是，上述的电连接可以是直接电连接，也可以是间接电连接，直接电连接就是指两个器件直接连接，间接电连接就是指相连接的A与B之间还连接有其余类似电容、电阻等器件。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的正余弦编码器的解码电路，通过差分调理单元先对正余弦信号依次进行差分放大、过滤和信号转换处理，得到方波信号，再通过方波抗干扰单元对上述方波信号进行抗干扰处理，得到抗干扰后的方波信号，有效提高了输出信号的稳定性，且更好地提高了编码器解码的分辨率，同时提高了编码器精度，进而解决了现有方案中正余弦编码器的解码电路输出信号受干扰的问题。

2)、本申请的电子设备，通过差分调理单元先对正余弦信号依次进行差分放大、过滤和信号转换处理，得到方波信号，再通过方波抗干扰单元对上述方波信号进行抗干扰处理，得到抗干扰后的方波信号，有效提高了输出信号的稳定性，且更好地提高了编码器解码的分辨率，同时提高了编码器精度，进而解决了现有方案中正余弦编码器的解码电路输出信号受干扰的问题。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种正余弦编码器的解码电路，其特征在于，包括：

差分调理单元，用于接收正余弦信号并对所述正余弦信号依次进行差分放大、过滤和信号转换处理，得到幅值放大后的正余弦信号；

方波抗干扰单元，与所述差分调理单元电连接，所述方波抗干扰单元用于接收所述幅值放大后的正余弦信号，并将幅值放大后的正余弦信号转换为方波信号，再对所述方波信号进行抗干扰处理，得到抗干扰后的方波信号。

2.根据权利要求1所述的正余弦编码器的解码电路，其特征在于，所述正余弦信号包括第一正余弦信号，

所述差分调理单元包括：第一差分调理子单元，用于接收所述第一正余弦信号，并对所述第一正余弦信号进行处理后，得到幅值放大后的第一正余弦信号；

所述方波抗干扰单元包括：第一方波抗干扰子单元，与所述第一差分调理子单元电连接，所述第一方波抗干扰子单元用于接收所述幅值放大后的第一正余弦信号，并将所述幅值放大后的第一正余弦信号转换为第一方波信号，所述第一方波信号，并对所述第一方波信号进行抗干扰处理，得到抗干扰后的第一方波信号。

3.根据权利要求2所述的正余弦编码器的解码电路，其特征在于，所述第一差分调理子单元包括：

第一差分放大电路，具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一差分放大电路的第一输出端用于输出所述第一方波信号，所述第一差分放大电路的第一输入端用于接收所述第一正余弦信号，所述第一差分放大电路的第一输出端与所述第一方波抗干扰子单元电连接，所述第一差分放大电路用于对所述第一正余弦信号进行差分放大、过滤、信号转换处理后，得到所述幅值放大后的第一正余弦信号；

电压源调理电路，与所述差分放大电路的第二输入端电连接，所述电压源调理电路用于对电压源进行调理。

4.根据权利要求3所述的正余弦编码器的解码电路，其特征在于，所述第一差分放大电路包括第一电阻模块、第二电阻模块、第三电阻模块、第四电阻模块、第五电阻模块、第六电阻模块、第一电容模块、第二电容模块、第三电容模块、第四电容模块和第一比较器，所述第一电阻模块的第一端用于接收所述第一正余弦信号的第一信号，所述第一电阻模块的第一端作为所述第一差分放大电路的第一输入端，所述第二电阻模块的第一端用于接收所述第一正余弦信号的第二信号，所述第二电阻模块的第一端作为所述第一差分放大电路的第二输入端，所述第一正余弦信号的第一信号和所述第一正余弦信号的第二信号为相位相反的信号，所述第三电阻模块的第一端与所述第一电阻模块的第一端电连接，所述第三电阻模块的第二端与所述第二电阻模块的第一端电连接，所述第一电阻模块的第二端分别与所述第一电容模块的第一端、所述第二电容模块的第一端、所述第四电阻模块的第一端和所述第一比较器的第一输入端电连接，所述第二电阻模块的第二端分别与所述第三电容模块的第一端、所述第四电容模块的第一端、所述第五电阻模块的第一端和所述第一比较器的第二输入端电连接，所述四电容模块的第二端和所述第五电阻模块的第二端分别与所述电压源调理电路电连接，所述第二电容模块的第二端分别与所述第四电阻模块的第二端、所述第一比较器的输出端、所述第六电阻模块的第一端和所述第一方波抗干扰子单元电连接，所述第一比较器的输出端作为所述第一差分放大电路的第一输出端，所述第六电阻模块的第二端用于输出所述幅值放大后的第一正余弦信号，所述第六电阻模块的第二端作为所述第一差分放大电路的第二输出端，所述第一电容模块的第二端和所述第三电容模块的第二端分别接地。

5.根据权利要求3所述的正余弦编码器的解码电路，其特征在于，所述电压源调理电路包括极性电容模块、第七电阻模块、第八电阻模块、第五电容模块、第六电容模块和第二比较器，所述极性电容模块的第一端分别与所述电压源和所述第七电阻模块的第一端电连接，所述第七电阻模块的第二端分别与所述第八电阻模块的第一端、所述第五电容模块的第一端和所述第二比较器的第一输入端电连接，所述第二比较器的第二输入端分别与所述第二比较器的输出端、所述第六电容模块的第一端和所述第一差分放大电路的第二输入端电连接，所述极性电容模块的第一端与所述电压源电连接，所述极性电容模块的第二端、所述第八电阻模块的第二端、所述第五电容模块的第二端和所述第六电容模块的第二端分别接地。

6.根据权利要求3所述的正余弦编码器的解码电路，其特征在于，所述正余弦信号还包括第二正余弦信号，

所述差分调理单元还包括：第二差分调理子单元，用于接收所述第二正余弦信号，并对所述第二正余弦信号进行差分放大、过滤、信号转换处理后，得到幅值放大后的第二正余弦信号；

所述方波抗干扰单元还包括：第二方波抗干扰子单元，与所述第二差分调理子单元电连接，所述第二方波抗干扰子单元用于接收所述幅值放大后的第二正余弦信号，并将所述幅值放大后的第一正余弦信号转换为第二方波信号，并对所述第二方波信号进行抗干扰处理，得到抗干扰后的第二方波信号。

7.根据权利要求6所述的正余弦编码器的解码电路，其特征在于，所述第一方波抗干扰子单元包括第九电阻模块、第七电容模块、第一异或门、第一反相器和第二反相器，所述第一反相器的输入端分别与电压源和所述第一差分放大电路的第二输出端电连接，所述第一反相器的输出端分别与所述第九电阻模块的第一端和所述第一异或门的第一输入端电连接，所述第一反相器的输出端用于输出所述第一方波信号，所述第九电阻模块的第二端分别与所述第一异或门的第二输入端和所述第七电容模块的第一端电连接，所述第一异或门的输出端与所述第二反相器的输入端电连接，所述第二反相器的输出端用于输出所述抗干扰后的第一方波信号，所述第七电容模块的第二端接地。

8.根据权利要求6所述的正余弦编码器的解码电路，其特征在于，所述正余弦编码器的解码电路还包括第一D触发器，所述第一D触发器的时钟端与所述第一方波抗干扰子单元电连接，所述第一D触发器的时钟端用于接收所述抗干扰后的第一方波信号，所述第一D触发器的数据端与所述第二方波抗干扰子单元电连接，所述第一D触发器的数据端用于接收第二方波信号，所述第一D触发器用于根据所述第二方波信号和所述抗干扰后的第一方波信号，得到所述第一方波信号的周期。

9.根据权利要求6所述的正余弦编码器的解码电路，其特征在于，所述第二方波抗干扰子单元包括第十电阻模块、第八电容模块、第二异或门、第三反相器和第四反相器，所述第三反相器的输入端分别与电压源和所述第二差分调理子单元电连接，所述第三反相器的输出端分别与所述第十电阻模块的第一端和所述第二异或门的第一输入端电连接，所述第三反相器的输出端用于输出所述第二方波信号，所述第十电阻模块的第二端分别与所述第二异或门的第二输入端和所述第八电容模块的第一端电连接，所述第二异或门的输出端与所述第四反相器的输入端电连接，所述第四反相器的输出端用于输出所述抗干扰后的第二方波信号，所述第八电容模块的第二端接地。

10.根据权利要求6所述的正余弦编码器的解码电路，其特征在于，所述正余弦编码器的解码电路还包括第二D触发器，所述第二D触发器的数据端和所述第一方波抗干扰子单元电连接，所述第二D触发器的数据端用于接收所述第一方波信号，所述第二D触发器的时钟端与所述第二方波抗干扰子单元电连接，所述第二D触发器的时钟端用于接收所述抗干扰后的第二方波信号，所述第二D触发器用于根据所述第一方波信号和所述抗干扰后的第二方波信号，得到所述第二方波信号的周期。

11.根据权利要求1至10中任一项所述的正余弦编码器的解码电路，其特征在于，所述正余弦编码器的解码电路还包括：

第三差分调理单元，具有输入端和输出端，所述第三差分调理单元输入端用于接收零点信号，所述第三差分调理单元用于对所述零点信号进行差分放大和过滤处理，得到处理后的零点信号，所述第三差分调理单元的输入端用于输出所述处理后的零点信号。

12.根据权利要求11所述的正余弦编码器的解码电路，其特征在于，所述第三差分调理单元包括第十一电阻模块、第十二电阻模块、第十三电阻模块、第十四电阻模块、第十五电阻模块、多级缓冲模块、第九电容模块、第十电容模块、第十一电容模块、第十二电容模块和第三比较器，所述第十一电阻模块的第一端用于接收所述零点信号的第一信号，所述第十二电阻模块的第一端用于接收所述零点信号的第二信号，所述零点信号的第一信号和所述零点信号的第二信号为相位相反的信号，所述第十一电阻模块的第一端还与所述第十三电阻模块的第一端电连接，所述第十二电阻模块的第一端还与所述第十三电阻模块的第二端电连接，所述第十一电阻模块的第二端分别与所述第九电容模块的第一端、所述第十电容模块的第一端、所述第十四电阻模块的第一端和所述第三比较器的第一输入端电连接，所述第十二电阻模块的第二端分别与所述第十一电容模块的第一端和所述第三比较器的第二输入端电连接，所述第三比较器的输出端与分别与电压源、所述第十五电阻模块的第一端和所述第十电容模块的第二端电连接，所述第十五电阻模块的第二端分别与所述第十二电容模块的第一端和所述多级缓冲模块的输入端电连接，所述多级缓冲模块的输出端用于输出所述处理后的零点信号，所述第十二电容模块的第二端、所述第九电容模块的第二端和所述第十一电容模块的第二端分别接地。

13.一种电子设备，其特征在于，包括：权利要求1至12中任意一项所述的正余弦编码器的解码电路。

Images