CN218957197U - 一种数据记录装置与车辆 - Google Patents

Abstract

本实用新型实施例提供了一种数据记录装置与车辆，涉及数据记录技术领域。数据记录装置包括核心处理模块、无线通信模块、本地以太网模块、FPGA模块以及车载以太网模块；核心处理模块分别与无线通信模块、本地以太网模块以及FPGA模块通信连接，FPGA模块与车载以太网模块通信连接；核心处理模块用于通过无线通信模块连接到外部网络设备；本地以太网模块用于通信连接到上位机，和/或设于车辆的传感器；FPGA模块用于通过车载以太网模块连接到车辆总线，以在所述车辆总线与所述核心处理模块间传输数据。本实用新型的数据记录装置同时覆盖无线通信、本地以太网以及车载以太网这三种通信手段。

Description

一种数据记录装置与车辆

技术领域

本实用新型涉及数据记录技术领域，具体涉及一种数据记录装置与车辆。

背景技术

目前应用在汽车中的数据记录仪，能够连接到汽车的总线，采集总线上的数据进行存储实现，即对车辆行驶过程中的数据进行记录，并且能够将记录的数据通过线束发送到上位机。

然而，现有应用在汽车中的数据记录仪过于依赖线束的数据传输，难以兼顾满足多样的数据采集需求，例如远程的数据采集需求，由此可知上述的数据记录仪存在通信手段单一，无法适用于各种需求的问题。基于上述技术问题，申请人提出了本申请的技术方案。

实用新型内容

本实用新型的目的是提供了一种数据记录装置与车辆，同时覆盖无线通信、本地以太网以及车载以太网这三种通信手段的数据记录装置，该数据记录装置通信手段丰富，便于使用者基于情况来选择所需的通信方式，多种通信手段也能够适用于不同的需求与环境，提升了数据记录装置的使用可靠性。

为实现上述目的，本实用新型提供了一种数据记录装置，包括：核心处理模块、无线通信模块、本地以太网模块、FPGA模块以及车载以太网模块；所述核心处理模块分别与所述无线通信模块、所述本地以太网模块以及所述FPGA模块通信连接，所述FPGA模块与所述车载以太网模块通信连接；所述核心处理模块用于通过所述无线通信模块连接到外部网络设备；所述本地以太网模块用于通信连接到上位机，和/或设于车辆的传感器；所述FPGA模块用于通过所述车载以太网模块连接到车辆总线，以在所述车辆总线与所述核心处理模块间传输数据。

本实用新型还提供了一种车辆，包括：上述的数据记录装置。

本实用新型实施例提供了一种同时覆盖无线通信、本地以太网以及车载以太网这三种通信手段的数据记录装置，该数据记录装置通信手段丰富，便于使用者基于情况来选择所需的通信方式，多种通信手段也能够适用于不同的需求与环境，提升了数据记录装置的使用可靠性。

在一个实施例中，所述数据记录装置还包括：连接于所述FPGA模块的微控制器模块，以及连接于所述微控制器模块的FlexRay接口电路、CAN接口电路以及LIN接口电路；所述微控制器模块通过FlexRay接口电路、CAN接口电路以及LIN接口电路连接到车辆总线。

在一个实施例中，所述数据记录装置还包括：连接于所述核心处理模块的GPS模块；所述GPS模块用于采集所述数据记录装置的位置数据，并将采集的所述位置数据发送到所述核心处理模块。

在一个实施例中，所述车载以太网模块包括至少一路以太网芯片、晶体管开关以及时钟输出模块；所述FPGA模块的电压差分信号输出端通过两个电容连接到所述以太网芯片，所述FPGA模块的电压差分信号输入端通过两个电阻连接到所述以太网芯片；所述以太网芯片的配置引脚通过电阻连接到所述FPGA模块；所述时钟输出模块的输出端连接到所述以太网芯片的时钟输入端；各所述以太网芯片的开关控制端连接到所述晶体管开关的控制极，所述晶体管开关的集电极或发射极连接到所述数据记录装置的电源管理模块；所述以太网芯片在接收到外部信号时，通过所述开关控制端输出指定电平至所述晶体管开关的控制极，所述晶体管开关被导通，所述电源管理模块被唤醒开始供电。

在一个实施例中，所述以太网芯片为多路；所述时钟输出模块包括：时钟源与时钟缓冲器；所述时钟源的电压输入端连接到预设电压源，所述时钟源的输出端连接到所述时钟缓冲器的外部时钟信号输入端，所述时钟缓冲器的多个时钟信号输出端分别连接到各所述以太网芯片的时钟输入端；所述时钟源用于产生第一时钟信号，并将所述第一时钟信号发送至所述时钟缓冲器；所述时钟缓冲器用于将对应于所述第一时钟信号的多路第二时钟信号，同步分发至多路所述以太网芯片。

在一个实施例中，所述数据记录装置还包括：连接于所述FPGA模块的CAN接口电路；所述CAN接口电路包括：至少一路移位寄存器与至少一个CAN收发器；所述移位寄存器与所述CAN收发器一一对应；所述CAN收发器包括：第一MOS开关、第二MOS开关、电源管理芯片、变压器以及CAN接口芯片；所述移位寄存器的串行输入端、使能端分别连接到所述FPGA模块，所述移位寄存器的使能输出端连接到对应的所述CAN收发器中的所述第一MOS开关的栅极；在所述CAN收发器中，所述第一MOS开关的源极接地，所述第一MOS开关的漏极连接到所述第二MOS开关的栅极，所述第一MOS开关的漏极还连接到预设电源电压，所述第二MOS开关的源极连接到预设电源电压，所述第二MOS开关的漏极连接到电源管理芯片的供电端，所述电源管理芯片的两个输出端分别连接到所述变压器的两个输入端，所述变压器的第一输出端连接到所述CAN接口芯片的唤醒端，所述变压器的第二输出端接地，所述CAN接口芯片的CAN总线线路第一端连接到车辆总线的第一总线，所述CAN接口芯片的CAN总线线路第二端连接到车辆总线的第二总线，所述第一总线上的数据传输速度小于所述第二总线上的数据传输速度；所述CAN接口芯片的传输数据输出端连接到所述FPGA模块的总线数据输入端，所述CAN接口芯片的传输数据输入端连接到所述FPGA模块的总线数据输出端，所述CAN接口芯片的使能输入端连接到对应的移位寄存器的总线使能输出端，所述CAN接口芯片的待机控制端连接到对应的移位寄存器的模式控制输出端。

在一个实施例中，所述CAN收发器还包括：数字隔离器、第一隔离芯片以及第二隔离芯片；所述变压器的两个输出端连接到所述数字隔离器的两个输入端，所述数字隔离器的第一输出端连接到所述FPGA模块，所述数字隔离器的第二输出端接地；所述CAN接口芯片通过所述第一隔离芯片连接到所述FPGA模块的总线数据输入端以及总线数据输出端；所述CAN接口芯片的使能输入端通过所述第二隔离芯片连接到对应的所述移位寄存器的总线使能输出端；所述CAN接口芯片的待机控制端通过所述第二隔离芯片连接到对应的所述移位寄存器的模式控制输出端；对于每个所述CAN接口芯片，在所述CAN接口芯片的使能输入端与待机控制端接收到的电平信号，对应于所述CAN接口芯片的工作模式。

在一个实施例中，所述CAN收发器还包括：线性稳压器；所述变压器的第一输出端还连接到所述线性稳压器的输入端，所述线性稳压器的输出端连接到所述CAN接口芯片的供电端。

在一个实施例中，所述无线通信模块包括：WIFI模块、4G模块以及5G模块；所述数据记录装置还包括：集线器；所述核心处理模块通过所述集线器分别连接到所述WIFI模块、所述4G模块以及所述5G模块。

在一个实施例中，所述数据记录装置还包括：分别连接于所述核心处理模块的音频模块和/或声音提示模块；所述音频模块用于在接收到录音指令时，进行录音；所述声音提示模块用于接收到提示指令时，发出预设的提示音。

附图说明

图1是根据本实用新型第一实施例中的数据记录装置的示意图；

图2是根据本实用新型第一实施例中的数据记录装置的示意图，其中数据记录装置还包括GPS模块、集线器、音频模块以及声音提示模块；

图3是图2中的数据记录装置的电路框图；

图4是根据本实用新型第二实施例中的数据记录装置的示意图；

图5是图4中的数据记录装置的电路框图；

图6是根据本实用新型第三实施例的数据记录装置中的车载以太网模块的电路框图；

图7是根据本实用新型第三实施例的数据记录装置中的时钟输出模块的电路框图；

图8是根据本实用新型第四实施例的数据记录装置中的CAN接口电路的移位寄存器部分的电路框图；

图9是根据本实用新型第四实施例的CAN接口电路中CAN收发器的供电部分的电路框图；

图10是根据本实用新型第四实施例的CAN接口电路中CAN收发器的CAN接口芯片及其外围电路的电路框图。

具体实施方式

以下将结合附图对本实用新型的各实施例进行详细说明，以便更清楚理解本实用新型的目的、特点和优点。应理解的是，附图所示的实施例并不是对本实用新型范围的限制，而只是为了说明本实用新型技术方案的实质精神。

在下文的描述中，出于说明各种公开的实施例的目的阐述了某些具体细节以提供对各种公开实施例的透彻理解。但是，相关领域技术人员将认识到可在无这些具体细节中的一个或多个细节的情况来实践实施例。在其它情形下，与本申请相关联的熟知的装置、结构和技术可能并未详细地示出或描述从而避免不必要地混淆实施例的描述。

除非语境有其它需要，在整个说明书和权利要求中，词语“包括”和其变型，诸如“包含”和“具有”应被理解为开放的、包含的含义，即应解释为“包括，但不限于”。

在整个说明书中对“一个实施例”或“一实施例”的提及表示结合实施例所描述的特定特点、结构或特征包括于至少一个实施例中。因此，在整个说明书的各个位置“在一个实施例中”或“在一实施例”中的出现无需全都指相同实施例。另外，特定特点、结构或特征可在一个或多个实施例中以任何方式组合。

如该说明书和所附权利要求中所用的单数形式“一”和“所述”包括复数指代物，除非文中清楚地另外规定。应当指出的是术语“或”通常以其包括“或/和”的含义使用，除非文中清楚地另外规定。

在以下描述中，为了清楚展示本实用新型的结构及工作方式，将借助诸多方向性词语进行描述，但是应当将“前”、“后”、“左”、“右”、“外”、“内”、“向外”、“向内”、“上”、“下”等词语理解为方便用语，而不应当理解为限定性词语。

本实用新型的第一实施方式涉及一种数据记录装置，用于安装在车辆中对车辆行驶过程中进行数据采集、存储以及上报等操作。请参考图1，数据记录装置100包括：核心处理模块1、无线通信模块2、本地以太网模块3、FPGA模块4以及车载以太网模块5。另外，数据记录装置还包括：存储模块6以及电源管理模块7。

核心处理模块1分别与无线通信模块2、本地以太网模块3以及FPGA模块4通信连接，FPGA模块4与车载以太网模块5通信连接，存储模块6与核心处理模块1通信连接。

在一个例子中，核心处理模块1、无线通信模块2、本地以太网模块3以及存储模块6可以设置在同一个电路板(记作电路板a)上，FPGA模块4与车载以太网模块5设置在另一个电路板上(记作电路板b)上，电路板上的模块通过走线进行通信连接；电源管理模块7分别电连接到电路板a与电路板b的供电端，电源管理模块7为包含电源管理芯片的单片机，其可以调整输入到电路板a、电路板b上的供电电压，并控制是否开启为电路板a、电路板b上的模块供电，同时电源管理模块7还可以实时监控各电路板的电源电压状态。需要说明的是，上述利用两个电路板设置数据记录装置中的模块，仅为示意性说明，也可以将所有的模块设置在同一个电路板上，或者增加更多的电路板来设置所有的模块。

核心处理模块1用于通过无线通信模块2连接到外部网络设备。其中，核心处理模块1中包括处理器，核心处理模块1通信连接到无线通信模块2，由此能够通过无线通信模块2无线通信连接到外部网络设备，外部网络设备例如为云端服务器或者本地计算机等，由此核心处理模块1能够将采集得到车辆总线的数据通过无线传输到外部网络设备进行备份存储；进一步的，核心处理模块1也可以通过无线接收数据记录装置的配置数据，配置数据用于对数据记录装置中的元器件进行功能、参数等配置操作。

本地以太网模块3用于通信连接到上位机200，和/或设于车辆的传感器。本地以太网模块3可以是用于本地以太网的交换机，其可以通信连接到上位机200，也可以将接入到设置在车辆中的一些传感器，例如摄像头、雷达等传感器，此处所说的传感器可以是车辆本身的一些传感器，也可以是另外加装在车辆中的传感器；其中，本地以太网模块3通信连接到上位机200时，核心处理模块1可以接收上位机200发送的数据记录装置的配置数据，配置数据用于对数据记录装置中的元器件进行功能、参数等配置操作，也可以基于设置指令等操作，将车辆总线的数据通过本地以太网模块3发送到上位机200，核心处理模块1还可以接收上位机200发出的测试信息(例如仿真信息、测试指令等)；本地以太网模块3通信连接到设置在车辆中的传感器时，核心处理模块1可以将传感器的数据存储到存储模块6。需要说明的是，本实施例以及之后的实施例的附图中以本地以太网模块3仅通信连接到上位机200为例。

FPGA模块4用于通过车载以太网模块5连接到车辆总线，以在车辆总线与核心处理模块1间传输数据。车辆总线实现了各控制单元之间的数据交换(具体可以参照车辆的总线协议)，FPGA模块4通过车载以太网模块5连接到车辆总线，其能够作为总线控制器、总线的收发控制器等，FPGA模块4的功能包括但不限于：FPGA模块4从车辆总线上采集信息，将包含该信息的目标数据进行转换，并将转换后的目标数据发送到核心处理模块1，由核心处理模块1将数据存储到存储模块6，核心处理模块1还可以通过无线通信模块2发送到外部通信设备和/或通过本地以太网模块3发送到上位机200。需要说明的是，FPGA模块4还可以根据需求用于实现例如，错误帧的识别、提取，数据记录装置远程升级等功能。

此外，核心处理模块1自上位机200收到的测试信息例如可经FPGA模块4与车载以太网模块5(或者FPGA模块4所连接的CAN接口电路，又或者FPGA模块4所连接的LIN接口电路)最终被传送至车辆总线，满足车辆总线的测试需求。

在本实施例中提供了一种同时覆盖无线通信、本地以太网以及车载以太网这三种通信手段的数据记录装置，该数据记录装置通信手段丰富，便于使用者基于情况来选择所需的通信方式，多种通信手段也能够适用于不同的需求与环境，提升了数据记录装置的使用可靠性。

下面结合图2的数据记录装置的方框示意图，对数据记录装置进行进一步详细说明。

如图2所示，数据记录装置还包括：连接于核心处理模块1的GPS模块8。

GPS模块8用于采集数据记录装置的位置数据，并将采集的位置数据发送到核心处理模块1。具体的，GPS模块8可以设置上述的电路板a上，通过电路板上的走线与核心处理模块1通信连接，GPS模块8能够采集数据记录装置的位置数据，由此不论是否脱离了车辆的GPS，GPS模块8都能够独立的进行位置数据的采集并发送到核心处理模块1，位置数据可以由核心处理模块1存储到存储模块6中，核心处理模块1也可以通过无线通信模块2将位置数据无线发送到外部网络设备进行备份存储，或者通过本地以太网模块3发送到上位机200进行备份存储；以便于外部网络设备和/或上位机200基于位置数据对数据记录装置进行定位。

在实际应用时，装载数据记录装置的车辆可以是可变的，例如在对不同车辆进行路测时，在对车辆A进行路测时，数据记录装置装载于某车辆A，数据记录装置与车辆A的车辆总线等连接，实现该车辆A路测时数据的记录；在对另一车辆B进行路测时，同一数据记录装置也可自车辆A拆下来，并装载于车辆B中进行路测，实现该车辆B路测时数据的记录，此时，若记录数据时记录的是车辆自带的GPS采集的位置数据；不同车辆(如上述的车辆A与车辆B)中自带的GPS采集到并最终给到数据记录装置的位置数据的描述方式、采集频率、数据格式等有可能是存在差异的，这种差异会为所记录位置数据的后续处理带来极大的不便，而在数据记录装置中设置GPS模块之后，由于位置数据均源自数据记录装置中的该GPS模块，能够保障采集的位置数据在描述方式、采集频率、数据格式等方面的统一性，为所记录位置数据的后续处理带来了便利。

无线通信模块2包括：WIFI模块21、4G模块22以及5G模块23；数据记录装置还包括：集线器9。核心处理模块1通过集线器9分别连接到WIFI模块21、4G模块22以及5G模块23。由此，数据记录装置能够同时兼容常用的多种无线通信方式，并且通过集线器9来将多种无线模块连接到核心处理模块1能够更加简洁的实现无线模块到核心处理模块1的连接以及各无线模块的拆装。

数据记录装置还包括：分别连接于核心处理模块1的音频模块10和/或声音提示模块11；本实施例的图2中以数据记录装置包括音频模块10和声音提示模块11为例。

音频模块10用于在接收到录音指令时，进行录音；其中，数据记录装置上可以设置用于打开或关闭录音功能的触发按键，当触发按键处于触发状态时，录音功能被打开，音频模块10接收到录音指令开始录音；当触发按键处于非触发状态时，录音功能被关闭，音频模块10停止录音；然不限于此，核心处理模块1在接收到上位机200和/或外部网络设备发送的打开或关闭录音功能的控制指令，来控制音频模块10开启录音或者关闭录音；音频模块10可以将记录的音频数据发送到核心处理模块，由核心处理模块1存储到存储模块6中，核心处理模块1也可以通过无线通信模块2将音频数据无线发送到外部网络设备进行备份存储，或者通过本地以太网模块3发送到上位机200进行备份存储。

声音提示模块11用于接收到提示指令时，发出预设的提示音。具体的，声音提示模块11可以为常用的beeper蜂鸣器或者为能够播放预设提示音的设备，声音提示模块11能够实现远程标定提示功能，核心处理模块1在接收到上位机200和/或外部网络设备发送需要进行标定提示的控制指令时，向声音提示模块11发送提示指令时，声音提示模块11发出预设的提示音，提示用户数据记录装置正在进行标定。

另外，数据记录装置还包括：分别连接于FPGA模块4的CAN接口电路(即图2中的第一CAN接口电路12)与LIN接口电路(即图2中的第一LIN接口电路13)，第一CAN接口电路12连接到车辆总线中的CAN总线、第一LIN接口电路13连接到车辆总线中的LIN总线。

基于图2的数据记录装置的方框示意图，进而可以得到图3的数据记录装置的电路框图，核心处理模块1与本地以太网模块3之间采用SPI通信连接，FPGA模块4除了通过PCIE2的通信连接方式与核心处理模块1通信连接以外，FPGA模块4还通过第一以外收发器14与核心处理模块1通信连接。

另外，在图3中，除了上述图2中所包含的模块以外，还包括：集线器9上还连接了TYPE-A接口15，便于插接其他模块；本地以太网模块3采用第一以太网收发器16连接到1000b-Tx通信接口、本地以太网模块3与FPGA模块4通信连接；核心处理模块1还连接到console网络设备配置接口、OTG接口、RTC时钟接口、串口通信接口RS232、串口通信接口RS485、TEMP变量输入接口；FPGA模块4还通过第二以太网收发器17接到核心处理模块1、FPGA模块4还连接到HGMS多媒体接口以及AI、DI模拟信号与数字信号输入接口。

另外，图3中还示意性给出了模块之间的通信连接方式，在此不再一一赘述。

本实用新型的第二实施例涉及了一种数据记录装置，本实施方式相对于第一实施方式而言，主要改进之处在于：请参考图4，本实施方式中的数据记录装置还包括：连接于FPGA模块4的微控制器模块18，以及连接于微控制器模块18的FlexRay接口电路19、CAN接口电路(即图2中的第二CAN接口电路20)以及LIN接口电路(即图2中的第二LIN接口电路21)。其中，FlexRay接口电路19连接到车辆总线中的FlexRay总线、第二CAN接口电路20连接到车辆总线中的CAN总线、第二LIN接口电路21连接到车辆总线中的LIN总线。

微控制器模块18可以包括微控制器MCU，微控制器模块18通过FlexRay接口电路19、第二CAN接口电路20以及第二LIN接口电路21连接到车辆总线，相当于通过微控制器模块18扩展了车辆总线的通道数、且增加了FlexRay功能，微控制器模块18能够从车辆总线上读取信息并转换后发送到FPGA模块4，再由FPGA模块4转发到核心处理模块1，有核心处理模块1进行存储等操作。

其中，微控制器模块18及其所连接的FlexRay接口电路19、第二CAN接口电路20以及第二LIN接口电路21设置在同一电路板(记作电路板c)上，电路板c上的模块通过走线进行通信连接。

基于图4的数据记录装置的方框示意图，可以进一步提供图5的数据记录装置的电路框图；其中，图3与图5的数据记录装置的主要不同之处在于：在图3中，核心处理模块1与本地以太网模块3之间采用SPI通信连接，在图5中核心处理模块1与本地以太网模块3之间采用以太网接口通信连接，即核心处理模块1与本地以太网模块3通过第三以太网收发器22通信连接。另外，在图4中，FPGA模块4与微控制器模块18通过第四以太网收发器23通信连接、FPGA模块4还连接到HGMS多媒体接口以及AI、DI模拟信号与数字信号输入接口。

另外，图5中还示意性给出了模块之间的通信连接方式，在此不再一一赘述。

本实用新型的第三实施例涉及了一种数据记录装置，本实施方式相对于第一实施方式而言，针对车载以太网模块5进行了详细介绍，请参考图6，车载以太网模块5包括至少一路以太网芯片51(图6中示意性画出了一路以太网芯片51)、晶体管开关V1以及时钟输出模块52。在图6中，以晶体管开关V1为三极管为例，然不限于此，晶体管开关还可以是MOS管等开关管。

FPGA模块4的电压差分信号输出端通过两个电容连接到以太网芯片51，FPGA模块4的电压差分信号输入端通过两个电阻连接到以太网芯片51；具体的，FPGA模块4与以太网芯片51采用CML连接方式进行数据传输，以太网芯片51的SIP引脚通过电容C1连接到FPGA模块4、SIN引脚通过电容C2连接到FPGA模块4、SOP引脚通过电阻R1连接到FPGA模块4、SON引脚通过电阻R2连接到FPGA模块4，通过上述的SIP引脚、SIN引脚、SOP引脚以及SON引脚即可实现FPGA模块4与以太网芯片51之间的数据传输；其中，FPGA模块4输出的电压差分信号(例如为低电压差分信号)到以太网芯片51通过电容C1、电容C2实现交流匹配，以太网芯片51输出的电压差分信号(例如为低电压差分信号)到FPGA模块4通过电阻R1、电阻R2实现直流匹配。另外，电阻R1和电阻R2可以设置靠近对应的数据接收端，以减少信号干扰。

以太网芯片51的配置引脚通过电阻连接到FPGA模块4；具体的，以太网芯片51的MDC引脚通过电阻R3连接到FPGA模块4、以太网芯片51的MDIO引脚通过电阻R4连接到FPGA模块4，以太网芯片51通过MDC引脚、MDIO引脚接收FPGA模块4发送的配置信息，该配置信息用于对以太网芯片51的工作模式、工作状态等进行配置。

时钟输出模块52的输出端连接到以太网芯片51的时钟输入端XTAL_IN。具体的，时钟输出模块52能够输出时钟信号到以太网芯片51，以设置以太网芯片51的工作时钟；其中，时钟输出模块52的输出端与以太网芯片51的时钟输入端XTAL_IN之间连接有电容C3、以太网芯片51的时钟输入端XTAL_IN与电容C3的连接处通过电阻R5连接到AVDD电源电压(例如为1.8V的电源电压AVDD_1.8V)、以太网芯片51的时钟输入端XTAL_IN与电容C3的连接处还通过电阻R6连接到电线接地端GND，以太网芯片51的XTAL_OUT端通过电容C4连接到电线接地端GND，以太网芯片51的VSSC端连接到电线接地端GND。

各以太网芯片51的开关控制端INH连接到晶体管开关V1的控制极(即图6中的三极管的基极)，晶体管开关V1的集电极或发射极连接到数据记录装置的电源管理模块7，图6中以晶体管开关V1的集电极连接到电源管理模块7、晶体管开关V1的发射极连接到电线接地端GND为例。其中，以太网芯片51的开关控制端INH通过电阻R7连接到晶体管开关V1的控制极。

在图5所示的车载以太网模块5中，以太网芯片51在接收到外部信号时，通过开关控制端INH输出指定电平至晶体管开关V1的控制极，晶体管开关V1被导通，电源管理模块7被唤醒开始供电。例如，晶体管开关V1采用NPN管时，以太网芯片51在接收到外部信号时，通过开关控制端INH输出高电平至晶体管开关V1的控制极，此时晶体管开关V1导通，电源管理模块7直接接地GND，电源管理模块7检测到下降沿后被唤醒，进而电源管理模块7控制为数据记录装置中的各个电路板上的模块提供唤醒后所需的电能，数据记录装置被唤醒开始工作。

此外，晶体管开关V1也可采用PNP管，对应的，以太网芯片51的开关控制端INH输出的指定电平可以是低电平。

在一个例子中，车载以太网模块5包括多路以太网芯片51，请参考图7，时钟输出模块52包括：时钟源U1与时钟缓冲器U2。

时钟源U1的电压输入端VCC连接到预设电压源(图7中以预设电压源为3.3V的恒压电压源CDC_3.3V为例)，时钟源U1的输出端OUT连接到时钟缓冲器U2的外部时钟信号输入端CLKIN，时钟缓冲器U2的多个时钟信号输出端分别连接到各以太网芯片51的时钟输入端(即图6中的时钟输入端XTAL_IN)，其中，图7中示意性给出了8个时钟信号输出端(即Y1至Y8)，然不限于此，时钟信号输出端的数量大于或等于以太网芯片51的数量，各以太网芯片51的时钟输入端分别连接到不同的时钟信号输出端。

另外，车载以太网模块5中还包括一些外围电路元器件，例如时钟源U1的输出端OUT通过电阻R8连接到时钟缓冲器U2的外部时钟信号输入端CLKIN，时钟缓冲器U2的控制引脚1G通过电阻R9连接到预设电压源(图7中以预设电压源为3.3V的恒压电压源CDC_3.3V为例)，时钟源U1的使能引脚EN连接到电阻R10的一端，电阻R10的另一端通过电容C5接地GND，时钟缓冲器U2的控制引脚1G、时钟源U1的电压输入端VCC也通过电容C5接地GND。

时钟源U1用于产生第一时钟信号，并将第一时钟信号发送至时钟缓冲器U2。

时钟缓冲器U2用于将对应于第一时钟信号的多路第二时钟信号，同步分发至多路以太网芯片51。其中，第一时钟信号与第二时钟信号可以为相同的时钟信号，或者第二时钟信号为时钟缓冲器U2生成的与第一时钟信号不同的另一时钟信号。

在图7的车载以太网模块5中，时钟源U1所产生的第一时钟信号CLK1经过电阻R8传输至时钟缓冲器U2，时钟缓冲器U2同步输出多路第二时钟信号CLK2分发至多路以太网芯片51，由此实现了多路以太网芯片51的时钟同步。

本实用新型的第四实施例涉及了一种数据记录装置，本实施方式相对于第一实施方式而言，针对FPGA模块所连接的CAN接口电路(即图2中的第一CAN接口电路12)进行了详细介绍，请参考图8至图10，连接于FPGA模块的CAN接口电路包括：至少一路移位寄存器与至少一个CAN收发器；移位寄存器与CAN收发器一一对应。

在图8中示意性画出了CAN接口电路的移位寄存器部分的电路框图、在图9中示意性画出了一个CAN收发器的供电部分的电路框图，与图10中示意性画出了一个CAN收发器的CAN接口芯片U4及其外围电路的电路框图，CAN收发器包括：第一MOS开关Q1、第二MOS开关Q2、电源管理芯片U3、变压器T1以及CAN接口芯片U4。

图8中以CAN接口电路包括四路移位寄存器为例，分别为移位寄存器U5至移位寄存器U8，以其中一路移位寄存器U5为例，移位寄存器U5的串行输入端CE_n、使能端SER分别连接到FPGA模块4，移位寄存器U5的使能输出端PM_EN5连接到对应的CAN收发器中的第一MOS开关Q1的栅极；另外，移位寄存器U5的RCLK端用于接收片选信号CAN_RCLK、SRCLK端用于接收锁存信号CAN_SRCLK、移位寄存器U5的VCC端连接到预设电源电压(图9中以预设电源电压为3.3V的电压VCC_CAN_3.3V为例)、移位寄存器U5的SRCLR_n连接到预设电源电压(图9中以预设电源电压为3.3V的电压VCC_CAN_3.3V为例)、移位寄存器U5的GND端节点、移位寄存器U5的VCC端与GND端之间连接有电容C50。需要说明的是，本实施例中的各移位寄存器其他端口的使用方式与现有技术类似，在此不再一一赘述。

在CAN接口电路中，各移位寄存器的串行输入端CEn、使能端SER连接到FPGA模块4，由此FPGA模块4能够控制各移位寄存器的使能输出端PM_EN所输出的使能信号。

在CAN收发器中，第一MOS开关Q1的源极接地，第一MOS开关Q1的漏极连接到第二MOS开关Q2的栅极，第一MOS开关Q1的漏极还连接到预设电源电压(图9中以预设电源电压为3.3V的电压VCC_CAN_3.3V为例)，第二MOS开关Q2的源极连接到预设电源电压(图9中以预设电源电压为3.3V的电压VCC_CAN_3.3V为例)，第二MOS开关Q2的漏极连接到电源管理芯片U3的供电端VCC，电源管理芯片U3的两个输出端分别连接到变压器T1的两个输入端，变压器T1的第一输出端连接到CAN接口芯片U4的唤醒端，变压器T1的第二输出端接地。另外，第一MOS开关Q1的源极与栅极之间还连接有电阻RQ11、第一MOS开关Q1、第一MOS开关Q1的栅极通过电阻RQ12连接到对应的移位寄存器的使能输出端、第二MOS开关Q2的源极与栅极之间还连接有电阻RQ13、电源管理芯片U3的两个接地端GND接地GND、电源管理芯片U3的输出端D1连接到变压器T1的输入端6、电源管理芯片U3的输出端D2连接到变压器T1的输入端1、电源管理芯片U3的供电端VCC连接于变压器T1的输入抽头端2、电源管理芯片U3的供电端VCC还分别通过电容C31与电容C32接地GND。

CAN接口芯片U4的CAN总线线路第一端CANL连接到车辆总线(CAN总线)的第一总线CAN_L，CAN接口芯片U4的CAN总线线路第二端CANH连接到车辆总线(CAN总线)的第二总线CAN_H，第一总线CAN_L上的数据传输速度小于第二总线CAN_H上的数据传输速度；CAN接口芯片U4的传输数据输出端TXD连接到FPGA模块4的总线数据输入端CAN_RX，CAN接口芯片U4的传输数据输入RXD端连接到FPGA模块的总线数据输出端CAN_TX，CAN接口芯片U4的使能输入端EN连接到对应的移位寄存器(以移位寄存器U5为例)的总线使能输出端CAN_EN5，CAN接口芯片U4的待机控制端STB_N连接到对应的移位寄存器(以移位寄存器U5为例)的模式控制输出端CAN_STB5。另外，CAN接口芯片U4的SPLIT端还通过电阻RU1连接到第一总线CAN_L、通过电阻RU2连接到第二总线CAN_H。

在一个例子中，请参考图9与图10，CAN收发器还可以包括数字隔离器U9(图中以数字隔离器U9为光耦隔离器为例)、第一隔离芯片U10以及第二隔离芯片U11。

其中，数字隔离器U9用于变压器T1与CAN接口芯片U4之间的电压隔离、第一隔离芯片U10能够实现FPGA模块4与CAN接口芯片U4之间的隔离、第二隔离芯片U11能够实现移位寄存器与CAN接口芯片U4之间的隔离，保证了信号稳定性、减少了干扰。

请参考图9，变压器T1的两个输出端连接到数字隔离器U9的两个输入端，数字隔离器U9的第一输出端连接到FPGA模块4，数字隔离器的第二输出端接地；其中，变压器T1的一个输出端6连接到二极管D1的正极、二极管D1的负极通过电阻R11连接到数字隔离器U9的一个输入端；变压器T1的另一个输出端4连接到二极管D2的正极、二极管D2的负极连接到电容C6一端、电容C6的另一端通过电阻R12连接到第三MOS开关Q3的栅极，电容C6与电阻R12的连接处接地GND_ISO、第三MOS开关Q3的源极接地GND_ISO、第三MOS开关Q3的漏极连接到数字隔离器U9的另一个输入端；变压器T2的输出抽头端5接地GND_ISO，二极管D1的负极与二极管D2的负极电连接。

结合图8至图10，移位寄存器在FPGA模块4的控制下输出使能信号PM_EN以唤醒CAN收发器，使能信号PM_EN被输出至所需唤醒的CAN收发器中的第一MOS开关Q1，继而第一MOS开关Q1导通，进一步的第二MOS开关Q2导通，VCC_CAN_3.3V的电压经过变压器T1输出变压后的电压VCC_ISO，电源管理芯片U3则能够对变压器T1的变压过程进行控制，电压VCC_ISO被输入到CAN接口芯片U4的唤醒端WAKE，唤醒CAN接口芯片U4，电压VCC_ISO还通过数字隔离器U9输入到FPGA模块4，向FPGA模块4反馈CAN收发器是否被唤醒。

在图10中，CAN接口芯片U4通过第一隔离芯片U10连接到FPGA模块4的总线数据输入端CAN_RX以及总线数据输出端CAN_TX；具体的，第一隔离芯片U10的输入端VIA连接到FPGA模块4的总线数据输出端CAN_TX、第一隔离芯片U10的输出端VOB通过电阻R13连接到FPGA模块4的总线数据输入端CAN_RX、第一隔离芯片U10的输出端VOA连接到CAN接口芯片U4的传输数据输出端TXD、第一隔离芯片U10的输入端VIB连接到CAN接口芯片U4的传输数据输入RXD；另外，第一隔离芯片U10的第一接地端GND1连接到电容C7的一端，电容C7的另一端通过电阻R14连接到电压5V的电压VCC_5V_ISO、电容C7的另一端还通过电阻R15连接到VCC_ADuM_ISO、第一隔离芯片U10的第二接地端GND2接地GND、第一隔离芯片U10的第二电源端Vdd2连接到FPGA模块4上的3.3V电压FPGA_3V3，同时第一隔离芯片U10的第二电源端Vdd2还通过电容C8接地GND。其中，第一隔离芯片U10的第一电源端Vdd1同时连接到VCC_5V_ISO与VCC_ADuM_ISO，由此VCC_5V_ISO与VCC_ADuM_ISO实现了并联的两路供电，避免第一隔离芯片U10因其中一路供电失效而失去供电。

在图10中，CAN接口芯片U4的使能输入端EN通过第二隔离芯片U11连接到对应的移位寄存器(以移位寄存器U5为例)的总线使能输出端CAN_EN5；CAN接口芯片U4的待机控制端STB_N通过第二隔离芯片U11连接到对应的移位寄存器(以移位寄存器U5为例)的模式控制输出端CAN_STB5。

具体的，以CAN接口芯片U4对应于移位寄存器U5为例，第二隔离芯片U11的输入端VIA连接到移位寄存器U5的模式控制输出端CAN_STB5、第二隔离芯片U11的输入端VIB连接到移位寄存器U5的总线使能输出端CAN_EN5、第二隔离芯片U11的输入端VIA通过电阻R16接地、第二隔离芯片U11的输入端VIB通过电阻R17接地、第二隔离芯片U11的输出端VOA连接到CAN接口芯片U4的待机控制端STB_N、第二隔离芯片U11的输出端VOB连接到电阻通过电阻R18连接到第四MOS开关Q4的栅极、第四MOS开关Q4的源极接地GND_ISO、第四MOS开关Q4的漏极连接到CAN接口芯片U4的使能输入端EN；第二隔离芯片U11的第一电源端VDD1连接到FPGA模块4上的3.3V电压FPGA_3V3，同时第二隔离芯片U11的第一电源端VDD1还通过电容C9接地GND；第二隔离芯片U11的第二电源端VDD2通过电阻R19连接到第四MOS开关Q4的漏极、第二隔离芯片U11的第一接地端GND1接地GND、第二隔离芯片U11的第二接地端GND2接地GND_ISO、第二隔离芯片U11的第二接地端GND2与第二电源端VDD2之间连接有电容C10。另外，CAN接口芯片U4的INH输出端具有电源禁用功能、CAN接口芯片U4的ERR_N端悬空。

对于每个CAN接口芯片U4，在CAN接口芯片U4的使能输入端EN与待机控制端STB_N接收到的电平信号，对应于CAN接口芯片U4的工作模式。举例来说，CAN接口芯片U4检测到使能输入端EN为高电平、待机控制端STB_N为低电平，CAN接口芯片U4进入睡眠工作模式；CAN接口芯片U4检测到使能输入端EN为高电平、待机控制端STB_N为高电平，CAN接口芯片U4进入正常工作模式，此时CAN接口芯片U4能够接收信号与发出信号；CAN接口芯片U4检测到使能输入端EN为低电平、待机控制端STB_N为高电平，CAN接口芯片U4进入监听工作模式，此时CAN接口芯片U4仅能够接收信号、不能发出信号；CAN接口芯片U4检测到使能输入端EN为低电平、待机控制端STB_N为低电平，CAN接口芯片U4进入省电工作模式，此时CAN接口芯片U4以较低的频率检测所连接的总线上的信息。

例如，第四MOS开关Q4为NMOS管，CAN接口芯片U4未进入睡眠模式时，FPGA模块4控制移位寄存器输出的CAN_EN信号为高电平、经过第二隔离芯片U11的VIB端与VOB端驱动第四MOS开关Q4导通，此时CAN接口芯片U4的使能输入端EN被拉到低电平；当FPGA模块4需要控制CAN接口芯片U4进入睡眠模式时，CAN接口芯片U4的使能输入端EN被拉高至VCC_5V_ISO。另外，FPGA模块4控制移位寄存器输出的CAN_STB信号为高电平时，经过第二隔离芯片U11的VIA端与VOA端，高电平的CAN_STB信号被输入到CAN接口芯片U4的待机控制端STB_N；反之FPGA模块4控制移位寄存器输出的CAN_STB信号为低电平时，经过第二隔离芯片U11的VIA端与VOA端，低电平的CAN_STB信号被输入到CAN接口芯片U4的待机控制端STB_N。

在一个例子中，请参考图9与图10，CAN收发器还包括线性稳压器U12。变压器T1的第一输出端还连接到线性稳压器U12的输入端，线性稳压器U12的输出端连接到CAN接口芯片U4的供电端VCC。由此，线性稳压器U12能够为CAN接口芯片U4供电，另外线性稳压器U12输出的电压还可以为第一隔离芯片U10、第二隔离芯片U11供电。

下面结合图9、图10对线性稳压器U12、变压器T1以及CAN接口芯片U4的连接方式进行具体介绍。

线性稳压器U12的输入端IN连接到变压器T1的第一输出端所连接的二极管D1的负极、线性稳压器U12的输出端OUT连接到电容C11的一端，电容C11的另一端分别通过电容C13连接到CAN接口芯片U4的VBAT端、通过电容C14连接到CAN接口芯片U4的VCC端、通过电容C15连接到CAN接口芯片U4的VIO端、电容C11的另一端接地GND_ISO；线性稳压器U12的接地端GND接地GND_ISO、线性稳压器U12的NC_4端、NC_5端悬空、线性稳压器U12的输入端IN还通过电容C12接地、CAN接口芯片U4的VCC端与VIO端电连接。

线性稳压器U12接收变压器T1输出的电压信号VCC_ISO，生成5V的供电电压VCC_5V_ISO分别输入到CAN接口芯片U4的VBAT端、VCC端、VIO端、CAN接口芯片U4的VIO端可以分别连接到第一隔离芯片U10的第一电源端Vdd1以及第二隔离芯片U11的第二电源端VDD1，从而为第一隔离芯片U10、第二隔离芯片U11供电。

本实用新型的第五实施例涉及一种车辆，包括第一实施例至第四实施例中任一项的数据记录装置；需要说明的是，车辆中所包含的其他机械设备、电子器件等与现有技术相同，在此不再一一赘述。

数据记录装置可用于智能驾驶(例如自动驾驶辅助系统ADAS，再例如更高阶的L3、L4、L5级的自动驾驶)领域的开发过程中，例如，数据记录装置所记录下的数据可用于对智能驾驶的算法进行训练、验证、测试等，也可用于数据的统计、分析、呈现、融合等，为开发人员的进一步开发、测试、验证、分析等提供充分有效的依据。进而，数据记录装置多样的通讯方式有助于兼顾开发过程中需要使用到数据的不同开发人员、设备所处的环境。

以上已详细描述了本实用新型的较佳实施例，但应理解到，若需要，能修改实施例的方面来采用各种专利、申请和出版物的方面、特征和构思来提供另外的实施例。

考虑到上文的详细描述，能对实施例做出这些和其它变化。一般而言，在权利要求中，所用的术语不应被认为限制在说明书和权利要求中公开的具体实施例，而是应被理解为包括所有可能的实施例连同这些权利要求所享有的全部等同范围。

Claims (10)

1.一种数据记录装置，其特征在于，包括：核心处理模块、无线通信模块、本地以太网模块、FPGA模块以及车载以太网模块；

所述核心处理模块分别与所述无线通信模块、所述本地以太网模块以及所述FPGA模块通信连接，所述FPGA模块与所述车载以太网模块通信连接；

所述核心处理模块用于通过所述无线通信模块连接到外部网络设备；

所述本地以太网模块用于通信连接到上位机，和/或设于车辆的传感器；

所述FPGA模块用于通过所述车载以太网模块连接到车辆总线，以在所述车辆总线与所述核心处理模块间传输数据。

2.根据权利要求1所述的数据记录装置，其特征在于，所述数据记录装置还包括：连接于所述FPGA模块的微控制器模块，以及连接于所述微控制器模块的FlexRay接口电路、CAN接口电路以及LIN接口电路；

所述微控制器模块通过FlexRay接口电路、CAN接口电路以及LIN接口电路连接到车辆总线。

3.根据权利要求1所述的数据记录装置，其特征在于，所述数据记录装置还包括：连接于所述核心处理模块的GPS模块；

所述GPS模块用于采集所述数据记录装置的位置数据，并将采集的所述位置数据发送到所述核心处理模块。

4.根据权利要求1所述的数据记录装置，其特征在于，所述车载以太网模块包括至少一路以太网芯片、晶体管开关以及时钟输出模块；

所述FPGA模块的电压差分信号输出端通过两个电容连接到所述以太网芯片，所述FPGA模块的电压差分信号输入端通过两个电阻连接到所述以太网芯片；

所述以太网芯片的配置引脚通过电阻连接到所述FPGA模块；

所述时钟输出模块的输出端连接到所述以太网芯片的时钟输入端；

各所述以太网芯片的开关控制端连接到所述晶体管开关的控制极，所述晶体管开关的集电极或发射极连接到所述数据记录装置的电源管理模块；

所述以太网芯片在接收到外部信号时，通过所述开关控制端输出指定电平至所述晶体管开关的控制极，所述晶体管开关被导通，所述电源管理模块被唤醒开始供电。

5.根据权利要求4所述的数据记录装置，其特征在于，所述以太网芯片为多路；所述时钟输出模块包括：时钟源与时钟缓冲器；

所述时钟源的电压输入端连接到预设电压源，所述时钟源的输出端连接到所述时钟缓冲器的外部时钟信号输入端，所述时钟缓冲器的多个时钟信号输出端分别连接到各所述以太网芯片的时钟输入端；

所述时钟源用于产生第一时钟信号，并将所述第一时钟信号发送至所述时钟缓冲器；

所述时钟缓冲器用于将对应于所述第一时钟信号的多路第二时钟信号，同步分发至多路所述以太网芯片。

6.根据权利要求1所述的数据记录装置，其特征在于，所述数据记录装置还包括：连接于所述FPGA模块的CAN接口电路；

所述CAN接口电路包括：至少一路移位寄存器与至少一个CAN收发器；所述移位寄存器与所述CAN收发器一一对应；所述CAN收发器包括：第一MOS开关、第二MOS开关、电源管理芯片、变压器以及CAN接口芯片；

所述移位寄存器的串行输入端、使能端分别连接到所述FPGA模块，所述移位寄存器的使能输出端连接到对应的所述CAN收发器中的所述第一MOS开关的栅极；

在所述CAN收发器中，所述第一MOS开关的源极接地，所述第一MOS开关的漏极连接到所述第二MOS开关的栅极，所述第一MOS开关的漏极还连接到预设电源电压，所述第二MOS开关的源极连接到预设电源电压，所述第二MOS开关的漏极连接到电源管理芯片的供电端，所述电源管理芯片的两个输出端分别连接到所述变压器的两个输入端，所述变压器的第一输出端连接到所述CAN接口芯片的唤醒端，所述变压器的第二输出端接地，所述CAN接口芯片的CAN总线线路第一端连接到车辆总线的第一总线，所述CAN接口芯片的CAN总线线路第二端连接到车辆总线的第二总线，所述第一总线上的数据传输速度小于所述第二总线上的数据传输速度；所述CAN接口芯片的传输数据输出端连接到所述FPGA模块的总线数据输入端，所述CAN接口芯片的传输数据输入端连接到所述FPGA模块的总线数据输出端，所述CAN接口芯片的使能输入端连接到对应的移位寄存器的总线使能输出端，所述CAN接口芯片的待机控制端连接到对应的移位寄存器的模式控制输出端。

7.根据权利要求6所述的数据记录装置，其特征在于，所述CAN收发器还包括：数字隔离器、第一隔离芯片以及第二隔离芯片；

所述变压器的两个输出端连接到所述数字隔离器的两个输入端，所述数字隔离器的第一输出端连接到所述FPGA模块，所述数字隔离器的第二输出端接地；

所述CAN接口芯片通过所述第一隔离芯片连接到所述FPGA模块的总线数据输入端以及总线数据输出端；

所述CAN接口芯片的使能输入端通过所述第二隔离芯片连接到对应的所述移位寄存器的总线使能输出端；

所述CAN接口芯片的待机控制端通过所述第二隔离芯片连接到对应的所述移位寄存器的模式控制输出端；

对于每个所述CAN接口芯片，在所述CAN接口芯片的使能输入端与待机控制端接收到的电平信号，对应于所述CAN接口芯片的工作模式。

8.根据权利要求1所述的数据记录装置，其特征在于，所述无线通信模块包括：WIFI模块、4G模块以及5G模块；所述数据记录装置还包括：集线器；

所述核心处理模块通过所述集线器分别连接到所述WIFI模块、所述4G模块以及所述5G模块。

9.根据权利要求1所述的数据记录装置，其特征在于，所述数据记录装置还包括：分别连接于所述核心处理模块的音频模块和/或声音提示模块；

所述音频模块用于在接收到录音指令时，进行录音；

所述声音提示模块用于接收到提示指令时，发出预设的提示音。

10.一种车辆，其特征在于，包括：权利要求1至9中任一项所述的数据记录装置。

Images