CN218727796U - 模拟域功能验证电路及数模混合芯片的功能验证装置 - Google Patents

Abstract

本申请提供一种模拟域功能验证电路及数模混合芯片的功能验证装置，能够通过模拟域功能验证电路实现待验证的数模混合芯片中的至少一个模拟器件，从而通过模拟域功能验证电路中的模拟器件处理对应的模拟信号，并由数字逻辑控制电路根据模拟域功能验证电路提供的处理结果对数模混合芯片的功能进行验证，因此能够在不依赖于软件仿真的情况下更为准确地对数模混合芯片进行电路硬件层面的验证功能验证。

Description

模拟域功能验证电路及数模混合芯片的功能验证装置

技术领域

本申请涉及芯片测试技术领域，尤其涉及一种模拟域功能验证电路及数模混合芯片的功能验证装置。

背景技术

数模混合芯片是一种既能够处理数字信号、又能够处理模拟信号的集成电路(Integrated Circuit，简称：IC)。例如，数模混合芯片包括电池管理系统 (BatteryManagement System，简称：BMS)芯片等。

现有技术中，数模混合芯片的生产商、供应商等需要对数模混合芯片的功能进行验证时，通过软件仿真的方式，在软件中对数模混合芯片中的器件进行仿真，并通过软件仿真的方式器件，模拟器件执行相关的功能后得到的执行结果，从而根据执行结果对数模混合芯片进行验证。

但是，由于对数模混合芯片进行的验证只停留在软件仿真的层面，导致了验证结果与数模混合芯片的实际处理结果之间可能存在差异，不能更加完善地提前确定数模混合芯片存在的问题，给数模混合芯片的后续的实际使用带来隐患。因此，如何在不依赖于软件仿真的情况下，更为准确地对数模混合芯片进行电路硬件层面的验证，是本领域需要解决的技术问题。

实用新型内容

本申请提供一种模拟域功能验证电路及数模混合芯片的功能验证装置，用于在不依赖于软件仿真的情况下，更为准确地对数模混合芯片进行电路硬件层面的验证。

本申请第一方面提供一种模拟域功能验证电路，包括：模拟信号处理单元和FPGA接口，模拟域功能验证电路包括待验证的数模混合芯片中的至少一个模拟器件，该至少一个模拟器件可用于处理对应的模拟信号，并向数字逻辑控制电路输出处理对应的模拟信号后的处理结果。模拟域功能验证电路中至少一个模拟器件的连接关系与待验证的数模混合芯片中的该至少一个模拟器件的连接关系相同。本实施例能够更为真实地将数模混合芯片中的模拟器件结合实际的应用场景进行验证，减少了数模混合芯片的模拟验证结果与数模混合芯片的实际处理结果之间可能的差异。因此，本实施例提供的模拟域功能验证电路，能够在不依赖于软件仿真的情况下更加准确地对数模混合芯片进行电路硬件层面的验证功能验证，进而能够更加准确地提前确定数模混合芯片所存在的问题，进一步确保数模混合芯片在设计、生产时的完备性，减少数模混合芯片后续实际应用时可能出现的问题。

在本申请第一方面一实施例中，模拟信号处理单元还通过FPGA接口接收数字逻辑控制电路发送的控制信号。随后，模拟信号处理单元中的至少一个模拟器件根据控制信号处理对应的模拟信号。模拟信号处理单元还通过 FPGA接口向数字逻辑控制电路输出处理结果。本实施例提供的模拟域功能验证电路，能够根据数字逻辑控制电路向模拟信号处理单元发送控制信号，从而在不依赖于软件仿真的情况下，模拟信号处理单元可以更加准确地根据数字逻辑控制电路提供的控制信号，对数模混合芯片进行电路硬件层面的验证功能验证。

在本申请第一方面一实施例中，模拟信号处理单元包括如下的一项或多项：电压检测电路，用于检测电池的电压，输出电压检测结果；充电器检测电路，用于检测充电器的连接状态，输出充电器检测结果；负载检测电路，用于检测负载的状态，输出负载检测结果；MOS管检测电路，用于根据所述控制信号驱动所述MOS管，输出MOS管检测结果。本实施例提供的模拟域功能验证电路，能够通过模拟信号处理单元对电压检测电路、充电器检测电路、负载检测电路和MOS管检测电路等实际的模拟器件对数模混合芯片进行电路硬件层面的验证功能验证，不依赖于软件仿真，使功能验证结果具有更高的准确性和有效性。

在本申请第一方面一实施例中，电压检测电路包括：电压采样电路，包括至少2个分压电阻，至少2个分压电阻串联在电池的正极和负极之间；电压转换电路，用于接收至少2个分压电阻中，第一分压电阻一端的第一电压，并进行电压转换后，输出第二电压。本实施例中，模拟域功能验证电路中的模拟信号处理单元，可用于通过模拟电压检测电路检测电池的电压，保证电池及所在设备的安全性和可靠性。

在本申请第一方面一实施例中，电压检测电路还包括：开关电路，用于通过FPGA接口接收数字逻辑控制电路发送的分压控制信号，根据分压控制信号调整至少2个分压电阻的串联关系，改变第一电压的电压值。本实施例提供的模拟域功能验证电路中的模拟信号处理单元，可以在模拟电压检测电路检测电池的电压时，调整第一电压的电压值，具有较强的灵活性。

在本申请第一方面一实施例中，MOS管检测电路，包括：MOS管；驱动电路，用于通过FPGA接口接收数字逻辑控制电路发送的MOS管控制信号，并根据MOS管控制信号控制MOS管开通或关断；检测电路，用于检测 MOS管所在电路的电路参数，并通过FPGA接口向数字逻辑控制电路发送电路参数。本实施例中，模拟域功能验证电路中的模拟信号处理单元，可用于通过模拟MOS检测电路检测MOS管的状态，保证MOS管及所在设备的安全性和可靠性。

在本申请第一方面一实施例中，电压转换电路包括：模拟数字转换器 ADC。

本申请第二方面提供一种数模混合芯片的功能验证装置，包括如本申请第一方面任一项提供的模拟域功能验证电路，以及数字逻辑控制电路。模拟域功能验证电路包括待验证的数模混合芯片中的至少一个模拟器件，该至少一个模拟器件可用于处理对应的模拟信号，并向数字逻辑控制电路输出处理对应的模拟信号后的处理结果。数字逻辑控制电路可用于接收模拟域功能验证电路输出的处理结果，并根据该处理结果对数模混合芯片中的至少一个模拟器件进行验证。本实施例能够更为真实地将数模混合芯片中的模拟器件结合实际的应用场景进行验证，减少了数模混合芯片的模拟验证结果与数模混合芯片的实际处理结果之间可能的差异。因此，本实施例提供的数模混合芯片的功能验证装置，能够在不依赖于软件仿真的情况下更加准确地对数模混合芯片进行电路硬件层面的验证功能验证，进而能够更加准确地提前确定数模混合芯片所存在的问题，进一步确保数模混合芯片在设计、生产时的完备性，减少数模混合芯片后续实际应用时可能出现的问题。

在本申请第二方面一实施例中，数字逻辑控制电路可向模拟域功能验证电路发送控制信号，模拟域功能验证电路根据接收到的控制信号处理对应的模拟信号后，向数字逻辑控制电路输出处理结果。本实施例提供的数模混合芯片的功能验证装置，能够根据数字逻辑控制电路向模拟信号处理单元发送控制信号，从而在不依赖于软件仿真的情况下，模拟信号处理单元可以更加准确地根据数字逻辑控制电路提供的控制信号，对数模混合芯片进行电路硬件层面的验证功能验证。

在本申请第二方面一实施例中，数字逻辑控制电路包括数字IC或者至少一个数字器件。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请提供的数模混合芯片的功能验证装置的结构示意图；

图2为本申请提供的模拟域功能验证电路一实施例的结构示意图；

图3为本申请提供的模拟域功能验证电路一实施例的结构示意图；

图4为本申请提供的模拟域功能验证电路一实施例的结构示意图；

图5为本申请提供的模拟域功能验证电路一实施例的结构示意图；

图6为本申请提供的模拟域功能验证电路一实施例的结构示意图；

图7为本申请提供的模拟域功能验证电路一实施例的结构示意图；

图8为本申请提供的模拟域功能验证电路一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

数模混合芯片是一种既能够处理数字信号、又能够处理模拟信号的集成电路(Integrated Circuit，简称：IC)。例如，数模混合芯片包括电池管理系统(BatteryManagement System，简称：BMS)芯片等。

数模混合芯片被广泛应用在智能手机、平板电脑、智能耳机、智能音箱、数码相机等个人消费电子产品；电视、机顶盒、智能扫地机器人、智能门锁、智能家电等智能家居产品；路由器、交换机、基站等网络通信类产品；汽车、轨道交通、智能电网、数控机床、无人机、摄像头、仪器仪表、电动工具、储能等工业控制产品等各种产品的各种设备中。

在一种实施例中，数模混合芯片包括至少一个模拟器件，例如，放大器、比较器等，该至少一个模拟器件可用于处理相关的模拟信号。数模混合芯片还包括至少一个数字器件，例如逻辑门电路、处理器等，该至少一个数字器件可用于处理相关的数字信号。

在一些情况下，数模混合芯片的生产商、供应商等需要对数模混合芯片的功能进行验证。

现有技术中，通过软件仿真的方式，在软件中对数模混合芯片中的器件进行仿真，并通过软件仿真的方式器件，模拟器件执行相关的功能后得到的执行结果，从而根据执行结果对数模混合芯片进行验证。

但是，现有技术中对数模混合芯片进行的验证只停留在软件仿真的层面，并不能结合数模混合芯片实际的使用场景进行验证，导致了数模混合芯片的模拟验证结果与数模混合芯片的实际处理结果之间可能存在差异，不能更加完善地提前确定数模混合芯片存在的问题，给数模混合芯片的后续的实际使用带来隐患。

因此，如何在不依赖于软件仿真的情况下，更为准确地对数模混合芯片进行电路硬件层面的验证，是本领域需要解决的技术问题。下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图1为本申请提供的数模混合芯片的功能验证装置的结构示意图。如图 1所示的数模混合芯片的功能验证装置可用于实现对数模混合芯片进行验证的功能。

数模混合芯片的功能验证装置包括：数字逻辑控制电路2和模拟域功能验证电路1。

模拟域功能验证电路1包括待验证的数模混合芯片中的至少一个模拟器件，该至少一个模拟器件可用于处理对应的模拟信号，并向数字逻辑控制电路2输出处理对应的模拟信号后的处理结果。模拟域功能验证电路1中至少一个模拟器件的连接关系与待验证的数模混合芯片中的该至少一个模拟器件的连接关系相同。

在一种实施例中，数字逻辑控制电路2可用于接收模拟域功能验证电路 1输出的处理结果，并根据该处理结果对数模混合芯片中的至少一个模拟器件进行验证。

在一种实施例中，如图1所示的数模混合芯片的功能验证装置可以是一个测试平台。

在一种实施例中，如图1所示的模拟域功能验证电路1可以包括待测试的数模混合芯片中的部分或者全部模拟器件。其中，当模拟域功能验证电路 1包括数模混合芯片中的部分模拟器件，则模拟域功能验证电路1可用于对数模混合芯片中这部分模拟器件对应的模拟信号进行处理。当模拟域功能验证电路1包括数模混合芯片中的全部模拟器件，则模拟域功能验证电路1可用于对数模混合芯片整体所能够处理的模拟信号进行处理。

在一种实施例中，数字逻辑控制电路2可用于处理数字信号。例如，数字逻辑控制电路2可以是数字集成电路(Integrated Circuit，简称：IC)，或者数字逻辑控制电路2可以包括至少一个数字器件等。

在一种实施例中，模拟域功能验证电路1中的至少一个模拟器件可以直接处理对应的模拟信号后，向数字逻辑控制电路2输出处理结果。或者，在一种实施例中，数字逻辑控制电路2可向模拟域功能验证电路1发送控制信号，模拟域功能验证电路1根据接收到的控制信号处理对应的模拟信号后，向数字逻辑控制电路2输出处理结果。

在一种实施例中，待验证的数模混合芯片可以是BMS芯片。

综上，本实施例提供的数模混合芯片的功能验证装置，能够通过模拟域功能验证电路1实现待验证的数模混合芯片中的至少一个模拟器件，从而通过模拟域功能验证电路1中的模拟器件处理对应的模拟信号，并由数字逻辑控制电路2根据模拟域功能验证电路1提供的处理结果对数模混合芯片的功能进行验证。

本实施例能够更为真实地将数模混合芯片中的模拟器件结合实际的应用场景进行验证，减少了数模混合芯片的模拟验证结果与数模混合芯片的实际处理结果之间可能的差异。因此，本实施例提供的数模混合芯片的功能验证装置，能够在不依赖于软件仿真的情况下更加准确地对数模混合芯片进行电路硬件层面的验证功能验证，进而能够更加准确地提前确定数模混合芯片所存在的问题，进一步确保数模混合芯片在设计、生产时的完备性，减少数模混合芯片后续实际应用时可能出现的问题。

图2为本申请提供的模拟域功能验证电路一实施例的结构示意图，如图 2示出了图1中模拟域功能验证电路1的一种具体的实现方式。其中，模拟域功能验证电路1包括：模拟信号处理单元11和现场可编程逻辑门阵列(Field Programmable Gate Array，简称：FPGA)接口12。

在一种实施例中，数模混合芯片的功能验证装置中，数字逻辑控制电路 2和模拟域功能验证电路1之间通过FPGA连接，并基于FPGA通信。则模拟域功能验证电路1中的模拟信号处理单元11可以通过FPGA接口12与数字逻辑控制电路2连接。

在一种实施例中，模拟信号处理单元11包括至少一个模拟器件。至少一个模拟器件可以是待验证的数模混合芯片中的模拟器件。

在一种实施例中，模拟信号处理单元11中的至少一个模拟器件可用于处理数模混合芯片中的该至少一个模拟器件对应的模拟信号。模拟信号处理单元11还通过FPGA接口12向数字逻辑控制电路2输出处理结果。

在另一种实施例中，模拟信号处理单元11还通过FPGA接口12接收数字逻辑控制电路2发送的控制信号。随后，模拟信号处理单元11中的至少一个模拟器件根据控制信号处理对应的模拟信号。模拟信号处理单元11还通过 FPGA接口12向数字逻辑控制电路2输出处理结果。

图3为本申请提供的模拟域功能验证电路一实施例的结构示意图。如图 3示出了图2中模拟信号处理单元11的一种具体实现方式。如图3所示，本实施例提供的模拟信号处理单元11包括如下的一项或多项：电压检测电路 111、充电器检测电路112、负载检测电路113和MOS驱动电路114。

其中，电压检测电路111用于检测电池的电压，并通过FPGA接口12向数字逻辑控制电路2输出电压检测结果。通过模拟电压检测电路111检测电池的电压，保证电池及所在设备的安全性和可靠性。

充电器检测电路112用于检测充电器的状态，并通过FPGA接口12向数字逻辑控制电路2输出充电器检测结果。充电器的状态包括充电器是否连接电池等。通过模拟充电器检测电路112检测充电器的状态，保证充电器及所在设备的安全性和可靠性。

负载检测电路113用于检测负载的状态，并通过FPGA接口12向数字逻辑控制电路2输出负载检测结果。负载的状态包括负载是否连接电池等。通过模拟负载检测电路113检测负载的状态，保证负载及所在设备的安全性和可靠性。

MOS检测电路114用于通过FPGA接口12接收数字逻辑控制电路2发送的控制信号，并根据控制信号驱动MOS管导通或关断，还通过FPGA接口12接收数字逻辑控制电路2输出MOS管检测结果。通过模拟MOS检测电路114检测MOS管的状态，保证MOS管及所在设备的安全性和可靠性。

图4为本申请提供的模拟域功能验证电路一实施例的结构示意图。如图 4示出了图3中电压检测电路111的一种具体实现方式。如图4所示的电压检测电路111包括：电压采样电路1111和电压转换电路1112。

在一种实施例中，电压采样电路1111包括至少一个2个分压电阻，该至少两个分压电阻串联在待检测的电池的正极BAT+和负极BAT-之间。

示例性地，如图4所示的电压采样电路1111包括：第一分压电阻R1和第二分压电阻R2。其中，第一分压电阻R1的第一端连接电池的正极BAT+，第一分压电阻R1的第二端连接第二分压电阻R2的第一端和电压转换电路 1112，第二分压电阻R2的第二端连接电池的负极BAT-并连接参考地。

在一种实施例中，电压转换电路1112可以是模拟数字转换器 (Analog-to-Digital Converter，简称：ADC)。

其中，电池两侧的电压在第一分压电阻R1和第二分压电阻R2之间分压得到第一电压V1。ADC可用于接收第一分压电阻R1和第二分压电阻R2之间的第一电压V1后，对模拟信号形式的第一电压V1进行转换，得到数字信号形式的第二电压V2。随后，ADC向FPGA接口12提供第二电压V2，FPGA 接口接收到第二电压V2后，向数字逻辑控制电路2提供第二电压V2。

图5为本申请提供的模拟域功能验证电路一实施例的结构示意图。如图 5所示的电压检测电路111在如图4所示的基础上，还包括：开关电路1113。其中，开关电路1113用于通过FPGA接口12接收数字逻辑控制电路2发送的分压控制信号，并根据分压控制信号调整电压检测电路111中分压电阻的串联关系，从而改变第一电压V1的电压值。则当第一电压V1的电压值改变后，经过ADC得到的第二电压V2的电压值也改变，从而实现了电压检测电路111不同感测电阻的切换控制功能。

示例性地，在如图5所示的电压采样电路1111中，第一分压电阻R1的第二端连接开关电路1113的第一端a，第二分压电阻R2的第一端连接开关电路1113的第二端b，第三分压电阻R3的第一端连接开关电路1113的第三端c。则开关电路1113接收到第一分压控制信号时，控制其第一端a和第二端b导通，使第一分压电阻R1和第二分压电阻R2串联，由第一分压电阻 R1和第二分压电阻R2为ADC提供第一电压V1。而当开关电路1113接收到第二分压控制信号时，控制其第一端a和第三端c导通，使第一分压电阻R1 和第三分压电阻R3串联，由第一分压电阻R1和第二分压电阻R3为ADC提供第一电压V1。当第二分压电阻R2和第三分压电阻R3的电阻值不同时，电压采样电路1111向ADC提供的第一电压V1的电压值不同。

在一种实施例中，本申请还提供一种BMS芯片的功能验证电路，包括模拟域功能验证电路(1)和数字逻辑控制电路(2)。其中，BMS芯片的功能验证电路可用于对BMS芯片进行验证。

在一种实施例中，模拟域功能验证电路1包括BMS芯片中的至少一个模拟器件，该至少一个模拟器件可用于处理对应的模拟信号，并向数字逻辑控制电路2输出处理对应的模拟信号后的处理结果。模拟域功能验证电路1中至少一个模拟器件的连接关系与BMS芯片中的该至少一个模拟器件的连接关系相同。

在一种实施例中，数字逻辑控制电路2可用于接收模拟域功能验证电路 1输出的处理结果，并根据该处理结果对数模混合芯片中的至少一个模拟器件进行验证。

其中，由于BMS芯片需要与充电器或者负载配合工作，在现有技术中对 BMS芯片进行验证时，通常使用仿真软件仿真充电器或负载对BMS芯片输入触发信号，根据BMS芯片的输出的信号检测BMS芯片是否异常。但是，现有技术中仿真设备无法准确模拟出充电器或负载实际使用过程中的电压或者电流的变化情况，使得通过仿真软件无法更为准确地验证BMS芯片是否正常。而本申请实施例提供的BMS芯片的功能验证电路，能够通过模拟域功能验证电路1实现BMS芯片中的至少一个模拟器件，从而通过模拟域功能验证电路1中的模拟器件处理对应的模拟信号，并由数字逻辑控制电路2根据模拟域功能验证电路1提供的处理结果对BMS芯片的功能进行验证。因此，本实施例能够更为真实地将BMS芯片中的模拟器件结合实际的应用场景进行验证，减少了BMS芯片的模拟验证结果与BMS芯片的实际处理结果之间可能的差异。因此，本实施例提供的BMS芯片的功能验证电路，能够在不依赖于软件仿真的情况下更加准确地对BMS芯片进行电路硬件层面的验证功能验证，进而能够更加准确地提前确定BMS芯片所存在的问题，进一步确保 BMS芯片在设计、生产时的完备性，减少BMS芯片后续实际应用时可能出现的问题。

图6为本申请提供的模拟域功能验证电路一实施例的结构示意图。如图 6示出了图3中充电器检测电路112的一种具体实现方式。如图6所示的充电器检测电路112包括：第一比较器c、第二比较器d、检测电阻R41、充电控制开关MCHG、放电控制开关MDHG、第三比较器a、第四比较器b、隔离电路、第一电阻R11、第二电阻R12和第三电阻R31。

其中，充电器检测电路112中的模拟器件的连接关系为：检测电阻R41 的第一端连接充电器接口的负极PACK-，检测电阻R41的第二端连接第一比较器c的第一输入端-和第二比较器d的第一输入端-。第一比较器c的第二输入端+用于接收第一比较信号VDD，第二比较器d的第二输入端+用于接收第二比较信号VDD-2.5V。第一比较器c的输出端和第二比较器d的输出端分别连接FPGA接口12。

第一电阻R11的第一端连接充电器接口的负极PACK-和充电开关MCHG 的第一端，第一电阻R11的第二端连接充电控制开关MCHG的控制端和隔离电路的第一端，隔离电路的第二端连接比较器a的输入端，比较器a的输出端连接FPGA接口12。充电控制开关MCHG的第二端连接放电控制开关 MDHG的第一端，放电控制开关MDHG的第二端通过第三电阻R31连接参考地，放电控制开关MDHG的控制端通过第二电阻R21连接第四比较器b 的输入端，第四比较器b的输出端连接FPGA接口12。

如图6所示的充电器检测电路112可用于通过充电器接口的负极PACK- 确定充电器是否与电池连接等充电器的状态。其中，充电器检测电路112中的器件可以是BMS芯片中的一个电池保护芯片中的器件。在BMS芯片中可以包括多个电池保护芯片，每个电池保护芯片包括一个接地端GND、一个电源端VDD、一个充电器检测端口CHSE。充电器检测端口CHSE可以通过如图6中所示的检测电阻R41连接充电器接口的负极PACK-。检测电阻R41的阻值范围可以是1Meg～10Meg。

具体地，检测电阻R41第二端的电压信号CHSE可以通过检测充电器接口负极PACK-的电压，来判断充电器与电池的连接状况。例如，当检测电阻 R41第二端的电压信号CHSE的电压值小于正极端VDD到接地端GND的电阻分压的电压值时，第一比较器c的输出信号VCHG_DET为高电平。则高电平形式的输出信号VCHG_DET经过FPGA接口12发送到数字逻辑控制电路2后，数字逻辑控制电路2即可根据该高电平形式的输出信号VCHG_DET 确定检测到充电器连接。

在一种实施例中，第一比较器c可以是充电器检测比较器，具体可以由一迟滞比较器构成，其反向输入端-连接检测电阻R41第二端，非反向输入端 +连接正极端VDD到接地端GND的电阻分压接口，用于接收第一比较信号VDD。

在一种实施例中，第二比较器d可以是过压迟滞控制比较器，其反向输入端-连接检测电阻R41第二端，非反向输入端+连接一基准电压的第二比较信号，该基准电压为正极端VDD电压-2.5V。当充电器检测端口CHSE的电压小于基准电压VDD-2.5V时，过压迟滞控制比较器的输出信号VOC_HYS 为高电平，表示过压迟滞控制信号有效，使能过压比较器的迟滞功能。

在一种实施例中，BMS芯片中的充电器检测比较器和过压迟滞控制比较器这两个比较器的使能信号由各个电池保护芯片的主从片选信号端MS接入。当主从片选信号为高电平，表示是主芯片，则使能充电器检测比较器；当主从片选信号为低电平，表示是级联芯片，则使能过压迟滞控制比较器。

在一种实施例中，第四比较器b可用于对其输入端的信号DSGD的电压值进行判断，若输入端的信号DSGD的电压值低于预设的电压值，则经过 FPGA接口12向数字逻辑控制电路2发送指示信号，数字逻辑控制电路2即可根据指示信号确定充电器接口PACK-与充电器断开。

在一种实施例中，第三比较器可用于对其输入端的信号CHGD的电压值进行判断，并根据当前的电压值经过FPGA接口12向数字逻辑控制电路2发送指示信号，数字逻辑控制电路2即可根据当前接收到的指示信号确定充电器的状态等信息。

示例性地，当信号CHGD的电压值小于-0.25V时，则对应于充电器为连接的状态、且处于“SLEEP”(睡眠)状态；当信号CHGD的电压值的小于 -0.05V时，则对应于充电器为断开的状态。当信号CHGD的电压值的最小值为1V时，则对应于充电器为连接的状态、且处于“Powerdown”(低功耗) 状态等。

图7为本申请提供的模拟域功能验证电路一实施例的结构示意图。如图 7示出了图3中负载检测电路113的一种具体实现方式。如图7所示的负载检测电路113包括：第一开关Q1、第二开关Q2、第三开关Q3、第四开关 Q4、电流采样电阻R51、限流电阻R61、光耦J1、第四电阻R71和第五电阻 R81。

其中，电流采样电阻R51的第一端连接电池的负极BAT-，电流采样电阻R51的第二端连接限流电阻R61的第一端和第一开关Q1的第一端，第一开关Q1的第二端连接第二开关Q2的第一端，第二开关Q2的第二端连接负载的负极PACK-，限流电阻R61的第二端连接第三开关Q3的第一端，第三开关Q3的第二端连接第四开关Q4的第一端，第四开关Q4的第二端连接负载的负极PACK-。光耦的正极输入端连接负载的负极PACK-和第四电阻R71 的第一端，光耦的负极输入端连接负载的正极PACK+。第四电阻R71的第二端连接第五电阻R81的第一端，第五电阻R81的第二端连接参考地。

更为具体地，第一开关Q1和第二开关Q2组成主充放电电路，第三开关 Q3和第四开关Q4组成预充电放电电路。限流电阻R61与电流采样电阻R51 之间的A点用于向FPGA接口12提供第一负载电压检测结果V11。限流电阻R61和第三开关Q3之间的B点用于向FPGA接口12提供第二负载电压检测结果V21。第四电阻R71和第五电阻R81之间的C点用于向FPGA接口12提供第三负载电压检测结果V31。FPGA接口12向数字逻辑控制电路2发送第一负载电压检测结果V11、第二负载电压检测结果V21和第三负载电压检测结果V31，使数字逻辑控制电路2根据第一负载电压检测结果V11、第二负载电压检测结果V21和第三负载电压检测结果V31确定负载的状态。

示例性地，当有负载接入时，因为存在预充放电电路，因此有电流流过限流电阻R61，第二负载电压检测结果V21为正电压，数字逻辑控制电路2 根据正电压形式的第二负载电压检测结果V21确定有负载接入。当短路事件发生或者接入了大容性负载，电流采样电阻R51上电压超过保护阈值，此时数字逻辑控制电路2还可以根据第三负载电压检测结果V31计算出负载的负极PACK-的电压，并根据第三负载电压检测结果V31确定短路事件发生或者接入了大容性负载。

图8为本申请提供的模拟域功能验证电路一实施例的结构示意图。如图 8示出了图3中MOS检测电路114的一种具体实现方式。如图8所示的MOS 检测电路114包括：MOS管1141、MOS管的驱动电路1142和检测电路1143。其中，驱动电路1142和检测电路1143分别连接MOS管1141，驱动电路1142 和检测电路1143还分别FPGA接口12。

在一种实施例中，数字逻辑控制电路2可用于通过FPGA接口12向驱动电路1142发送MOS管控制信号，驱动电路1142可用于通过FPGA接口12 接收数字逻辑控制电路2发送的MOS管控制信号。随后，驱动电路1142根据MOS管控制信号控制MOS管1141开通或关断。检测电路1143用于检测 MOS管1141所在电路的电路参数，例如，电路参数包括MOS管两侧的电压等。检测电路1143还用于将检测得到的电路参数通过FGPA接口12发送至数字逻辑控制电路2。使得数字逻辑控制电路2根据电路参数对MOS管及其所在电路进行验证。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种模拟域功能验证电路(1)，其特征在于，包括：

模拟信号处理单元(11)和现场可编程逻辑门阵列FPGA接口(12)；所述模拟信号处理单元(11)通过所述FPGA接口(12)连接数字逻辑控制电路(2)；

所述模拟信号处理单元(11)包括数模混合芯片的至少一个模拟器件；所述至少一个模拟器件用于处理对应的模拟信号，通过所述FPGA接口(12)向所述数字逻辑控制电路(2)输出处理结果。

2.根据权利要求1所述的模拟域功能验证电路(1)，其特征在于，

所述模拟信号处理单元(11)还用于，通过所述FPGA接口(12)接收所述数字逻辑控制电路(2)发送的控制信号，根据所述控制信号处理所述至少一个模拟器件对应的模拟信号。

3.根据权利要求2所述的模拟域功能验证电路(1)，其特征在于，所述模拟信号处理单元(11)包括如下的一项或多项：

电压检测电路(111)，用于检测电池的电压，输出电压检测结果；

充电器检测电路(112)，用于检测充电器的连接状态，输出充电器检测结果；

负载检测电路(113)，用于检测负载的状态，输出负载检测结果；

MOS管检测电路(114)，用于根据所述控制信号驱动所述MOS管，输出MOS管检测结果。

4.根据权利要求3所述的模拟域功能验证电路(1)，其特征在于，所述电压检测电路(111)包括：

电压采样电路(1111)，包括至少2个分压电阻，所述至少2个分压电阻串联在所述电池的正极和负极之间；

电压转换电路(1112)，用于接收所述至少2个分压电阻中，第一分压电阻一端的第一电压，并进行电压转换后，输出第二电压。

5.根据权利要求4所述的模拟域功能验证电路(1)，其特征在于，所述电压检测电路(111)还包括：

开关电路，用于通过所述FPGA接口(12)接收所述数字逻辑控制电路(2)发送的分压控制信号，根据所述分压控制信号调整所述至少2个分压电阻的串联关系，改变所述第一电压的电压值。

6.根据权利要求3所述的模拟域功能验证电路(1)，其特征在于，所述MOS管检测电路(114)，包括：

MOS管(1141)；

驱动电路(1142)，用于通过所述FPGA接口(12)接收所述数字逻辑控制电路(2)发送的MOS管控制信号，并根据所述MOS管控制信号控制所述MOS管(1141)开通或关断；

检测电路(1143)，用于检测所述MOS管(1141)所在电路的电路参数，并通过所述FPGA接口(12)向所述数字逻辑控制电路(2)发送所述电路参数。

7.根据权利要求4所述的模拟域功能验证电路(1)，其特征在于，所述电压转换电路(1112)包括：模拟数字转换器ADC。

8.一种数模混合芯片的功能验证装置，其特征在于，包括：

如权利要求1-7任一项所述的模拟域功能验证电路(1)，所述模拟域功能验证电路(1)包括所述数模混合芯片中的至少一个模拟器件；

数字逻辑控制电路(2)，用于接收所述模拟域功能验证电路(1)输出的处理结果，根据所述处理结果对所述数模混合芯片的功能进行验证。

9.根据权利要求8所述的数模混合芯片的功能验证装置，其特征在于，

所述数字逻辑控制电路(2)还用于向所述模拟域功能验证电路(1)发送控制信号。

10.根据权利要求8或9所述的数模混合芯片的功能验证装置，其特征在于，所述数字逻辑控制电路(2)包括：数字集成电路IC或者至少一个数字器件。

Images