CN218634392U - 电子设备及其电路板 - Google Patents
电子设备及其电路板 Download PDFInfo
- Publication number
- CN218634392U CN218634392U CN202222651482.XU CN202222651482U CN218634392U CN 218634392 U CN218634392 U CN 218634392U CN 202222651482 U CN202222651482 U CN 202222651482U CN 218634392 U CN218634392 U CN 218634392U
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit board
- impedance
- piece
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本实用新型公开了一种电子设备及其电路板,电路板包括:第一基材层、至少一个绝缘层、至少一个阻抗件、至少一个屏蔽层。绝缘层设于第一基材层的至少一侧,阻抗件设于绝缘层和第一基材层之间,屏蔽层设于绝缘层和第一基材层之间,屏蔽层围设在阻抗件的外周侧且与阻抗件彼此间隔开。根据本实用新型的电路板,将屏蔽层和阻抗件设于第一基材层和绝缘层之间,且阻抗件位于两个屏蔽层之间,可以在多方位形成对阻抗件的保护,增加电路板结构的紧凑性,从而减小电路板的体积,提高电路板的空间利用率,便于实现电路板的小型化和集成化设计,同时,可以使电路板对电流的阻抗能力更好,避免电路板中信号传递的失真和反射,提高电路板的良品率。
Description
技术领域
本实用新型涉及电路板技术领域,尤其是涉及一种电子设备及其电路板。
背景技术
随着电子产品不断迭代更新,电路板也不断朝着小型化、高密化、高速化发展,对于电路板产品的信号要求也日益严格。在通讯电子产品中对阻抗要求也愈发严苛,阻抗直接影响了信号传输的质量,同时随着新能源的高速发展,越来越多的场景需要使用到耐高压、体积较小的电路板产品。一般的电路板在于中间层走阻抗件,阻抗件厚度方向上的两层作为屏蔽层,体积较大且结构相对复杂,需要单独设计屏蔽层,层压次数多,能承受的压力有限。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。为此,本实用新型的一个目的在于提出一种电路板,以使电路板的结构更加紧凑,增加电路板的耐高压能力。
本实用新型的另一个目的在于提出一种电子设备,包括上述实施例中的电路板。
根据本实用新型第一方面实施例的电路板,包括:第一基材层、至少一个绝缘层、至少一个阻抗件、至少一个屏蔽层,所述绝缘层设于所述第一基材层的至少一侧,所述阻抗件设于所述绝缘层和所述第一基材层之间,所述屏蔽层设于所述绝缘层和所述第一基材层之间,所述屏蔽层围设在所述阻抗件的外周侧且与所述阻抗件彼此间隔开。
根据本实用新型的电路板,将屏蔽层和阻抗件设于第一基材层和绝缘层之间,且阻抗件位于两个屏蔽层之间,可以在多方位形成对阻抗件的保护,增加电路板结构的紧凑性,从而减小电路板的体积,提高电路板的空间利用率,便于实现电路板的小型化和集成化设计,同时,可以使电路板对电流的阻抗能力更好,避免电路板中信号传递的失真和反射,提高电路板的良品率。
在一些实施例中,所述阻抗件包括:本体、导电层,所述导电层设在所述本体的表面上,所述导电层的重量为G,所述G满足:G≥3oz。
在一些实施例中,所述导电层涂覆或电镀于所述阻抗件的表面。
在一些实施例中,所述的电路板还包括:填充件,所述填充件设在所述绝缘层和所述第一基材层之间,所述填充件填充在所述屏蔽层和所述阻抗件之间。
在一些实施例中,所述填充件进一步填充在所述屏蔽层的外周侧。
在一些实施例中,所述填充件为纯胶件。
在一些实施例中,所述第一基材层为聚丙烯层,所述绝缘层为聚酰亚胺层。
在一些实施例中,所述绝缘层为两个,两个所述绝缘层分别为第一绝缘层和第二绝缘层,所述第一绝缘层和所述第二绝缘层分别设在所述第一基材层的两侧;所述阻抗件为两个,两个所述阻抗件分别为第一阻抗件和第二阻抗件,所述第一阻抗件设在所述第一绝缘层和所述第一基材层之间,所述第二阻抗件分别设在所述第二绝缘层和所述第一基材层之间;所述屏蔽层为两个,两个所述屏蔽层分别为第一屏蔽层和第二屏蔽层,所述第一屏蔽层设于所述第一绝缘层和所述第一基材层之间,所述第一屏蔽层围设在所述第一阻抗件的外周侧且与所述第一阻抗件彼此间隔开,所述第二屏蔽层设于所述第二绝缘层和所述第一基材层之间,所述第二屏蔽层围设在所述第二阻抗件的外周侧且与所述第二阻抗件彼此间隔开。
在一些实施例中,所述电路板的厚度为t,其中,所述t满足:0.1mm≤t≤0.5mm。
根据本实用新型第二方面实施例的电子设备,包括上述实施例中任一项所述的电路板。
本实用新型的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本实用新型实施例的电路板的剖面示意图。
图2是现有技术的剖面示意图。
附图标记:
电路板100;
第一基材层10;
第一绝缘层21;第二绝缘层22;
第一阻抗件31;第二阻抗件32;
第一屏蔽层41;第二屏蔽层42;
填充件50;第二基材层60;
第一方向A;第二方向B。
具体实施方式
下面详细描述本实用新型的实施例,参考附图描述的实施例是示例性的,下面参考图1描述根据本实用新型实施例的电路板,电路板包括:第一基材层10、至少一个绝缘层、至少一个阻抗件、至少一个屏蔽层。这里以绝缘层和屏蔽层均设置两层为例进行说明。图示的上下方向为第一方向A,图示的左右方向为第二方向B。
具体而言,如图1所示,绝缘层设于第一基材层10的至少一侧,阻抗件设于绝缘层和第一基材层10之间,屏蔽层设于绝缘层和第一基材层10之间,屏蔽层围设在阻抗件的外周侧且与阻抗件彼此间隔开。
例如,绝缘层的数量可以为两个,屏蔽层的数量可以为两个,当然,电路板可以包括两个及两个以上的阻抗件、屏蔽层和绝缘层。这里以绝缘层和屏蔽层的数量均为两个,第一基材层10和阻抗件的数量均为一个为例描述其在电路板中的位置。绝缘层在第一方向A设于第一基材层10的两侧,屏蔽层在第二方向B设于阻抗件的两侧,且阻抗件与屏蔽层间隔设置,屏蔽层至少在第一方向A和第二方向B以及垂直第一方向A和第二方向B的第三方向包围阻抗件,避免阻抗件在第一方向A、第二方向B或者与第一方向A、第二方向B垂直的第三方向上受到环境的干扰。阻抗件沿第一方向A设于绝缘层和第一基材层10之间,且沿第二方向B位于相邻的两个屏蔽层之间。
而现有技术中,如图2所示,基材层、屏蔽层、绝缘层以及阻抗件依次沿第一方向叠置,且阻抗件沿第一方向上的两侧的结构呈对称分布,相邻的阻抗件之间沿第二方向间隔设置,增加第二方向上电路板的尺寸,造成电路板的结构体积的增加,占用过多的电路板上的空间利用率,不利于提高电路板的性能和小型化设计。也即现有技术中相邻的两个阻抗件沿第二方向间隔设置,本案中相邻的两个阻抗件沿第一方向A间隔设置。
根据本实用新型实施例的电路板,将屏蔽层和阻抗件设于第一基材层10和绝缘层之间,且阻抗件位于两个屏蔽层之间,可以在多方位形成对阻抗件的保护,增加电路板结构的紧凑性,从而减小电路板的体积,提高电路板的空间利用率,便于实现电路板的小型化和集成化设计,同时,可以使电路板对电流的阻抗能力更好,避免电路板中信号传递的失真和反射,提高电路板的良品率。
在一些实施例中,阻抗件包括:本体、导电层,导电层设在本体的表面上,导电层的重量为G,G满足:G≥3oz。例如,G=3oz,即每平方英尺的电路板上设有超过3oz(盎司)铜材料的电路板,这里导电层可以为铜导电层,导电层设于本体的表面,可以换算做导电层的厚度,以使阻抗件具有一定厚度的导电层,可以增加阻抗件的过流能力,以使电路板可以承载更高的电流负荷。1盎司(约28.35克)的铜经压平后可以覆盖1平方英尺(0.093平方米)的表面积,其产生的厚度为1.37密耳或0.00348毫米。由此,通过限定导电层的重量,可以经换算得到导电层的厚度,以保证阻抗件的导电能力,避免导电层的重量较小转化成导电层的厚度较小,无法保证阻抗件的导电能力。
可选地,导电层涂覆或电镀于阻抗件的表面。由此,通过涂覆或者电镀的工艺设置导电层,增加阻抗件的成件速率,以使阻抗件的过流能力更加稳定,以使电路板具有良好的可靠性。
在一些实施例中,参照图1,电路板还包括:填充件50,填充件50设在绝缘层和第一基材层10之间,并且填充件50可以通过填充的方式填充在屏蔽层和阻抗件之间。由此,在绝缘层和第一基材层10之间以及屏蔽层与阻抗件之间填充填充件50,可以便于绝缘层、屏蔽层以及第一基材层10之间的连接,增加电路板结构的紧凑性和可靠性,降低电路板各元件之间的表面张力以及具有良好的乳化稳定作用。
进一步地,填充件50填充在屏蔽层的外周侧。也即屏蔽层沿第二方向B远离阻抗件的一侧填充有填充件50,两个绝缘件之间沿第三方向的两端也可以分别填充有填充件50。由此,填充件50填充在屏蔽层的外周侧,可以形成对屏蔽层的保护,以及形成对电路板的周侧的密封,增加绝缘层和第一基材层10之间的连接。
在一些实施例中,填充件50为纯胶件。纯胶一般指不含填料的胶料,可以有效降低表面张力和界面张力对绝缘件和屏蔽层的影响,且具有良好的粘接性。由此,填充件50为纯胶件可以增加电路板结构内部之间的粘接性,以使电路板具有可靠的结构,提高电路板的稳定性,保证电路板的性能,降低电路板的体积。
在一些实施例中,第一基材层10为聚丙烯层,绝缘层为聚酰亚胺层。由此,可以使第一基材层10具有更高的硬度和熔点,以及良好的抗冲击能力和成型性,有效避免第一基材层10由于环境应力导致开裂的问题存在,同时,绝缘层具有较高的绝缘性能,可以增加电路板耐高压的能力,以使电路板的结构强度更高,使层压后的电路板更加纤薄。
在一些实施例中,如图1所示,两个绝缘层分别为第一绝缘层21和第二绝缘层22,第一绝缘层21和第二绝缘层22分别设在第一基材层10沿第一方向A的两侧,也即第一基材层10厚度方向上的两侧;两个阻抗件分别为第一阻抗件31和第二阻抗件32,第一阻抗件31设在第一绝缘层21和第一基材层10之间,第二阻抗件32分别设在第二绝缘层22和第一基材层10之间,且关于第一基材层10对称分布;两个屏蔽层分别为第一屏蔽层41和第二屏蔽层42,第一屏蔽层41设于第一绝缘层21和第一基材层10之间,第一屏蔽层41围设在第一阻抗件31的外周侧且与第一阻抗件31彼此间隔开,第二屏蔽层42设于第二绝缘层22和第一基材层10之间,第二屏蔽层42围设在第二阻抗件32的外周侧且与第二阻抗件32彼此间隔开。第一屏蔽层41、第一绝缘层21以及第一基材层10可以限定出容纳第一阻抗件31的封闭空间,第二屏蔽层42、第二绝缘层22和第二基材层60可以限定出容纳第二阻抗件32的封闭空间,避免阻抗件受外部环境的影响。
由此,两个绝缘层、两个屏蔽层以及第一基材层10将两个阻抗件分别包围形成对阻抗件的保护,避免阻抗件受到环境的影响,可以有效增加电路板内空间的利用率,以使阻抗件具有良好的性能,保证电路板内信号传输的质量。
在一些实施例中,电路板沿第一方向A的厚度为t,其中,t满足:0.1mm≤t≤0.5mm。例如,t=0.3mm。由此,通过限定电路板的厚度,以实现电路板的轻薄化和小型化设计,增加电路板使用的场合。
根据本实用新型第二方面实施例的电子设备,包括上述实施例中任一项的电路板。
结合图1-图2,相对于现有技术中在阻抗件第一方向的两侧分别依次设置基材层层、屏蔽层和基材层以形成对电路板内中间阻抗件的保护,基材层为聚丙烯层。本案中在具有绝缘作用的第一基材层10的第一方向A的两侧依次设置屏蔽层和聚丙烯层,且屏蔽层和阻抗件位于同一层,并结合第一基材层10和绝缘层形成对阻抗件的保护,将其密封在电路板内,减少电路板制作时的层压的次数,提高效率。
根据本实用新型实施例的电子设备,电路板具有较高的紧凑性和可靠性,且由于在第一方向A搭配层压有聚酰亚胺层,以使电路板具有较好的绝缘性能,从而可以使阻抗件通过的载荷能力增强,能够承受更高的电压,保证电子设备使用的安全性,且有利于电子设备的小型化和集成化设计,提高电子设备内部的空间利用率。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型的描述中,“第一特征”、“第二特征”可以包括一个或者更多个该特征。在本实用新型的描述中,“多个”的含义是两个或两个以上。在本实用新型的描述中,第一特征在第二特征“之上”或“之下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。在本实用新型的描述中,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本实用新型的实施例,本领域的普通技术人员可以理解:在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由权利要求及其等同物限定。
Claims (10)
1.一种电路板,其特征在于,包括:
第一基材层;
至少一个绝缘层,所述绝缘层设于所述第一基材层的至少一侧;
至少一个阻抗件,所述阻抗件设于所述绝缘层和所述第一基材层之间;
至少一个屏蔽层,所述屏蔽层设于所述绝缘层和所述第一基材层之间,所述屏蔽层围设在所述阻抗件的外周侧且与所述阻抗件彼此间隔开。
2.根据权利要求1所述的电路板,其特征在于,所述阻抗件包括:
本体;
导电层,所述导电层设在所述本体的表面上,所述导电层的重量为G,所述G满足:G≥3oz。
3.根据权利要求2所述的电路板,其特征在于,所述导电层涂覆或电镀于所述阻抗件的表面。
4.根据权利要求1所述的电路板,其特征在于,还包括:
填充件,所述填充件设在所述绝缘层和所述第一基材层之间,所述填充件填充在所述屏蔽层和所述阻抗件之间。
5.根据权利要求4所述的电路板,其特征在于,所述填充件进一步填充在所述屏蔽层的外周侧。
6.根据权利要求4所述的电路板,其特征在于,所述填充件为纯胶件。
7.根据权利要求1所述的电路板,其特征在于,所述第一基材层为聚丙烯层,所述绝缘层为聚酰亚胺层。
8.根据权利要求1所述的电路板,其特征在于,所述绝缘层为两个,两个所述绝缘层分别为第一绝缘层和第二绝缘层,所述第一绝缘层和所述第二绝缘层分别设在所述第一基材层的两侧;
所述阻抗件为两个,两个所述阻抗件分别为第一阻抗件和第二阻抗件,所述第一阻抗件设在所述第一绝缘层和所述第一基材层之间,所述第二阻抗件分别设在所述第二绝缘层和所述第一基材层之间;
所述屏蔽层为两个,两个所述屏蔽层分别为第一屏蔽层和第二屏蔽层,所述第一屏蔽层设于所述第一绝缘层和所述第一基材层之间,所述第一屏蔽层围设在所述第一阻抗件的外周侧且与所述第一阻抗件彼此间隔开,所述第二屏蔽层设于所述第二绝缘层和所述第一基材层之间,所述第二屏蔽层围设在所述第二阻抗件的外周侧且与所述第二阻抗件彼此间隔开。
9.根据权利要求1-8中任一项所述的电路板,其特征在于,所述电路板的厚度为t,其中,所述t满足:0.1mm≤t≤0.5mm。
10.一种电子设备,其特征在于,包括根据权利要求1-9中任一项所述的电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222651482.XU CN218634392U (zh) | 2022-10-08 | 2022-10-08 | 电子设备及其电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222651482.XU CN218634392U (zh) | 2022-10-08 | 2022-10-08 | 电子设备及其电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218634392U true CN218634392U (zh) | 2023-03-14 |
Family
ID=85469170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222651482.XU Active CN218634392U (zh) | 2022-10-08 | 2022-10-08 | 电子设备及其电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218634392U (zh) |
-
2022
- 2022-10-08 CN CN202222651482.XU patent/CN218634392U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9006585B2 (en) | Device for surface mounting and capacitor element | |
US7852186B2 (en) | Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics | |
US8325002B2 (en) | Power inductor structure | |
US9640913B1 (en) | Electrical connector | |
KR101109239B1 (ko) | 방열기판 | |
CN111130310A (zh) | 一种叠层母排和电子设备 | |
WO2024037499A1 (zh) | 线路板组件以及线路板组件的制作方法 | |
CN105578740B (zh) | 单面软硬结合板及移动终端 | |
CN110853920B (zh) | 固态钽电容器及其制作工艺 | |
JP2010272591A (ja) | 表面実装用のデバイス | |
CN218634392U (zh) | 电子设备及其电路板 | |
KR20190116114A (ko) | 전자 부품 | |
JP2005108957A (ja) | ケースモールド型フィルムコンデンサ | |
CN103036221A (zh) | 母线电容模块及功率单元 | |
US11923148B2 (en) | Substrate-type multi-layer polymer capacitor (MLPC) having electroplated terminal structure | |
KR102040194B1 (ko) | 이차전지 연결용 회로기판 | |
CN105451434B (zh) | 电路板、终端及电路板制作方法 | |
JP2007142454A (ja) | ケースモールド型フィルムコンデンサ | |
CN113381715A (zh) | 3d滤波电路与3d滤波器 | |
CN217881497U (zh) | 半导体封装装置 | |
JP2019080046A (ja) | プリント基板、半導体パッケージ及び半導体パッケージの製造方法 | |
CN218498141U (zh) | 电池保护板、电池和用电设备 | |
CN217333845U (zh) | 一种mlpc基板式电镀端子结构电容器 | |
CN217546626U (zh) | 屏蔽罩、电路板及电子设备 | |
US9560743B2 (en) | Multilayer circuit substrate having core layer with through-hole |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |