CN218499153U

CN218499153U - 一种适用于信号处理子卡和协议处理子卡的测试底板

Info

Publication number: CN218499153U
Application number: CN202222685437.6U
Authority: CN
Inventors: 张婷; 孙涛; 龚兴辉
Original assignee: Sichuan Jinhong Hengchuang Technology Co ltd
Current assignee: Sichuan Jinhong Hengchuang Technology Co ltd
Priority date: 2022-10-12
Filing date: 2022-10-12
Publication date: 2023-02-17
Anticipated expiration: 2032-10-12

Abstract

本实用新型涉及测试板设计技术领域，公开了一种适用于信号处理子卡和协议处理子卡的测试底板，包括PCB电路板，PCB电路板上设置有FPGA芯片、JTAG1接口、JTAG2接口、JTAG3接口、LVDS*16路接口、PECL*24路接口、RS232*12路接口、射频RF*4路接口、离散IO接口、千兆网*2路接口、以太网PHY*2路接口、预留离散IO接口、信号处理子卡接口和协议处理子卡接口；FPGA芯片分别和JTAG3接口、LVDS*16路接口、PECL*24路接口、RS232*12路接口、RS485*8路接口、射频RF*4路接口、以太网PHY*2路接口、预留离散IO接口、信号处理子卡接口和协议处理子卡接口连接。本实用新型能够实现信号处理子卡和协议处理子卡之间高速GTX、低速离散等信号的互连通信的功能。

Description

一种适用于信号处理子卡和协议处理子卡的测试底板

技术领域

本实用新型涉及测试板设计技术领域，具体地说，是一种适用于信号处理子卡和协议处理子卡的测试底板。

背景技术

赛灵思 K7系列经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境，其评估板接口资源丰富，方便用户快速进行产品方案评估与技术预研。

由于用户的信号处理子卡和协议处理子卡用量大，且每一张卡出厂都需要进行功能验证，为了解决用户模块批量生产测试问题，本实用新型针对大量用户的信号处理子卡和协议处理子卡，基于赛灵思 K7系列 325T为地面激励器研发了专用的测试底板，通过测试底板上设计的信号转换电路、离散信号输出调试电路、独立调试接口、信号回环测试代码等可以高效并快速的对用户信号处理子卡和协议处理子卡进行功能和性能的检测，功能和性能的检测主要体现在串口信号的回环自检，离散信号LED指示，以及对外接电脑或者其他设备进行通信测试，通过这款专用测试底板可极大提高用户的研发测试效率。

实用新型内容

本实用新型的目的在于提供一种适用于信号处理子卡和协议处理子卡的测试底板，实现信号处理子卡和协议处理子卡之间高速GTX、低速离散等信号的互连通信的功能。

本实用新型通过下述技术方案实现：一种适用于信号处理子卡和协议处理子卡的测试底板，包括PCB电路板，所述PCB电路板上设置有FPGA芯片、JTAG1接口、JTAG2接口、JTAG3接口、LVDS*16路接口、PECL*24路接口、RS232*12路接口、射频RF*4路接口、离散IO接口、千兆网*2路接口、以太网PHY*2路接口、预留离散IO接口、信号处理子卡接口和协议处理子卡接口；

所述FPGA芯片分别和JTAG3接口、LVDS*16路接口、PECL*24路接口、RS232*12路接口、RS485*8路接口、射频RF*4路接口、以太网PHY*2路接口、预留离散IO接口、信号处理子卡接口和协议处理子卡接口连接；

所述FPGA芯片通过信号处理子卡接口和JTAG1接口连接，所述信号处理子卡接口依次通过连接器连接协议处理子卡接口，所述协议处理子卡接口连接JTAG2接口，所述FPGA芯片通过以太网PHY*2路接口和千兆网*2路接口连接。

为了更好地实现本实用新型，进一步地，所述FPGA芯片的型号为xc7k325t。

为了更好地实现本实用新型，进一步地，所述PCB电路板上还设置有硬件看门狗接口。

为了更好地实现本实用新型，进一步地，所述PCB电路板上还设置有RS485*8路接口。

为了更好地实现本实用新型，进一步地，所述PCB电路板上还设置有FLASH接口。

为了更好地实现本实用新型，进一步地，所述连接器的型号为SEAF-30-06.0-S-10-2-A-K-TR和SEAF-40-06.0-S-10-2-A-K-TR。

为了更好地实现本实用新型，进一步地，所述FPGA芯片外接12V电压。

本实用新型与现有技术相比，具有以下优点及有益效果：

（1）本实用新型可以支持对用户的子卡进行批量测试、进行子卡之间的对通测试、独立对单个信号处理子卡或协议处理子卡进行在线调试和测试。具有极大的实用性和扩展性；

（2）本实用新型提供的测试底板只需要外部供电12V；

（3）本实用新型提供的测试底板上自带多级电压转换，可输出5V、3.3V、2.5V、1.8V、1.2V、1.0V、且供电顺序可调，为信号处理子卡和协议处理子卡供电；

（4）本实用新型试提供的测试底板上实现信号处理子卡和协议处理子卡之间高速GTX、低速离散等信号的互连通信。

（5）本实用新型可以进行批量生产，且节约了50%的时间成本，本实用新型可根据情况增加输入通道路数，可具有更多可能。

附图说明

本实用新型结合下面附图和实施例做进一步说明，本实用新型所有构思创新应视为所公开内容和本实用新型保护范围。

图1为本实用新型提供的一种适用于信号处理子卡和协议处理子卡的测试底板的结构示意图。

图2为本实用新型提供的一种适用于信号处理子卡和协议处理子卡的测试底板中信号处理子卡和协议处理子卡之间的连接示意图。

具体实施方式

为了更清楚地说明本实用新型实施例的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本实用新型中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“设置”、“相连”、“连接”多为电连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1：

本实施例的一种适用于信号处理子卡和协议处理子卡的测试底板，如图1所示，包括PCB电路板，PCB电路板上设置有FPGA芯片、JTAG1接口、JTAG2接口、JTAG3接口、LVDS*16路接口、PECL*24路接口、RS232*12路接口、射频RF*4路接口、离散IO接口、千兆网*2路接口、以太网PHY*2路接口、预留离散IO接口、信号处理子卡接口和协议处理子卡接口；

FPGA芯片分别和JTAG3接口、LVDS*16路接口、PECL*24路接口、RS232*12路接口、RS485*8路接口、射频RF*4路接口、以太网PHY*2路接口、预留离散IO接口、信号处理子卡接口和协议处理子卡接口连接；

FPGA芯片通过信号处理子卡接口和JTAG1接口连接，信号处理子卡接口依次通过连接器连接协议处理子卡接口，协议处理子卡接口连接JTAG2接口，FPGA芯片通过以太网PHY*2路接口和千兆网*2路接口连接。

本实用新型提供的测试底板只需要外部供电12V；

测试底板上自带多级电压转换，可输出5V、3.3V、2.5V、1.8V、1.2V、1.0V、且供电顺序可调，为信号处理子卡和协议处理子卡供电；

测试底板上实现信号处理子卡和协议处理子卡之间高速GTX、低速离散等信号的互连通信；

实现LVCMOS电平与RS485电平、LVCMOS电平与PECL电平间的相互转换且对外提供通信接口；

将子卡以太网PHY接口（以太网PHY*2路接口）转成常用千兆网接口（千兆网*2路接口）以实现对外的千兆网络通信；

将信号处理子卡输出的1.2GHz中频信号通过开关进行收发合路，再与96M模拟时钟通过双工器合路；

测试底板为信号处理子卡和协议处理子卡提供96MHz恒温晶振；

除3收2发的五路RS485直接将协议子卡或信号子卡的管脚接到电平转换芯片上外，两个子卡的其余管脚均先接到底板FPGA芯片上，通过编程串到对外接口，或经电平转换芯片后输出；

由于FPGA芯片的可编程性，为之后用户的信号处理子卡和协议处理子卡的扩展预留了极大的可能。由于FPGA芯片的可编程性，所以我们的设计出发点也是将FPGA上用于日志查询的接口和RS232*12路接口连接实现日志查询，其他接口也是按照功能区分进行连接。

此外，本实用新型可以实现供电顺序可调的功能：首先电源DCDC选择支持供电顺序可调的LTM4644（LTM4644 是一款每路输出可提供 4A 电流的四通道 DC/DC 降压型 μModule (微型模块) 稳压器。输出可通过并联形成一个阵列以提供高达 16A 的电流能力），然后通过硬件电路设计：电阻电容的匹配、以及供电信号走线的距离和方式、以及对电源DCDC的引脚（DCDC-run引脚）的时间控制来达到对通路的控制，进而控制不同供电口的上电顺序。

实施例2：

本实施例在实施例1的基础上做进一步优化，JTAG1接口用于信号处理子卡软件烧录和在线调试；JTAG2接口用于协议处理子卡软件烧录和在线调试；JTAG3接口用于底板的软件烧录和在线调试。

本实施例的其他部分与实施例1相同，故不再赘述。

实施例3：

本实施例在上述实施例1或2的基础上做进一步优化，如图2所示，由于信号处理子卡和协议处理子卡的特殊性，信号处理子卡接口和协议处理子卡接口由用户固定，选用的连接器是SEAF-30-06.0-S-10-2-A-K-TR和SEAF-40-06.0-S-10-2-A-K-TR。实现信号处理子卡和协议处理子卡之间高速GTX、低速离散等信号的互连通信。

本实施例的其他部分与上述实施例1或2相同，故不再赘述。

实施例4：

本实施例在上述实施例1-3任一项的基础上做进一步优化，LVDS 16路接口用于外界显示器显示以及预留接口；PECL 24路接口用于对外的器件连接预留接口，可经过电平转换与两种子卡直连；RS232*12路接口用于接电脑串口打印数据和日志查询；射频RF*4路接口用于对外连接天线信号并进行调制处理；预留的离散IO接口主要用于外部指示灯，通过指示灯来指示当前测试底板以及信号处理子卡和协议处理子卡的运行状态。千兆网*2路接口用于连接网络信号进行测试。

本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。

实施例5：

本实施例在上述实施例1-4任一项基础上做进一步优化，RS485*8路接口用于接电脑串口打印数据和日志查询，硬件看门狗接口用于连接硬件看门狗监控程序的运行，FLASH接口用于对外接口调用文件。

本实施例的其他部分与上述实施例1-4任一项相同，故不再赘述。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

Claims

1.一种适用于信号处理子卡和协议处理子卡的测试底板，其特征在于，包括PCB电路板，所述PCB电路板上设置有FPGA芯片、JTAG1接口、JTAG2接口、JTAG3接口、LVDS*16路接口、PECL*24路接口、RS232*12路接口、射频RF*4路接口、离散IO接口、千兆网*2路接口、以太网PHY*2路接口、预留离散IO接口、信号处理子卡接口和协议处理子卡接口；

2.根据权利要求1所述的一种适用于信号处理子卡和协议处理子卡的测试底板，其特征在于，包括：

所述FPGA芯片的型号为xc7k325t。

3.根据权利要求1所述的一种适用于信号处理子卡和协议处理子卡的测试底板，其特征在于，包括：

所述PCB电路板上还设置有硬件看门狗接口。

4.根据权利要求1所述的一种适用于信号处理子卡和协议处理子卡的测试底板，其特征在于，包括：

所述PCB电路板上还设置有RS485*8路接口。

5.根据权利要求1所述的一种适用于信号处理子卡和协议处理子卡的测试底板，其特征在于，包括：

所述PCB电路板上还设置有FLASH接口。

6.根据权利要求1所述的一种适用于信号处理子卡和协议处理子卡的测试底板，其特征在于，包括：

所述连接器的型号为SEAF-30-06.0-S-10-2-A-K-TR和SEAF-40-06.0-S-10-2-A-K-TR。

7.根据权利要求1所述的一种适用于信号处理子卡和协议处理子卡的测试底板，其特征在于，包括：

所述FPGA芯片外接12V电压。