CN218446500U - 一种具有温度补偿的LoRa收发模组 - Google Patents

Abstract

本实用新型实施例公开了一种具有温度补偿的LoRa收发模组，与网关主控连接，LoRa收发模组包括一电路板，电路板上集成有接口模块、主控模块、射频模块和温度模块；接口模块连接主控模块和温度模块，主控模块连接射频模块；接口模块将网关主控输出的LoRa信号传输给主控模块，主控模块对LoRa信号进行调制并传输给射频模块，还监听当前信道的占用状态，在当前信道空闲时控制射频模块进行发射；所述射频模块将接收的信号传输给主控模块进行解调，主控模块将解调获得的LoRa信号通过接口模块传输给网关主控；温度模块用于监控当前环境温度并通过接口模块传输给网关主控进行温度补偿。通过主控模块的监听避让即可避免信道冲突。

Description

一种具有温度补偿的LoRa收发模组

技术领域

本实用新型涉及物联网技术领域，尤其涉及一种具有温度补偿的LoRa收发模组。

背景技术

在全球物联网设备急速增长的背景下，无线通信技术越来越受到重视。在各种的无线通信技术中，LoRa(一种基于扩频技术的超远距离、低功耗无线传输方案)是应用比较广泛的一种LPWAN(低功耗广域网络)技术。LoRa网关是LoRa网络最重要的设备。

现有的LoRa网关只能集成到主板中，与主板深度集成，无法灵活安装拆卸更换。同时，现有的LoRa网关通常基于SX1301芯片设计，其功耗高，发热严重，需要额外散热措施。现有的LoRa网关没有集成LBT(监听避让机制)功能，无法避免信道冲突问题。另外，现有的LoRa网关采用的是外置温度传感器，不能对内部温度进行检测，根据外部温度数据来校准接收信号强度导致校准结果有误差。

实用新型内容

针对上述技术问题，本实用新型实施例提供了一种具有温度补偿的LoRa收发模组，以解决现有LoRa网关不能避免信道冲突的问题。

本实用新型实施例提供一种具有温度补偿的LoRa收发模组，与网关主板上的网关主控连接，其包括一电路板，所述电路板上集成有接口模块、主控模块、射频模块和温度模块；所述接口模块连接主控模块和温度模块，主控模块连接射频模块；

所述接口模块将网关主控输出的LoRa信号传输给主控模块，主控模块对LoRa信号进行调制并传输给射频模块，还监听当前信道的占用状态，在当前信道空闲时控制射频模块进行发射；

所述射频模块将接收的信号传输给主控模块进行解调，主控模块将解调获得的LoRa信号通过接口模块传输给网关主控；

所述温度模块用于监控当前环境温度并通过接口模块传输给网关主控进行温度补偿。

可选地，所述的具有温度补偿的LoRa收发模组中，所述主控模块包括LoRa主控电路、第一LoRa收发电路、第二LoRa收发电路和第三LoRa收发电路；所述主控电路连接第一LoRa收发电路、第二LoRa收发电路、第三LoRa收发电路和接口模块；第一LoRa收发电路、第二LoRa收发电路和第三LoRa收发电路均连接射频模块；

所述LoRa主控电路用于调制和解调LoRa信号；

所述第一LoRa收发电路将LoRa主控电路调制的LoRa信号转换成模拟信号，传输给射频模块发射；

所述第一LoRa收发电路和第二LoRa收发电路将射频模块接收的信号转化成数字信号并传输给LoRa主控电路；

所述第三LoRa收发电路用于在发射LoRa信号前监听当前信道的占用状态并控制发射模块的信号发射状态。

可选地，所述的具有温度补偿的LoRa收发模组中，所述网关主控上设有USB接口时，还包括协处理模块，所述协处理模块连接第三LoRa收发电路、LoRa主控电路和接口模块；

所述协处理模块将LoRa收发模组的SPI信号转化成USB信号、与设有USB接口的网关主控进行通信。

可选地，所述的具有温度补偿的LoRa收发模组中，所述LoRa主控电路包括LoRa基带芯片、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第一二极管；

所述LoRa基带芯片的HOST_CSN脚连接第一电阻的一端和接口模块，第一电阻的另一端连接第一供电端；LoRa基带芯片的HOST_MISO脚、HOST_MOSI脚、HOST_SCK脚和GPIO7脚均连接接口模块和第三LoRa收发电路；LoRa基带芯片的VCC_CORE脚连接第二供电端；LoRa基带芯片的RESET脚连接第一电容的一端、第二电阻的一端和第一二极管的负极；第一电容的另一端通过第三电阻连接第一供电端，第二电阻的另一端接地，第一二极管的正极连接接口模块；LoRa基带芯片的PPS脚连接接口模块，LoRa基带芯片的RADIO_CTRL0脚通过第四电阻连接第一供电端；LoRa基带芯片的RADIO_CTRL0脚、RADIO_CTRL2脚和RADIO_CTRL4脚均连接射频模块；LoRa基带芯片的RADIO_CTRL3脚、RADIO_A_IQ3脚、RADIO_A_MISO脚、RADIO_A_CLK_I脚、RADIO_A_IQ0脚、RADIO_A_IQ1脚、RADIO_A_IQ4脚、RADIO_A_IQ2脚、RADIO_A_SCK脚、RADIO_A_MOSI脚和RADIO_A_CSN脚均连接第一LoRa收发电路；LoRa基带芯片的VCC_IO脚连接第一供电端；LoRa基带芯片的RADIO_B_CSN脚、RADIO_B_MOSI脚、RADIO_B_SCK脚、RADIO_CTRL9脚、RADIO_B_IQ3脚、RADIO_B_MISO脚、RADIO_B_CLK_I脚、RADIO_B_IQ0脚、RADIO_B_IQ1脚、RADIO_B_IQ4脚和RADIO_B_IQ2脚均连接第二LoRa收发电路；LoRa基带芯片的GND脚和SP_UALID脚均接地。

可选地，所述的具有温度补偿的LoRa收发模组中，所述第一LoRa收发电路包括第一收发器、第一电感、第二电感、第二电容、第三电容、第四电容和第五电阻；

所述第一收发器的VR_PA脚连接第一电感的一端和第二电容的一端，第一收发器的VDD_IN脚连接第三供电端，第一收发器的XTA脚通过第三电容连接第五电阻的一端，第五电阻的另一端输入时钟信号，第一收发器的VREG脚连接第三供电端和第二电感的一端，第一收发器的DCC_SW脚连接第二电感的另一端；第一收发器的VBAT_RF脚连接第一收发器的VBAT_DIO脚、第四电容的一端和第三供电端；所述第一收发器的DIO3脚、DIO5脚、DIO2脚、DIO1脚、BUSY脚、NRESET脚、MISO脚、MOSI脚、SCK脚、NSS脚、DIO4脚与LoRa基带芯片的RADIO_A_IQ2脚、RADIO_A_IQ4脚、RADIO_A_IQ1脚、RADIO_A_IQ0脚、RADIO_A_CLK_I脚、RADIO_CTRL3脚、RADIO_A_MISO脚、RADIO_A_MOSI脚、RADIO_A_SCK脚、RADIO_A_CSN脚、RADIO_A_IQ3脚一对一连接；第一收发器的RFI_P脚和RFI_N脚均连接射频模块，第一收发器的RFO脚连接第一电感的另一端和射频模块；第二电容的另一端、第四电容的另一端、第一收发器的GND脚和第一收发器的PAD脚均接地。

可选地，所述的具有温度补偿的LoRa收发模组中，所述第二LoRa收发电路包括第二收发器、第三电感、第五电容、第六电容和第六电阻；

所述第二收发器的VDD_IN脚连接第三供电端，第二收发器的XTA脚通过第五电容连接第六电阻的一端，第六电阻的另一端输入时钟信号，第二收发器的VREG脚连接第三供电端和第三电感的一端，第二收发器的DCC_SW脚连接三电感的另一端；第二收发器的VBAT_RF脚连接第二收发器的VBAT_DIO脚、第六电容的一端和第三供电端；所述第二收发器的DIO3脚、DIO5脚、DIO2脚、DIO1脚、BUSY脚、NRESET脚、MISO脚、MOSI脚、SCK脚、NSS脚、DIO4脚与LoRa基带芯片1的RADIO_B_IQ2脚、RADIO_B_IQ4脚、RADIO_B_IQ1脚、RADIO_B_IQ0脚、RADIO_B_CLK_I脚、RADIO_CTRL9脚、RADIO_B_MISO脚、RADIO_B_MOSI脚、RADIO_B_SCK脚、RADIO_B_CSN脚、RADIO_B_IQ3脚一对一连接；第二收发器的RFI_P脚和RFI_N脚均连接射频模块；第六电容的另一端、第二收发器的GND脚和第二收发器的PAD脚均接地。

可选地，所述的具有温度补偿的LoRa收发模组中，所述第三LoRa收发电路包括第三收发器、第四电感、第七电容、第八电容、第七电阻、第八电阻和第九电阻；

所述第三收发器的VDD_IN脚、VBAT脚和VBAT_IO脚均连接第三供电端，第三收发器的XTA脚通过第七电容连接第七电阻的一端，第七电阻的另一端输入时钟信号，第三收发器的VREG脚连接第四电感的一端和第八电容的一端，第三收发器的DCC_SW脚连接第四电感的另一端；第三收发器的DIO2脚、DIO1脚、BUSY脚、NRESET脚、MIOS脚、MOSI脚、SCK脚、NSS脚均连接接口模块；第三收发器的BUSY脚还连接协处理模块，第三收发器的NRESET脚还连接第八电阻的一端，第三收发器的NSS脚还连接第九电阻的一端，第八电阻的另一端和第九电阻的另一端均连接第三供电端；所述第三收发器的DIO1脚、MIOS脚、MOSI脚、SCK脚还与LoRa基带芯片的GPIO7脚、HOST_MISO脚、HOST_MOSI脚、HOST_SCK脚一对一连接；第三收发器的RFI_P脚和RFI_N脚均连接射频模块；第八电容的另一端、第三收发器的GND脚和PAD脚均接地。

可选地，所述的具有温度补偿的LoRa收发模组中，所述射频模块包括射频前端芯片、第一滤波器、第二滤波器、第三滤波器、天线接口、第五电感、第六电感、第七电感、第八电感、第九电感、第十电感、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容、第十五电容、第十六电容和磁珠；

所述第一滤波器的IN脚连接第一收发器的RFO脚，第一滤波器的OUT脚连接射频前端芯片的TX脚，第二滤波器的IN脚连接射频前端芯片的RX脚，第二滤波器的OUT脚连接第九电容的一端、第十电容的一端和第十一电容的一端；第九电容的另一端连接第五电感的一端和第一收发器的RFI_N脚，第五电感的另一端连接第十二电容的一端和第一收发器的RFI_P脚，第十电容的另一端连接第六电感的一端和第二收发器的RFI_N脚，第六电感的另一端连接第十三电容的一端和第二收发器的RFI_P脚，第十一电容的另一端连接第十四电容的一端和第十五电容的一端，第十四电容的另一端连接第七电感的一端和第三收发器的RFI_N脚，第七电感的另一端连接第十六电容的一端和第三收发器的RFI_P脚；第一滤波器的GND脚、第二滤波器的GND脚和第三滤波器的GND脚、第十二电容的另一端、第十三电容的另一端、第十五电容的另一端和第十六电容的另一端均接地；射频前端芯片的CSD脚、CPS脚、CTX脚与LoRa基带芯片的RADIO_CTRL0脚、RADIO_CTRL4脚、RADIO_CTRL2脚一对一连接；射频前端芯片的LNA_IN脚、RX_FLT脚与第三滤波器的OUT脚、IN脚一对一连接；第三滤波器的GND脚和射频前端芯片的GND脚均接地，射频前端芯片的ANT脚连接天线接口；射频前端芯片的TX_IN脚通过第八电感连接射频前端芯片的PA_OUT脚和第九电感的一端；射频前端芯片的VCC0脚连接第九电感的另一端、第四供电端、第十电感的一端和磁珠的一端；射频前端芯片的VCC1脚连接第十电感的另一端，射频前端芯片的EPAD脚接地，磁珠的另一端连接接口模块。

可选地，所述的具有温度补偿的LoRa收发模组中，所述射频模块还包括第十一电感、第十二电感、第十七电容、第十八电容、第十九电容、第二十电容、第二十一电容、第二十二电容、第十电阻和第十一电阻；

所述第十一电感的一端连接第十七电容的一端和第一收发器的RFO脚；第十一电感的另一端连接第十七电容的另一端、第十八电容的一端和第十九电容的一端；第十九电容的另一端通过第十二电感连接第二十电容的一端和第一滤波器的IN脚，第二十一电容的一端连接第十电阻的一端和第一滤波器的OUT脚，第二十一电容的另一端连接第十一电阻的一端和第二十二电容的一端，第二十二电容的另一端连接射频前端芯片的TX脚；第十八电容的另一端、第二十电容的另一端、第十电阻的另一端和第十一电阻的另一端均接地。

可选地，所述的具有温度补偿的LoRa收发模组中，所述射频模块还包括第十三电感、第十四电感、保护二极管、第二十三电容、第二十四电容、第二十五电容、第二十六电容和第二十七电容；

所述第十三电感的一端连接射频前端芯片的ANT脚、第二十三电容的一端和第二十四电容的一端；第十三电感的另一端连接第二十四电容的另一端、第十四电感的一端和第二十五电容的一端；第十四电感的另一端连接第二十六电容的一端和第二十七电容的一端，第二十七电容的另一端连接保护二极管的一端和天线接口；第二十三电容的另一端、第二十五电容的另一端、第二十六电容的另一端和保护二极管的另一端均接地。

本实用新型实施例提供的技术方案中，具有温度补偿的LoRa收发模组与网关主板上的网关主控连接，包括一电路板，所述电路板上集成有接口模块、主控模块、射频模块和温度模块；所述接口模块连接主控模块和温度模块，主控模块连接射频模块；所述接口模块将网关主控输出的LoRa信号传输给主控模块，主控模块对LoRa信号进行调制并传输给射频模块，还监听当前信道的占用状态，在当前信道空闲时控制射频模块进行发射；所述射频模块将接收的信号传输给主控模块进行解调，主控模块将解调获得的LoRa信号通过接口模块传输给网关主控；所述温度模块用于监控当前环境温度并通过接口模块传输给网关主控进行温度补偿。通过主控模块的监听避让可实现LBT(Listen Before Talk)功能，即可避免信道冲突。

附图说明

图1为本实用新型实施例中具有温度补偿的LoRa收发模组的结构框图。

图2为本实用新型实施例中LoRa主控电路的电路示意图。

图3为本实用新型实施例中第一LoRa收发电路的电路示意图。

图4为本实用新型实施例中第二LoRa收发电路的电路示意图。

图5为本实用新型实施例中第三LoRa收发电路的电路示意图。

图6为本实用新型实施例中射频模块的电路示意图。

图7为本实用新型实施例中协处理模块的电路示意图。

图8为本实用新型实施例中具有温度补偿的LoRa收发模组的电路板的正面示意图。

图9为本实用新型实施例中具有温度补偿的LoRa收发模组的电路板的背面示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，本实用新型实施例提供的具有温度补偿的LoRa收发模组可集成到网关主板中，与网关主板上的网关主控连接。LoRa收发模组包括一电路板，所述电路板上集成有接口模块100、主控模块200、射频模块300和温度模块400；所述接口模块100连接主控模块200和温度模块400，主控模块200连接射频模块300，所述接口模块用于在各个模块与网关主控之间传输信号来进行通信。接口模块将网关主控输出的LoRa信号传输给主控模块200，主控模块200对LoRa信号进行调制并传输给射频模块300，还监听当前信道的占用状态，在当前信道空闲时控制射频模块300进行发射。射频模块300将接收的信号传输给主控模块200进行解调。主控模块200将解调获得的LoRa信号通过接口模块100传输给网关主控。所述温度模块400用于监控当前环境温度并通过接口模块传输给网关主控进行温度补偿。

通过主控模块200的监听避让可实现LBT(Listen Before Talk)功能，即可避免信道冲突。通过温度模块400的温度监控来进行温度补偿。

其中，所述接口模块100采用现有的Mini PCIe金手指接口，LoRa收发模组通过这种接口连接主板，无需使用连接线或信号线，通过金手指接口与主板上对应的插槽连接，可适配到不同的网关主板上，扩展了兼容性；并且安装更加灵活。

所述主控模块200包括LoRa主控电路210、第一LoRa收发电路220、第二LoRa收发电路230和第三LoRa收发电路240；所述主控电路210连接第一LoRa收发电路220、第二LoRa收发电路230、第三LoRa收发电路240和接口模块100；第一LoRa收发电路220、第二LoRa收发电路230和第三LoRa收发电路240均连接射频模块300；所述LoRa主控电路210(内设有LoRa基带芯片)用于调制和解调LoRa信号。第一LoRa收发电路220用于将LoRa主控电路调制的LoRa信号(是需要发射的信号)转换成模拟信号，传输给射频模块300发射。同时，第一LoRa收发电路和第二LoRa收发电路共同负责接收功能，把接收的信号转化成数字信号并传输给LoRa主控电路210。第三LoRa收发电路240作为可选功能，用于在发射信号前监听当前信道是否被占用，并控制发射模块的信号发射状态。

所述温度模块400包括温度传感器，其设置在电路板的背面(其他模块设置在电路板的正面)，用于监测LoRa收发模组的温度并将温度数据通过I2C传输给网关主控，主控程序会结合当前温度，在计算LoRa接收信号(即下述射频前端芯片U5的RX脚上的信号)强度时进行补偿，使信号强度数据更准确。

在具体实施时，所述LoRa收发模组分为SPI版本和USB版本，可根据网关主控的通信接口选择不同的版本。例如，当网关主控只有SPI接口时，可选用SPI版本；当网关主控只有USB接口时，可选用USB版本。SPI版本和USB版本的区别是，USB版本上还设有协处理模块500，SPI版本没有，两个版本的其他模块电路结构相同。协处理模块500作为LoRa收发模组和网关主控的桥，是将LoRa收发模组的SPI信号转化成USB信号、与只有USB接口的网关主控进行通信。LoRa收发模组的所有控制信号均连接到协处理模块500，协处理模块500的USB信号与网关主控连接。

需要理解的是，LoRa收发模组必定包括电源模块，其对接口模块提供的输入电压(如3.3V)进行对应的处理，输出第一电压VCCIO、第二电压VCC_1V2和第三电压VCC_RADIO来对其他模块供电，此为现有技术，此处不做赘述。

请一并参阅图2，所述LoRa主控电路210包括LoRa基带芯片U1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第一二极管D1；所述LoRa基带芯片U1的HOST_CSN脚连接第一电阻R1的一端、接口模块100和协处理模块400；第一电阻R1的另一端连接第一供电端(提供第一电压VCCIO，3.3V，100mA)；LoRa基带芯片U1的HOST_MISO脚、HOST_MOSI脚、HOST_SCK脚和GPIO7脚均连接接口模块100和第三LoRa收发电路240；LoRa基带芯片U1的VCC_CORE脚连接第二供电端(提供第二电压VCC_1V2，1.2V，300mA)；LoRa基带芯片U1的RESET脚连接第一电容C1的一端、第二电阻R2的一端、第一二极管D1的负极和协处理模块400；第一电容C1的另一端通过第三电阻R3连接第一供电端，第二电阻R2的另一端接地，第一二极管D1的正极连接接口模块100；LoRa基带芯片U1的PPS脚连接接口模块100和协处理模块400，LoRa基带芯片U1的RADIO_CTRL0脚通过第四电阻R4连接第一供电端；LoRa基带芯片U1的RADIO_CTRL0脚、RADIO_CTRL2脚和RADIO_CTRL4脚均连接射频模块300；LoRa基带芯片U1的RADIO_CTRL3脚、RADIO_A_IQ3脚、RADIO_A_MISO脚、RADIO_A_CLK_I脚、RADIO_A_IQ0脚、RADIO_A_IQ1脚、RADIO_A_IQ4脚、RADIO_A_IQ2脚、RADIO_A_SCK脚、RADIO_A_MOSI脚和RADIO_A_CSN脚均连接第一LoRa收发电路220；LoRa基带芯片U1的VCC_IO脚连接第一供电端；LoRa基带芯片U1的RADIO_B_CSN脚、RADIO_B_MOSI脚、RADIO_B_SCK脚、RADIO_CTRL9脚、RADIO_B_IQ3脚、RADIO_B_MISO脚、RADIO_B_CLK_I脚、RADIO_B_IQ0脚、RADIO_B_IQ1脚、RADIO_B_IQ4脚和RADIO_B_IQ2脚均连接第二LoRa收发电路230；LoRa基带芯片U1的GPIO8脚连接协处理模块400，LoRa基带芯片U1的GND脚和SP_UALID脚均接地。

其中，所述LoRa基带芯片U1的型号优选为SX1302系列或SX1303系列芯片，如SX1302IMLTRT；其使用SPI总线与网关主控通信，负责调制解调LoRa信号，控制并配置前端各个LoRa收发电路中收发器的发射与接收。LoRa基带芯片U1内部设有8通道的LoRa解调器，可同时接收并解调8个信道的数据。当使用SX1303芯片作为LoRa基带芯片时，还可配合全球定位系统信号(由外部定位模块提供)来实现LoRa精准定位，作为LPWAN定位的改进技术。

1302_CS信号、MISO信号、MOSI信号和SCK信号作为SPI总线信号，用于与网关主控双向通信。1302_RESET_HOST信号是LoRa基带芯片U1的复位信号，网关主控通过控制此引脚控制LoRa基带芯片U1复位。

RADIO_A_RESET信号、RADIO_A_IQ_3信号、MISO_A信号、RADIO_A_CLK_32M信号、RADIO_A_IQ_0信号、RADIO_A_IQ_1信号、RADIO_A_CLK_O信号、RADIO_A_IQ_2信号、SCK_A信号、MOSI_A信号和RADIO_A_CSN信号；用于LoRa基带芯片U1与第一LoRa收发电路220中的第一收发器U2通信。

其中，RADIO_A_CSN信号、SCK_A信号、MOSI_A信号和MISO_A信号用于传输控制第一收发电路中的第一收发器的指令，如配置进入发射状态或接收状态，配置发射或接收的信号频率，信号带宽等参数。RADIO_A_IQ_0信号、RADIO_A_IQ_1信号、RADIO_A_IQ_2信号、RADIO_A_IQ_3信号、RADIO_A_CLK_O信号和RADIO_A_CLK_32M信号用于与第一收发电路中的第一收发器U2传输数字调制IQ信号。RADIO_A_RESET信号是LoRa基带芯片U1控制第一收发电路中的第一收发器的复位信号。

RADIO_B_CSN信号、MOSI_B信号、SCK_B信号、RADIO_B_RESET信号、RADIO_B_IQ_3信号、MISO_B信号、RADIO_B_CLK_32M信号、RADIO_B_IQ0信号、RADIO_B_IQ_1信号、RADIO_B_CLK_O信号和RADIO_B_IQ_2信号；用于LoRa基带芯片U1与第二LoRa收发电路230中的第二收发器U3通信。

其中，RADIO_B_CSN信号、SCK_B信号、MOSI_B信号和MISO_B信号用于传输控制第二LoRa收发电路中的第二收发器U3的指令，如配置接收状态，配置接收的信号频率，信号带宽等参数。RADIO_B_CLK_O信号、RADIO_B_IQ0信号、RADIO_B_IQ_1信号、RADIO_B_IQ_2信号、RADIO_B_IQ_3信号和RADIO_B_CLK_32M信号用于与第二收发器U3传输数字调制IQ信号。RADIO_B_RESET信号是LoRa基带芯片U1输出的用于控制第二收发器U3的复位信号。

SX1262_IO1信号用于LoRa基带芯片U1读取第三LoRa收发电路240中的第三收发器U4的工作状态，例如高电平代表正在监听，低电平代表监听结束。PPS信号用于接入由外部定位模块提供的1PPS信号，实现LoRa定位功能。

FEM_CS信号、TX_RX_SW信号和FEM_PA_ON信号用于LoRa基带芯片控制射频前端模块的射频开关和功率放大器的开关。SX1302_GPIO8信号是协处理模块500中协处理器U9输出的用于读取LoRa基带芯片U1的状态。

具体实施时，第一电阻R1的阻值优选为10KΩ，LoRa基带芯片U1的HOST_MISO脚和HOST_MOSI脚可分别通过一电阻(作用是限流来保护对应的引脚)连接第三LoRa收发电路240；LoRa基带芯片U1的VCC_CORE脚、VCC_IO脚可分别通过2个并联的电容(作用是对所接的电压滤波，容值可设置一个为1uF，一个为100nF)接地。

为了方便了解工作状态，所述LoRa主控电路210还包括3个指示灯，红灯G、绿灯R和蓝灯B；所述LoRa基带芯片U1的GPIO0脚通过一电阻连接绿灯R的正极，LoRa基带芯片U1的GPIO2脚通过一电阻连接红灯G的正极，LoRa基带芯片U1的GPIO4脚通过一电阻连接蓝灯B的正极；红灯G、绿灯R和蓝灯B的负极均接地。工作正常时，LoRa基带芯片U1输出CONFIG_OK信号点亮绿灯R；接收信号时输出TX_ON信号点亮红灯G，发射信号时输出RX_ON信号点亮蓝灯B。没有工作或没有收发信号时，对应的指示灯熄灭。

请一并参阅图3，所述第一LoRa收发电路220包括第一收发器U2、第一电感L1、第二电感L2、第二电容C2、第三电容C3、第四电容C4和第五电阻R5；所述第一收发器U2的VR_PA脚连接第一电感L1的一端和第二电容C2的一端，第一收发器U2的VDD_IN脚连接第三供电端(提供第三电压VCC_RADIO，3.3V，500mA)，第一收发器U2的XTA脚通过第三电容C3连接第五电阻R5的一端，第五电阻R5的另一端输入时钟信号32MHZ，第一收发器U2的VREG脚连接第三供电端和第二电感L2的一端，第一收发器U2的DCC_SW脚连接第二电感L2的另一端；第一收发器U2的VBAT_RF脚连接第一收发器U2的VBAT_DIO脚、第四电容C4的一端和第三供电端；所述第一收发器U2的DIO3脚、DIO5脚、DIO2脚、DIO1脚、BUSY脚、NRESET脚、MISO脚、MOSI脚、SCK脚、NSS脚、DIO4脚与LoRa基带芯片U1的RADIO_A_IQ2脚、RADIO_A_IQ4脚、RADIO_A_IQ1脚、RADIO_A_IQ0脚、RADIO_A_CLK_I脚、RADIO_CTRL3脚、RADIO_A_MISO脚、RADIO_A_MOSI脚、RADIO_A_SCK脚、RADIO_A_CSN脚、RADIO_A_IQ3脚一对一连接；第一收发器U2的RFI_P脚和RFI_N脚均连接射频模块300，第一收发器U2的RFO脚连接第一电感L1的另一端和射频模块300；第二电容C2的另一端、第四电容C4的另一端、第一收发器U2的GND脚和第一收发器U2的PAD脚均接地。

其中，所述第一收发器U2的型号优选为SX1250IML TRT，其具有发射和接收功能，负责射频模拟信号的发射与接收，每片可同时接收4个信道的信号；通过SPI和I/Q数据总线与LoRa基带主芯片通信，此处同时使用其发射和接收功能，即发射信号(RFO信号)经由第一收发器U2输出给射频模块300。RADIO_A_RFIN信号和RADIO_A_RFIP信号经由射频模块300输出给第一收发器U2。MISO脚、MOSI脚、SCK脚、NSS脚作为SPI总线引脚，其上输出对应的信号与LoRa基带芯片U1进行通信；如配置进入发射状态或接收状态，配置发射或接收的信号频率，信号带宽等参数。DIO1脚、DIO2脚、DIO3脚、DIO4脚、DIO5脚用于传输与LoRa基带芯片U1传输数字调制IQ信号。

时钟信号32MHZ是由第三电压VCC_RADIO输入一温补晶振(型号为DSB221SDN)而产生的(具体电路为现有技术)，通过第三电容C3和第五电阻R5隔离滤波后给第一收发器U2提供时钟信号。

第一电感L1、第二电感L2、第二电容C2、第四电容C4的作用是什么？第一电感L1和第二电容C2提供偏置电压给发射信号RFO，L1的感值优选为47nH。第二电感L2作为芯片内部的DC/DC降压电路的滤波电感，其感值优选为15uH。第二电容C2作为芯片电源滤波电容，保证电源稳定。

请一并参阅图4，所述第二LoRa收发电路230包括第二收发器U3、第三电感L3、第五电容C5、第六电容C6和第六电阻R6；所述第二收发器U3的VDD_IN脚连接第三供电端，第二收发器U3的XTA脚通过第五电容C5连接第六电阻R6的一端，第六电阻R6的另一端输入时钟信号32MHZ，第二收发器U3的VREG脚连接第三供电端和第三电感L3的一端，第二收发器U3的DCC_SW脚连接三电感L3的另一端；第二收发器U3的VBAT_RF脚连接第二收发器U3的VBAT_DIO脚、第六电容C6的一端和第三供电端；所述第二收发器U3的DIO3脚、DIO5脚、DIO2脚、DIO1脚、BUSY脚、NRESET脚、MISO脚、MOSI脚、SCK脚、NSS脚、DIO4脚与LoRa基带芯片U1的RADIO_B_IQ2脚、RADIO_B_IQ4脚、RADIO_B_IQ1脚、RADIO_B_IQ0脚、RADIO_B_CLK_I脚、RADIO_CTRL9脚、RADIO_B_MISO脚、RADIO_B_MOSI脚、RADIO_B_SCK脚、RADIO_B_CSN脚、RADIO_B_IQ3脚一对一连接；第二收发器U3的RFI_P脚和RFI_N脚均连接射频模块300；第六电容C6的另一端、第二收发器U3的GND脚和第二收发器U3的PAD脚均接地。

其中，所述第二收发器U3的型号优选为SX1250IML TRT，其也负责射频模拟信号的接收，每片可同时接收4个信道的信号；通过SPI和I/Q数据总线与LoRa基带主芯片通信，此处使用其接收功能，即射频模块300输出的接收信号(RADIO_B_RFIN信号和RADIO_B_RFIP信号)经由第二收发器U3接收后传输给LoRa基带芯片U1。

请一并参阅图5，所述第三LoRa收发电路240包括第三收发器U4、第四电感L4、第七电容C7、第八电容C8、第七电阻R7、第八电阻R8和第九电阻R9；所述第三收发器U4的VDD_IN脚、VBAT脚和VBAT_IO脚均连接第三供电端，第三收发器U4的XTA脚通过第七电容C7连接第七电阻R7的一端，第七电阻R7的另一端输入时钟信号32MHZ，第三收发器U4的VREG脚连接第四电感L4的一端和第八电容C8的一端，第三收发器U4的DCC_SW脚连接第四电感L4的另一端；第三收发器U4的DIO2脚、DIO1脚、BUSY脚、NRESET脚、MIOS脚、MOSI脚、SCK脚、NSS脚均连接接口模块100；第三收发器U4的BUSY脚还连接协处理模块400，第三收发器U4的NRESET脚还连接第八电阻R8的一端和协处理模块400，第三收发器U4的NSS脚还连接第九电阻R9的一端和协处理模块400，第八电阻R8的另一端和第九电阻R9的另一端均连接第三供电端；所述第三收发器U4的DIO1脚、MIOS脚、MOSI脚、SCK脚还与LoRa基带芯片U1的GPIO7脚、HOST_MISO脚、HOST_MOSI脚、HOST_SCK脚一对一连接；第三收发器U4的RFI_P脚和RFI_N脚均连接射频模块300；第八电容C8的另一端、第三收发器U4的GND脚和PAD脚均接地。

其中，所述第三收发器U4的型号优选为SX1262IMLTRT，其用于提供监听避让的辅助功能。网关主控可通过SPI总线、Mini PCIe金手指接口直接传输指令来控制第三收发器U4进行扫频监听。主要用于LoRa信号发射前，在相邻和同频信道进行扫描，以侦测发射信道是否有被占用的情况，极大地降低了发射信号被干扰或与其他信号冲突。

SX1262_RFIP信号，SX1262_RFIN信号。MISO信号、MOSI信号、SCK信号和SX1262_CS信号作为SPI总线信号，通过Mini PCIe金手指接口直接传输给网关主控实现双向通信。SX1262_RST信号是第三收发器U4的复位信号，由网关主控输出并通过接口模块100传输来控制第三收发器U4复位。SX1262_IO1信号、SX1262_IO2信号和SX1262_BUSY信号用于指示第三收发器U4当前状态，如扫频完成，监测到有信道被占用等；通过Mini PCIe金手指接口直接传输给网关主控。SX1262_RFIP信号和SX1262_RFIN信号是来自射频模块300输出的接收信号。

第四电感L4和第八电容C8作为内部DC/DC降压电路的滤波电感和滤波电容，用于稳定电源电压；L4的感值优选为15uH。第七电容C7和第七电阻R7连接温补晶振(型号为DSB221SDN)，C7用于隔直功能，R7用于防止信号反射，提高电磁干扰功能。第九电阻R9作为SX1262_CS信号的上拉电阻，使得此引脚默认为高电平，避免信号串扰导致通信失败。第八电阻R8作为SX1262_RST信号的上拉电阻，使得此引脚默认为高电平，当网关主控需要复位此第三收发器U4时才输出低电平到此引脚。

请一并参阅图6，所述射频模块300包括射频前端芯片U5、第一滤波器U6、第二滤波器U7、第三滤波器U8、天线接口ANT1、第五电感L5、第六电感L6、第七电感L7、第八电感L8、第九电感L9、第十电感L10、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第十五电容C15、第十六电容C16和磁珠FB；

所述第一滤波器U6的IN脚连接第一收发器U2的RFO脚，第一滤波器U6的OUT脚连接射频前端芯片U5的TX脚，第二滤波器U7的IN脚连接射频前端芯片U5的RX脚，第二滤波器U7的OUT脚连接第九电容C9的一端、第十电容C10的一端和第十一电容C11的一端；第九电容C9的另一端连接第五电感L5的一端和第一收发器U2的RFI_N脚，第五电感L5的另一端连接第十二电容C12的一端和第一收发器U2的RFI_P脚，第十电容C10的另一端连接第六电感L6的一端和第二收发器U3的RFI_N脚，第六电感L6的另一端连接第十三电容C13的一端和第二收发器U3的RFI_P脚，第十一电容C11的另一端连接第十四电容C14的一端和第十五电容C15的一端，第十四电容C14的另一端连接第七电感L7的一端和第三收发器U4的RFI_N脚，第七电感L7的另一端连接第十六电容C16的一端和第三收发器U4的RFI_P脚；第一滤波器U6的GND脚、第二滤波器U7的GND脚和第三滤波器U8的GND脚、第十二电容C12的另一端、第十三电容C13的另一端、第十五电容C15的另一端和第十六电容C16的另一端均接地；射频前端芯片U5的CSD脚、CPS脚、CTX脚与LoRa基带芯片U1的RADIO_CTRL0脚、RADIO_CTRL4脚、RADIO_CTRL2脚一对一连接；射频前端芯片U5的LNA_IN脚、RX_FLT脚与第三滤波器U8的OUT脚、IN脚一对一连接；第三滤波器U8的GND脚和射频前端芯片U5的GND脚均接地，射频前端芯片U5的ANT脚连接天线接口ANT1；射频前端芯片U5的TX_IN脚通过第八电感L8连接射频前端芯片U5的PA_OUT脚和第九电感L9的一端；射频前端芯片U5的VCC0脚连接第九电感L9的另一端、第四供电端(提供第四电压VCC_FEM，其由接口模块100提供的输入电压VIN经过磁珠FB后产生)、第十电感L10的一端和磁珠FB的一端；射频前端芯片U5的VCC1脚连接第十电感L10的另一端，射频前端芯片U5的EPAD脚接地，磁珠的另一端连接接口模块100。

其中，所述射频前端芯片U5的型号优选为SKY66423-11或SKY66420-11，其内部集成了功率放大器，低噪声放大器，射频开关等器件；LoRa基带芯片U1可通过IO口控制射频开关。第一滤波器U6为发射声表波滤波器，第二滤波器U7是第二接收信号声表波滤波器，第三滤波器U8是第一接收信号声表波滤波器。

第一收发器U2传输的发射信号经过匹配网络，发射声表波滤波器，过滤无用信号后进入射频前端芯片U5，经过功率放大器放大，通过控制射频开关使放大后发射信号到达天线接口ANT1发射。同时，天线接口ANT1上的天线接收的LoRa信号经过LC滤波网络后输入至射频前端芯片U5，经过射频前端芯片U5内部的射频开关，通过RX_FLT脚输出到第一接收声表波滤波器，再经过LNA_IN脚输入至内部的低噪声放大器，再通过RX脚输出到第二接收声表波滤波器，同时传输给3个LoRa的收发器(U2～U4)。

所述射频模块300还包括第十一电感L11、第十二电感L12、第十七电容C17、第十八电容C18、第十九电容C19、第二十电容C20、第二十一电容C21、第二十二电容C22、第十电阻R10和第十一电阻R11组成的匹配网络；所述第十一电感L11的一端连接第十七电容C17的一端和第一收发器U2的RFO脚；第十一电感L11的另一端连接第十七电容C17的另一端、第十八电容C18的一端和第十九电容C19的一端；第十九电容C19的另一端通过第十二电感L12连接第二十电容C20的一端和第一滤波器U6的IN脚，第二十一电容C21的一端连接第十电阻R10的一端和第一滤波器U6的OUT脚，第二十一电容C21的另一端连接第十一电阻R11的一端和第二十二电容C22的一端，第二十二电容C22的另一端连接射频前端芯片U5的TX脚；第十八电容C18的另一端、第二十电容C20的另一端、第十电阻R10的另一端和第十一电阻R11的另一端均接地。

其中，第十一电感L11、第十二电感L12、第十七电容C17至第二十电容C20作为第一滤波器U6的射频输出匹配网络。第二十一电容C21、第十电阻R10和第十一电阻R11可作为π型衰减网络，降低进入射频前端芯片U5的功率。第二十二电容C22作为隔直电容。

所述射频模块300还包括第十三电感L13、第十四电感L14、保护二极管D2(双向击穿二极管)、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26和第二十七电容C27组成的LC滤波网络；所述第十三电感L13的一端连接射频前端芯片U5的ANT脚、第二十三电容C23的一端和第二十四电容C24的一端；第十三电感L13的另一端连接第二十四电容C24的另一端、第十四电感L14的一端和第二十五电容C25的一端；第十四电感L14的另一端连接第二十六电容C26的一端和第二十七电容C27的一端，第二十七电容C27的另一端连接保护二极管D2的一端和天线接口ANT1；第二十三电容C23的另一端、第二十五电容C25的另一端、第二十六电容C26的另一端和保护二极管D2的另一端均接地。

其中，第二十三电容C23、第二十四电容C24和第十三电感L13组成第一级滤波器，主要滤除射频信号的二次谐波信号，避免干扰到其他工作频率的设备。第二十五电容C25、第十四电感L14和第二十六电容C26作为第二级滤波器，主要滤除三次及以上的谐波信号，避免干扰到其他工作频率的设备。

所述射频模块300还包括第十五电感L15、第二十八电容C28、第二十九电容C29、第三十电容C30、第三十一电容C31和第三十二电容C32；所述第十五电感L15的一端连接第二十八电容C28的一端和射频前端芯片U5的TX_IN脚，第十五电感L15的另一端连接第八电感L8的一端和第二十九电容C29的一端，第八电感L8的另一端连接第九电感L9的一端，第三十电容C30的一端连接第九电感L9的另一端和VCC_FEM，第三十一电容C31连接在射频前端芯片U5的EPAD脚与第十电感L10的一端之间，第三十二电容C32连接在磁珠FB的一端和地之间；第二十八电容C28的另一端、第二十九电容C29的另一端、第三十电容C30的另一端均接地。

其中，第八电感L8、第二十九电容C29、第十五电感L15和第二十八电容C28作为射频前端芯片U5的功率放大器的输出匹配网路，用于阻抗匹配。第九电感L9和第三十电容C30作为功率放大器输出的电源偏置。磁珠FB、第三十二电容C32、第三十一电容C31和第十电感L10作为射频前端芯片U5电源的滤波网络，保证电源稳定且无干扰。

所述射频前端芯片U5的CSD脚、CPS脚、CTX脚，可分别通过由一电阻和一电容组成的RC滤波器与LoRa基带芯片U1的对应引脚连接，如图6所示，CSD脚、CPS脚、CTX脚分别通过一电阻连接LoRa基带芯片U1的对应引脚；CSD脚、CPS脚、CTX脚还分别通过一电容接地，3个电阻的阻值均优选为100RΩ，3个电容的容值均优选为56pF。

在具体实施时，在USB版本上还设有协处理模块500，SPI版本没有；基于USB版本，请一并参阅图7，所述协处理模块500包括协处理器U9、晶振Y1、第三十三电容C33、第三十四电容C34，所述协处理器U9的PC14_OSC32_IN脚连接晶振Y1的一端和第三十三电容C33的一端，协处理器U9的PC15_OSC32_OUT脚连接晶振Y1的另一端和第三十四电容C34的一端，第三十三电容C33的另一端连接第三十四电容C34的另一端和地。所述协处理器U9的PD0_OSC_IN脚、PA5脚、PA6脚、PA7脚、PC4脚、PC5脚、PA15脚、PB3脚与LoRa基带芯片U1的RADIO_A_CLK_I脚、HOST_SCK脚、HOST_MISO脚、HOST_MOSI脚、HOST_CSN脚、RESET脚、GPIO8脚、PPS脚一对一连接；协处理器U9的PA0_WKUP脚、PA8脚、PB5脚、PB4脚与第三收发器U4的BUSY脚、NRESET脚、NSS脚、DIO1脚一对一连接；协处理器U9的PB3脚连接LoRa基带芯片U1的PPS脚和接口模块100；

其中STM32_SCK信号、STM32_MISO信号、STM32_MOSI信号、1302_CS信号和SX1262_CS信号对应连接到LoRa基带芯片U1和第三收发器U4，用于协处理器U9通过SPI总线与LoRa基带芯片和第三收发器通信。同时，在USB版本中，LoRa基带芯片和第三收发器的信号将不会再连接到接口模块，只会连接到协处理器U9上。1302_RESET信号用于协处理器U9控制LoRa基带芯片中的复位信号。SX1262_RST信号也是用于U9控制LoRa基带芯片的复位信号。SX1262_BUSY信号和SX1262_IO1信号用于U9读取第三收发器的状态。SX1302_GPIO8信号用于U9读取LoRa基带芯片的状态。PPS信号用于接入由外部定位模块提供的1PPS信号，实现LoRa定位功能。DM信号，DP信号作为USB总线信号，用于连接外部网关主控。I2C_SCL信号，I2C_SDA信号作为I2C总线信号，用于连接温度传感器，具体实施时可分别通过一电阻输入第一电压VCCIO来进行上拉，避免无温度检测时信号串扰。

请一并参阅图8(电路板的正面示意图)和图9(电路板的背面示意图)，电路板上各个模块、元件的位置设置仅为示例，在具体实施时可根据需求布局，例如，温度传感器位于LoRa基带芯片U1的背面，这样能更贴近LoRa基带芯片，获取到更真实的温度数据，温度校准的结果可以更准确；此处仅示出与本实施例相关的器件，电路板上的其他器件为现有技术，此处不做赘述。

综上所述，本实用新型提供的具有温度补偿的LoRa收发模组，采用SX1302系列或SX1303系列的LoRa基带芯片来作为LoRa网关的核心控制，与现有技术相比，降低了网关的功耗且发热量更低，无需额外设置散热措施。同时，采用了标准的Mini-PCIe接口，降低了网关的设计难度，可极大提高项目研发速度；便于集成到网关主板中，安装拆卸更换方便。将温度传感器与LoRa基带芯片背靠背，用该温度传感器作为补偿，可用于校准节点发的LoRa信号强度，结合全球定位系统的信号还可实现LoRa节点精准定位。LoRa收发模组内部集成射频前端芯片，可在符合国家法规的前提下，增加发射功率以达到覆盖面更广的目的；同时监听8个信道也可以增加LoRa网络的覆盖面。

以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种具有温度补偿的LoRa收发模组，与网关主板上的网关主控连接，其特征在于，包括一电路板，所述电路板上集成有接口模块、主控模块、射频模块和温度模块；所述接口模块连接主控模块和温度模块，主控模块连接射频模块；

所述接口模块将网关主控输出的LoRa信号传输给主控模块，主控模块对LoRa信号进行调制并传输给射频模块，还监听当前信道的占用状态，在当前信道空闲时控制射频模块进行发射；

所述射频模块将接收的信号传输给主控模块进行解调，主控模块将解调获得的LoRa信号通过接口模块传输给网关主控；

所述温度模块用于监控当前环境温度并通过接口模块传输给网关主控进行温度补偿。

2.根据权利要求1所述的具有温度补偿的LoRa收发模组，其特征在于，所述主控模块包括LoRa主控电路、第一LoRa收发电路、第二LoRa收发电路和第三LoRa收发电路；所述主控电路连接第一LoRa收发电路、第二LoRa收发电路、第三LoRa收发电路和接口模块；第一LoRa收发电路、第二LoRa收发电路和第三LoRa收发电路均连接射频模块；

所述LoRa主控电路用于调制和解调LoRa信号；

所述第一LoRa收发电路将LoRa主控电路调制的LoRa信号转换成模拟信号，传输给射频模块发射；

所述第一LoRa收发电路和第二LoRa收发电路将射频模块接收的信号转化成数字信号并传输给LoRa主控电路；

所述第三LoRa收发电路用于在发射LoRa信号前监听当前信道的占用状态并控制发射模块的信号发射状态。

3.根据权利要求2所述的具有温度补偿的LoRa收发模组，其特征在于，所述网关主控上设有USB接口时，还包括协处理模块，所述协处理模块连接第三LoRa收发电路、LoRa主控电路和接口模块；

所述协处理模块将LoRa收发模组的SPI信号转化成USB信号、与设有USB接口的网关主控进行通信。

4.根据权利要求2所述的具有温度补偿的LoRa收发模组，其特征在于，所述LoRa主控电路包括LoRa基带芯片、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第一二极管；

所述LoRa基带芯片的HOST_CSN脚连接第一电阻的一端和接口模块，第一电阻的另一端连接第一供电端；LoRa基带芯片的HOST_MISO脚、HOST_MOSI脚、HOST_SCK脚和GPIO7脚均连接接口模块和第三LoRa收发电路；LoRa基带芯片的VCC_CORE脚连接第二供电端；LoRa基带芯片的RESET脚连接第一电容的一端、第二电阻的一端和第一二极管的负极；第一电容的另一端通过第三电阻连接第一供电端，第二电阻的另一端接地，第一二极管的正极连接接口模块；LoRa基带芯片的PPS脚连接接口模块，LoRa基带芯片的RADIO_CTRL0脚通过第四电阻连接第一供电端；LoRa基带芯片的RADIO_CTRL0脚、RADIO_CTRL2脚和RADIO_CTRL4脚均连接射频模块；LoRa基带芯片的RADIO_CTRL3脚、RADIO_A_IQ3脚、RADIO_A_MISO脚、RADIO_A_CLK_I脚、RADIO_A_IQ0脚、RADIO_A_IQ1脚、RADIO_A_IQ4脚、RADIO_A_IQ2脚、RADIO_A_SCK脚、RADIO_A_MOSI脚和RADIO_A_CSN脚均连接第一LoRa收发电路；LoRa基带芯片的VCC_IO脚连接第一供电端；LoRa基带芯片的RADIO_B_CSN脚、RADIO_B_MOSI脚、RADIO_B_SCK脚、RADIO_CTRL9脚、RADIO_B_IQ3脚、RADIO_B_MISO脚、RADIO_B_CLK_I脚、RADIO_B_IQ0脚、RADIO_B_IQ1脚、RADIO_B_IQ4脚和RADIO_B_IQ2脚均连接第二LoRa收发电路；LoRa基带芯片的GND脚和SP_UALID脚均接地。

5.根据权利要求4所述的具有温度补偿的LoRa收发模组，其特征在于，所述第一LoRa收发电路包括第一收发器、第一电感、第二电感、第二电容、第三电容、第四电容和第五电阻；

所述第一收发器的VR_PA脚连接第一电感的一端和第二电容的一端，第一收发器的VDD_IN脚连接第三供电端，第一收发器的XTA脚通过第三电容连接第五电阻的一端，第五电阻的另一端输入时钟信号，第一收发器的VREG脚连接第三供电端和第二电感的一端，第一收发器的DCC_SW脚连接第二电感的另一端；第一收发器的VBAT_RF脚连接第一收发器的VBAT_DIO脚、第四电容的一端和第三供电端；所述第一收发器的DIO3脚、DIO5脚、DIO2 脚、DIO1脚、BUSY脚、NRESET脚、MISO脚、MOSI脚、SCK脚、NSS脚、DIO4脚与LoRa基带芯片的RADIO_A_IQ2脚、RADIO_A_IQ4脚、RADIO_A_IQ1脚、RADIO_A_IQ0脚、RADIO_A_CLK_I脚、RADIO_CTRL3脚、RADIO_A_MISO脚、RADIO_A_MOSI脚、RADIO_A_SCK脚、RADIO_A_CSN脚、RADIO_A_IQ3脚一对一连接；第一收发器的RFI_P脚和RFI_N脚均连接射频模块，第一收发器的RFO脚连接第一电感的另一端和射频模块；第二电容的另一端、第四电容的另一端、第一收发器的GND脚和第一收发器的PAD脚均接地。

6.根据权利要求5所述的具有温度补偿的LoRa收发模组，其特征在于，所述第二LoRa收发电路包括第二收发器、第三电感、第五电容、第六电容和第六电阻；

所述第二收发器的VDD_IN脚连接第三供电端，第二收发器的XTA脚通过第五电容连接第六电阻的一端，第六电阻的另一端输入时钟信号，第二收发器的VREG脚连接第三供电端和第三电感的一端，第二收发器的DCC_SW脚连接三电感的另一端；第二收发器的VBAT_RF脚连接第二收发器的VBAT_DIO脚、第六电容的一端和第三供电端；所述第二收发器的DIO3脚、DIO5脚、DIO2脚、DIO1脚、BUSY脚、NRESET脚、MISO脚、MOSI脚、SCK脚、NSS脚、DIO4脚与LoRa基带芯片1的RADIO_B_IQ2脚、RADIO_B_IQ4脚、RADIO_B_IQ1脚、RADIO_B_IQ0脚、RADIO_B_CLK_I脚、RADIO_CTRL9脚、RADIO_B_MISO脚、RADIO_B_MOSI脚、RADIO_B_SCK脚、RADIO_B_CSN脚、RADIO_B_IQ3脚一对一连接；第二收发器的RFI_P脚和RFI_N脚均连接射频模块；第六电容的另一端、第二收发器的GND脚和第二收发器的PAD脚均接地。

7.根据权利要求6所述的具有温度补偿的LoRa收发模组，其特征在于，所述第三LoRa收发电路包括第三收发器、第四电感、第七电容、第八电容、第七电阻、第八电阻和第九电阻；

所述第三收发器的VDD_IN脚、VBAT脚和VBAT_IO脚均连接第三供电端，第三收发器的XTA脚通过第七电容连接第七电阻的一端，第七电阻的另一端输入时钟信号，第三收发器的VREG脚连接第四电感的一端和第八电容的一端，第三收发器的DCC_SW脚连接第四电感的另一端；第三收发器的DIO2脚、DIO1脚、BUSY脚、NRESET脚、MIOS脚、MOSI脚、SCK脚、NSS脚均连接接口模块；第三收发器的BUSY脚还连接协处理模块，第三收发器的NRESET脚还连接第八电阻的一端，第三收发器的NSS脚还连接第九电阻的一端，第八电阻的另一端和第九电阻的另一端均连接第三供电端；所述第三收发器的DIO1脚、MIOS脚、MOSI脚、SCK脚还与LoRa基带芯片的GPIO7脚、HOST_MISO脚、HOST_MOSI脚、HOST_SCK脚一对一连接；第三收发器的RFI_P脚和RFI_N脚均连接射频模块；第八电容的另一端、第三收发器的GND脚和PAD脚均接地。

8.根据权利要求7所述的具有温度补偿的LoRa收发模组，其特征在于，所述射频模块包括射频前端芯片、第一滤波器、第二滤波器、第三滤波器、天线接口、第五电感、第六电感、第七电感、第八电感、第九电感、第十电感、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容、第十五电容、第十六电容和磁珠；

所述第一滤波器的IN脚连接第一收发器的RFO脚，第一滤波器的OUT脚连接射频前端芯片的TX脚，第二滤波器的IN脚连接射频前端芯片的RX脚，第二滤波器的OUT脚连接第九电容的一端、第十电容的一端和第十一电容的一端；第九电容的另一端连接第五电感的一端和第一收发器的RFI_N脚，第五电感的另一端连接第十二电容的一端和第一收发器的RFI_P脚，第十电容的另一端连接第六电感的一端和第二收发器的RFI_N脚，第六电感的另一端连接第十三电容的一端和第二收发器的RFI_P脚，第十一电容的另一端连接第十四电容的一端和第十五电容的一端，第十四电容的另一端连接第七电感的一端和第三收发器的RFI_N脚，第七电感的另一端连接第十六电容的一端和第三收发器的RFI_P脚；第一滤波器的GND脚、第二滤波器的GND脚和第三滤波器的GND脚、第十二电容的另一端、第十三电容的另一端、第十五电容的另一端和第十六电容的另一端均接地；射频前端芯片的CSD脚、CPS脚、CTX脚与LoRa基带芯片的RADIO_CTRL0脚、RADIO_CTRL4脚、RADIO_CTRL2脚一对一连接；射频前端芯片的LNA_IN脚、RX_FLT脚与第三滤波器的OUT脚、IN脚一对一连接；第三滤波器的GND脚和射频前端芯片的GND脚均接地，射频前端芯片的ANT脚连接天线接口；射频前端芯片的TX_IN脚通过第八电感连接射频前端芯片的PA_OUT脚和第九电感的一端；射频前端芯片的VCC0脚连接第九电感的另一端、第四供电端、第十电感的一端和磁珠的一端；射频前端芯片的VCC1脚连接第十电感的另一端，射频前端芯片的EPAD脚接地，磁珠的另一端连接接口模块。

9.根据权利要求8所述的具有温度补偿的LoRa收发模组，其特征在于，所述射频模块还包括第十一电感、第十二电感、第十七电容、第十八电容、第十九电容、第二十电容、第二十一电容、第二十二电容、第十电阻和第十一电阻；

所述第十一电感的一端连接第十七电容的一端和第一收发器的RFO脚；第十一电感的另一端连接第十七电容的另一端、第十八电容的一端和第十九电容的一端；第十九电容的另一端通过第十二电感连接第二十电容的一端和第一滤波器的IN脚，第二十一电容的一端连接第十电阻的一端和第一滤波器的OUT脚，第二十一电容的另一端连接第十一电阻的一端和第二十二电容的一端，第二十二电容的另一端连接射频前端芯片的TX脚；第十八电容的另一端、第二十电容的另一端、第十电阻的另一端和第十一电阻的另一端均接地。

10.根据权利要求8所述的具有温度补偿的LoRa收发模组，其特征在于，所述射频模块还包括第十三电感、第十四电感、保护二极管、第二十三电容、第二十四电容、第二十五电容、第二十六电容和第二十七电容；

所述第十三电感的一端连接射频前端芯片的ANT脚、第二十三电容的一端和第二十四电容的一端；第十三电感的另一端连接第二十四电容的另一端、第十四电感的一端和第二十五电容的一端；第十四电感的另一端连接第二十六电容的一端和第二十七电容的一端，第二十七电容的另一端连接保护二极管的一端和天线接口；第二十三电容的另一端、第二十五电容的另一端、第二十六电容的另一端和保护二极管的另一端均接地。

Images