CN218240429U

CN218240429U - 一种可测试宽带的放大器

Info

Publication number: CN218240429U
Application number: CN202222444762.3U
Authority: CN
Inventors: 何资星; 张玲玲; 郭凤丽
Original assignee: Wuxi Hope Microelectronics Co ltd
Current assignee: Wuxi Hope Microelectronics Co ltd
Priority date: 2022-09-15
Filing date: 2022-09-15
Publication date: 2023-01-06
Anticipated expiration: 2032-09-15

Abstract

本实用新型涉及核辐射探测领域，尤其涉及一种可测试宽带的放大器。包括电流脉冲生成模块和放大模块，所述电流脉冲生成模块与放大模块连接，所述电流脉冲生成模块能够生成电流脉冲信号，以模拟半导体探测器产生的信号；所述电流脉冲生成模块包括分压电路和耦合电路，所述分压电路的输出端与所述耦合电路的输入端连接，所述耦合电路的输出端与所述放大模块连接，所述分压电路的输入端与脉冲信号发生器连接，输入脉冲电压信号。本实用新型设计加入了电流脉冲生成模块，生成脉冲电流，以模拟半导体探测器产生的信号，从而对宽带前置放大电路进行实时测试，避免了再设计专门的测试电路板。

Description

一种可测试宽带的放大器

技术领域

本实用新型涉及核辐射探测领域，尤其涉及一种可测试宽带的放大器。

背景技术

在核辐射探测系统中，半导体探测器输出信号实质上是微弱的电流脉冲信号，因此其相应的前置放大器输入端的噪声与干扰会对探测器输出信号的测量带来影响。

为了有效评估前置放大器的实际性能，通常需要搭配使用专门的测试电路板，这将额外增加探测器的实际体积，不利于小型化设计。常用测试方法是通过采用脉冲电压信号搭配测试电容输入对前置放大电路进行测试，但该方法无法直接模拟实际信号的电流脉冲宽度信息，无法直接反映前置放大器的测量带宽范围。

此外，在进行前置放大电路核心运放芯片选择时，通常需要运放芯片有足够的增益、较大的带宽以及尽量小的电流噪声的。为了达到这些性能要求，目前，大部分低噪声半导体前置放大电路的输入端采用结型场效应晶体管配合高速运算芯片构成前置放大电路。这样的结构可同时利用结型场效应晶体管的低输入噪声、较高跨导特点与高速运算放大器的高增益、带宽特点，但采用结型场效应晶体管，将额外增加探测器电路体积。

发明内容

本实用新型提供了一种可测试宽带的放大器，解决了至少一种现有技术中存在的技术问题。

本实用新型提供的一个技术方案如下：一种可测试宽带的放大器，包括电流脉冲生成模块和放大模块，所述电流脉冲生成模块与放大模块连接，所述电流脉冲生成模块能够生成电流脉冲信号，以模拟半导体探测器产生的信号；

所述电流脉冲生成模块包括分压电路和耦合电路，所述分压电路的输出端与所述耦合电路的输入端连接，所述耦合电路的输出端与所述放大模块连接，所述分压电路的输入端输入脉冲电压信号，所述分压电路的输入端与脉冲信号发生器连接。

进一步地，所述分压电路包括第一分压电阻和第二分压电阻，所述第一分压电阻的一端与所述第二分压电阻的一端连接，所述第一分压电阻的另一端输入脉冲电压信号，所述第二分压电阻的另一端连接信号地。

进一步地，所述耦合电路包括精密电阻和耦合电容，所述精密电阻的一端与所述分压电路的输出端连接，所述精密电阻的另一端与所述耦合电容的一端连接，所述耦合电容的另一端与所述放大模块的输入端连接。

进一步地，所述放大模块包括前置放大电路、极零相消电路和滤波成型电路，所述前置放大电路的输入端与电流脉冲生成模块的输出端连接，所述极零相消电路的输入端与所述前置放大电路的输出端连接，所述滤波成型电路的输入端与所述极零相消电路的输出端连接；

所述前置放大电路能够将电流脉冲信号进行一次放大；

所述极零相消电路能够对放大后的电流脉冲信号进行基线恢复；

所述滤波成型电路能够对基线恢复后的电流脉冲信号进行二次放大和滤波。

进一步地，所述前置放大电路包括第一放大器、泄放电阻和积分电容，所述第一放大器的负向输入端分别与所述泄放电阻的一端和积分电容的一端连接，所述泄放电阻的另一端和积分电容的另一端均与所述第一放大器的输出端连接，所述第一放大器的正向输入端连接信号地。

进一步地，所述极零相消电路包括第一电阻和第一电容，所述第一电阻的一端与所述第一电容的一端连接，所述第一电阻的另一端与所述第一电容的另一端连接，所述第一电容的一端与所述前置放大电路的输出端连接，所述第一电容的另一端与所述滤波成型电路的输入端连接。

进一步地，所述滤波成型电路包括第二放大器、第三放大器、第二电阻、第三电阻、第二电容、第四电阻和第五电阻，所述第二放大器的正向输入端连接第三电阻的一端，所述第二放大器的负向输入端分别与第二电阻的一端和第二电容的一端连接，所述第二电阻的另一端和第二电容的另一端均与第二放大器的输出端连接，所述第三放大器的正向输入端与第二放大器的输出端连接，所述第三放大器的负向输入端分别与第四电阻的一端与第五电阻的一端连接，所述第四电阻的另一端连接信号地，第五电阻的另一端连接，所述第三放大器的输出端。

进一步地，所述第一放大器、第二放大器和第三放大器均采用AD8066芯片。

本实用新型的有益效果：本实用新型设计加入了电流脉冲生成模块，生成电流脉冲信号，以模拟半导体探测器产生的信号，从而对宽带前置放大电路进行实时测试，避免了再设计专门的测试电路板。同时可以直接模拟测试实际信号的电流脉冲宽度信息。本实用新型的放大模块直接采用双路宽带低噪声放大芯片设计，实现了放大电路与滤波成形电路集一体设计，简化了电路结构，便于小型化设计，同时也满足探测器高增益宽带、低噪声测量需求。

附图说明

图1为本实用新型的结构框图。

图2为本实用新型电流脉冲生成模块示意图。

图3为本实用新型放大模块示意图。

图4为本实用新型放大器本底波形。

图5为本实用新型模拟²⁴¹Am和¹³⁷Cs输出波形图。

图6为本实用新型宽带测试结果拟合图。

图7为本实用新型的流程图。

具体实施方式

为了使本领域技术人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

在本实用新型的实施例中，图1是根据本实用新型一种可测试宽带的放大器结构提供的结构框图，图2是根据电流脉冲生成模块提供的解耦股示意图，图3是根据放大模块提供的结构示意图。具体如图1所示，本实用新型具体包括两个部分，电流脉冲生成模块1和放大模块2，所述电流脉冲生成模块1的输出端与放大模块2的输入端连接，所述电流脉冲生成模块1能够根据脉冲信号发生器3发出的脉冲电压信号，生成电流脉冲信号，以模拟半导体探测器产生的信号。

具体的，如图2所示，电流脉冲生成模块1包括分压电路和耦合电路，所述分压电路的输出端与所述耦合电路的输入端连接，所述耦合电路的输出端与所述放大模块2连接，所述分压电路的输入端与脉冲信号发生器3连接，输入脉冲电压信号。分压电路用于减小脉冲信号发生器3发出的脉冲电压信号，以使脉冲电压信号的电压与半导体探测器产生的信号的相等。耦合电路用于将分压电路与放大模块2耦合连接，提高连接稳定性。

在本实用新型的一个实施例中，分压电路包括第一分压电阻R1和第二分压电阻R2，所述第一分压电阻R1的一端与所述第二分压电阻R2的一端连接，所述第一分压电阻R1的另一端输入脉冲电压信号，所述第二分压电阻R2的另一端连接信号地。

在本实用新型的一个实施例中，所述耦合电路包括精密电阻R3和耦合电容C1，所述精密电阻R3的一端与所述分压电路的输出端连接，所述精密电阻R3的另一端与所述耦合电容C1的一端连接，所述耦合电容C1的另一端与所述放大模块2的输入端连接。所述电流脉冲生成模块1通过脉冲信号发生器3产生的脉冲电压信号后，依次连接分压电路、精密电阻相连后，通过AC耦合电容接入放大模块2信号输入端，用于直接模拟半导体探测器产生的电流脉冲信号。

在本实用新型的一个实施例中，如图3所示，所述放大模块2包括前置放大电路、极零相消电路和滤波成型电路，所述前置放大电路的输入端与电流脉冲生成模块1的输出端连接，所述极零相消电路的输入端与所述前置放大电路的输出端连接，所述滤波成型电路的输入端与所述极零相消电路的输出端连接；所述前置放大电路能够将电流脉冲信号进行一次放大；所述极零相消电路能够对放大后的电流脉冲信号进行基线恢复；所述滤波成型电路能够对基线恢复后的电流脉冲信号进行二次放大和滤波。

具体地，所述前置放大电路包括第一放大器A1、泄放电阻Rf和积分电容Cf，所述第一放大器A1的负向输入端分别与所述泄放电阻Rf的一端和积分电容Cf的一端连接，所述泄放电阻Rf的另一端和积分电容Cf的另一端均与所述第一放大器A1的输出端连接，所述第一放大器A1的正向输入端连接信号地。所述前置放大电路的正向输入端接地，输出端接入滤波成形电路。所述的前置放大电路由第一放大器A1、积分电容Cf与泄放电阻Rf组成，能够对输入信号进行初步放大。

所述极零相消电路包括第一电阻Rp和第一电容C0，所述第一电阻Rp的一端与所述第一电容C0的一端连接，所述第一电阻Rp的另一端与所述第一电容C0的另一端连接，所述第一电容C0的一端与所述前置放大电路的输出端连接，所述第一电容C0的另一端与所述滤波成型电路的输入端连接。极零相消电路由第一电阻Rp和第一电容C0组成，用于恢复输出信号基线。

所述滤波成型电路包括第二放大器A2、第三放大器A3、第二电阻RS、第三电阻R0、第二电容CS、第四电阻R4和第五电阻R5，所述第二放大器A2的正向输入端连接第三电阻R0的一端，所述第二放大器A2的负向输入端分别与第二电阻RS的一端和第二电容CS的一端连接，所述第二电阻RS的另一端和第二电容CS的另一端均与第二放大器A2的输出端连接，所述第三放大器A3的正向输入端与第二放大器A2的输出端连接，所述第三放大器A3的负向输入端分别与第四电阻R4的一端与第五电阻R5的一端连接，所述第四电阻R4的另一端连接信号地，第五电阻R5的另一端连接，所述第三放大器A3的输出端。所述滤波成型电路用于抑制噪声以及稳定波形，同时对信号进行二次放大。

所述第一放大器A1、第二放大器A2和第三放大器A3均采用AD8066芯片。其中第一放大器A1、第二放大器A2采用双通道芯片AD8066，使得前置放大放大电路与滤波成形电路集于一体。

在本实用新型的另一个技术方案中，提供了一种放大器测试方法，运用于上述任一所述的可测试宽带的放大器中，图7是根据本实用新型的流程提供的流程图。

S10：获取射线的射线电荷量，调整脉冲信号发生器3发出的脉冲信号的脉冲电压与脉冲宽度，使得电流脉冲生成模块1输出信号的电荷量与射线电荷量相等。

具体包括：

S101：确定射线的射线电荷量。

在测试能量的范围内，依据公式1换算的射线的所携带的输入电荷量，

其中，E为输入信号的能量，w_e为产生电子-空穴对所需的平均电离能，e^-为一个电子的电荷量。

S102：确定测试输入的电荷量。

依据公式2，通过调节信号发生器参数，来确定一组电荷量，并使得获得的该组电荷量与步骤1中所获得的一组电荷量相同。

其中，V_test为信号发生器电压脉冲幅度，R3为精密电阻，R1、R2为分压电阻，t_w为信号发生器电压脉冲宽度。

S20：调整脉冲信号发生器3发出的脉冲信号的脉冲宽度，以生成不同脉冲宽度的脉冲信号，分别进行测试；

在同一组输入电荷量下，调节信号发生器电压脉冲幅度以分别对不同脉冲宽度t_w的测试信号进行电路测试。

S30：将同一电荷量、不同脉冲宽度的脉冲信号输入放大器，分别记录放大器输出波形的电压幅度和波形脉宽。

确定好信号发生器电压脉冲幅度以及脉冲宽度后，将脉冲发生器的输出电压信号经过精密电阻R3后，使得电压脉冲信号转换成电流脉冲信号，并接入前置放大电路反向输入端中。在同一组输入电荷量下，调节信号发生器电压脉冲幅度以分别对不同的脉冲宽度tw的测试信号进行电路测试，使用示波器分别观察记录前置放大电路以及滤波成型电路的输出波形电压幅度以及波形脉宽。

半导体探测器输出信号可视为一个最大宽度为tw的微弱电流脉冲信号i，其所携带的电荷量Qi可依靠公式表示：

电荷量Qi的大小与入射粒子损耗的能量成比例。因此，可以通过电荷量Qi的大小来表示入射粒子的能量。以Si-PIN探测器为例，在对其输出信号进行测量时，需要对其输出所携带的电荷量Qi及信号电流脉宽tw的范围进行分析。考虑到Si-PIN半导体探测器的主要应用于在室温下γ射线探测，根据公式1可以得到γ射线能量输入范围为10keV～2MeV所携带的电荷量Qi。

其中，E为输入信号的能量/eV，we为产生电子-空穴对所需的平均电离能/eV，e-为一个电子的电荷量。

考虑到硅半导体探测器的平均电离能为3.62eV，因此，由公式1可知，硅半导体探测器电路信号的输入电荷范围约在0.5fC-88fC之间。

而信号电流脉宽tw主要由硅半导体探测器接收信号的电荷收集时间决定，即输入信号的上升时间。其中电子和空穴的电荷收集时间分别由公式3与公式4表示。

其中，x表示为吸收射线处距离n+电极的距离，w表示为探测器耗尽层厚度，μn为电子的迁移率，μp为空穴的迁移率，Eg为电场强度。

对于硅半导体探测器而言，当电场强度足够强时，电子-空穴对饱和后的速率为107cm/s。而本实施例中使用的Si-PIN半导体探测器的耗尽层厚度为300um，可得到其饱和收集时间tmax为3ns。考虑到探测系统低功耗需求，探测器反向偏置电压较低，导致实际收集时间tmax约在几十至几百ns内。同时，针对硅半导体探测器电路信号的电荷输入范围，以tw为30ns为例，由公式5可以得到信号收集时间内的平均电流ip的范围约为14.4nA～4.27μA。

根据上述，本实用新型在具体实施测量时，实际电荷收集时间tmax约在几十至几百ns范围内。以tw为30ns为例，其收集时间内平均电流ip的范围为14.4nA～4.27μA的输入信号时，选择的放大器带宽应大于33MHz，同时为了降低放大器电流噪声的干扰，选择运放的电流噪声应在pA量级。通过综合考虑后，本实用新型选择直接采用高速低噪声双路运放芯片AD8066构成前置放大电路，该芯片输入端采用JFET输入，输入偏置电流仅为2pA，输入失调电压仅为400μV，同时增益带宽达145MHz，简化了电路结构，同时也满足Si-PIN半导体探测器高增益宽带、低噪声测量需求。

接着，为了电路一致性，滤波成形电路以AD8066作为核心运放芯片，其中利用该芯片双通道设计，使得第一级放大电路与滤波成形电路集于一体，进一步减少了探测装置体积。

接着，本实用新型依据图2所示电路，直接模拟测试脉冲电流信号输入。结合公式1与公式2分别对241Am源59.5keVγ射线与137Cs源662keVγ射线输入进行模拟测试，再使用示波器观察二次放大电路的输出电压Vout的波形。

图4为本实用新型放大器本底波形，如图5所示，分别为本实施例中，宽带前置放大器的本底噪声以及241Am源和137Cs源二次放大电路输出波形。在室温工作环境下，测试电路的本底噪声的均方根约为3.35mV，其电子学等效噪声电荷约为0.15fC。由图6显示，模拟测试Am源和Cs源的输出波形的波形成形时间约为2.5μs。因此，本实用新型的可测试宽带半导体探测电路具有低噪声以及快速响应性。

接着，依据公式2获得的硅半导体探测器的输入电荷范围，选择一组输入电荷量，在本实例中，分别为0.5fC、1fC、3fC、5fC、10fC、20fC、50fC、70fC以及100fC。

接着，依据使用的Si-PIN半导体探测器的饱和收集时间，在同一组输入电荷量下，调节信号发生器电压脉冲幅度以分别对tw为10ns、30ns、以及100ns脉冲宽度的测试信号进行测试。

获得的测试数据拟合结果如图6所示。在0.5-100fC的输入电荷范围内，10ns、30ns、100ns的测试脉宽信号表现出较高的线性拟合度均达到0.999，且放大增益稳定，约为24V/pC，说明可测试电路可直接针对不同电流脉冲宽度的信号进行测试，且测试的宽带前置放大电路时间响应速度可达10ns。

综上，本实用新型可测试性宽带前置放大电路及测试方法提供了一种切实可行的技术方案。前置放大电路采用双路宽带低噪声放大器AD8066设计，简化了电路结构，实现了狭小空间设计。同时可测试电路的加入，使得宽带前置放大电路能直接模拟测试电流脉冲宽度信息。经过电路带宽测试发现，该前置放大电路的时间响应速度可达10ns，且在0.5-100fC的输入电荷范围内，有较高的增益稳定性，具有良好的应用前景。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若对本实用新型的这些修改和变型属于本实用新型权利要求及其同等技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

最后所应说明的是，以上具体实施方式仅用以说明本实用新型的技术方案而非限制，尽管参照实例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。

Claims

1.一种可测试宽带的放大器，其特征在于，包括电流脉冲生成模块（1）和放大模块（2），所述电流脉冲生成模块（1）与放大模块（2）连接，所述电流脉冲生成模块（1）能够生成电流脉冲信号，以模拟半导体探测器产生的信号；

所述电流脉冲生成模块（1）包括分压电路和耦合电路，所述分压电路的输出端与所述耦合电路的输入端连接，所述耦合电路的输出端与所述放大模块（2）连接，所述分压电路的输入端与脉冲信号发生器（3）连接，输入脉冲电压信号。

2.如权利要求1所述的可测试宽带的放大器，其特征在于，所述分压电路包括第一分压电阻（R1）和第二分压电阻（R2），所述第一分压电阻（R1）的一端与所述第二分压电阻（R2）的一端连接，所述第一分压电阻（R1）的另一端输入脉冲电压信号，所述第二分压电阻（R2）的另一端连接信号地。

3.如权利要求1所述的可测试宽带的放大器，其特征在于，所述耦合电路包括精密电阻（R3）和耦合电容（C1），所述精密电阻（R3）的一端与所述分压电路的输出端连接，所述精密电阻（R3）的另一端与所述耦合电容（C1）的一端连接，所述耦合电容（C1）的另一端与所述放大模块（2）的输入端连接。

4.如权利要求1所述的可测试宽带的放大器，其特征在于，所述放大模块（2）包括前置放大电路、极零相消电路和滤波成型电路，所述前置放大电路的输入端与电流脉冲生成模块（1）的输出端连接，所述极零相消电路的输入端与所述前置放大电路的输出端连接，所述滤波成型电路的输入端与所述极零相消电路的输出端连接；

所述前置放大电路能够将电流脉冲信号进行一次放大；

5.如权利要求4所述的可测试宽带的放大器，其特征在于，所述前置放大电路包括第一放大器（A1）、泄放电阻（Rf）和积分电容（Cf），所述第一放大器（A1）的负向输入端分别与所述泄放电阻（Rf）的一端和积分电容（Cf）的一端连接，所述泄放电阻（Rf）的另一端和积分电容（Cf）的另一端均与所述第一放大器（A1）的输出端连接，所述第一放大器（A1）的正向输入端连接信号地。

6.如权利要求4所述的可测试宽带的放大器，其特征在于，所述极零相消电路包括第一电阻（Rp）和第一电容（C0），所述第一电阻（Rp）的一端与所述第一电容（C0）的一端连接，所述第一电阻（Rp）的另一端与所述第一电容（C0）的另一端连接，所述第一电容（C0）的一端与所述前置放大电路的输出端连接，所述第一电容（C0）的另一端与所述滤波成型电路的输入端连接。

7.如权利要求5所述的可测试宽带的放大器，其特征在于，所述滤波成型电路包括第二放大器（A2）、第三放大器（A3）、第二电阻（RS）、第三电阻（R0）、第二电容（CS）、第四电阻（R4）和第五电阻（R5），所述第二放大器（A2）的正向输入端连接第三电阻（R0）的一端，所述第二放大器（A2）的负向输入端分别与第二电阻（RS）的一端和第二电容（CS）的一端连接，所述第二电阻（RS）的另一端和第二电容（CS）的另一端均与第二放大器（A2）的输出端连接，所述第三放大器（A3）的正向输入端与第二放大器（A2）的输出端连接，所述第三放大器（A3）的负向输入端分别与第四电阻（R4）的一端与第五电阻（R5）的一端连接，所述第四电阻（R4）的另一端连接信号地，第五电阻（R5）的另一端连接，所述第三放大器（A3）的输出端。

8.如权利要求7所述的可测试宽带的放大器，其特征在于，所述第一放大器（A1）、第二放大器（A2）和第三放大器（A3）均采用AD8066芯片。