CN218162219U - 负载管理线路与负载管理系统 - Google Patents
负载管理线路与负载管理系统 Download PDFInfo
- Publication number
- CN218162219U CN218162219U CN202222001962.1U CN202222001962U CN218162219U CN 218162219 U CN218162219 U CN 218162219U CN 202222001962 U CN202222001962 U CN 202222001962U CN 218162219 U CN218162219 U CN 218162219U
- Authority
- CN
- China
- Prior art keywords
- branch
- resistor
- voltage
- module
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本申请公开了一种负载管理线路与负载管理系统。负载管理电路包括第一开关支路、储能支路、充放电支路与续流支路。第一开关支路与系统模块、充放电支路及续流支路连接,充放电支路分别与负载模块及储能支路连接,储能支路分别与负载模块、续流支路及系统模块连接。第一开关支路包括NMOS管。NMOS管在第一脉冲信号处于第一电平时导通,在第一脉冲信号处于第二电平时断开。充放电支路在NMOS管导通时被第一电压充电,在NMOS管断开时通过续流支路为负载模块供电。储能支路在NMOS管导通时被第一电压充电,在NMOS管断开时为负载模块供电。通过上述方式,能够通过NMOS管实现降压功能,灵活性与实用性均较强,成本也较低。
Description
技术领域
本申请涉及电子电路技术领域,特别是涉及一种负载管理线路与负载管理系统。
背景技术
在直流电能变换电路或控制装置的开关电源电路中,BUCK电路是一种DC/DC(直流转直流)降压转换器,用于直流到直流的降压变换,主要适用于输入电压高于输出电压的情形。
目前,BUCK电路主要通过两种方式实现,第一种是采用集成的BUCK模块,第二种是采用分立元件实现。
然而,对于第一种而言,集成的BUCK模块,例如LM2596,通常为固定功率输出,并且对输入信号也具有要求,灵活性较差,且只能适用性于较少的应用场景,实用性也较差;对于第二种而言,通常以地作为基准实现降压,就导致必须采用PMOS管,而PMOS管的价格较高,且类型较少。
实用新型内容
本申请旨在提供一种负载管理线路与负载管理系统,本申请能够通过NMOS管实现降压功能,灵活性与实用性均较强,且成本也较低。
为实现上述目的,第一方面,本申请提供一种负载管理电路,连接于系统模块与负载模块之间,所述系统模块的第一端输出第一脉冲信号,所述系统模块的第二端输出第一电压,所述负载管理电路用于响应于所述第一脉冲信号而将所述第一电压降压,以通过降压后的电压为所述负载模块提供工作电压。所述负载管理电路包括:
第一开关支路、储能支路、充放电支路与续流支路;
所述第一开关支路的第一端与所述系统模块的第一端连接,所述第一开关支路的第二端分别与所述充放电支路的第一端及所述续流支路的第一端连接,所述充放电支路的第二端分别与所述负载模块的第一端及所述储能支路的第一端连接,所述储能支路的第二端分别与所述负载模块的第二端、所述续流支路的第二端及所述系统模块的第二端连接;
所述第一开关支路包括NMOS管,所述NMOS管用于在所述第一脉冲信号处于第一电平时导通,所述NMOS管还用于在所述第一脉冲信号处于第二电平时断开,其中,在一个周期内,第一脉冲信号包括第一电平与第二电平;
所述充放电支路用于在所述NMOS管导通时被所述第一电压充电,所述充放电支路还用于在所述NMOS管断开时,通过所述续流支路为所述负载模块供电,以为所述负载模块提供工作电压;
所述储能支路用于在所述NMOS管导通时被所述第一电压充电,所述储能支路还用于在所述NMOS管断开时为所述负载模块供电,以平滑所述负载模块的工作电压。
在一种可选的方式中,所述负载管理电路还包括波形整形支路与第二开关支路;
所述波形整形支路的第一端与所述系统模块的第一端连接,所述波形整形支路的第二端分别与所述第一开关支路的第一端及所述第二开关支路的第一端连接,所述第二开关支路的第二端与所述第一开关支路的第二端连接;
所述波形整形支路用于将所述第一脉冲信号整形为矩形波信号,以通过所述矩形波信号驱动所述第一开关支路导通或断开,其中,所述第一脉冲信号与所述矩形波信号的占空比相同;
所述第二开关支路用于在所述矩形波信号处于第二电平时导通,以加快所述NMOS管断开的速度。
在一种可选的方式中,所述负载管理电路还用于获取所述负载模块第三端输出的工作信号,并基于所述工作信号输出反馈信号至所述系统模块的第三端,所述负载管理电路还包括:
信号处理支路,所述信号处理支路的第一端与所述负载模块的第三端连接,所述信号处理支路的第二端分别与所述信号处理支路的第三端、所述负载模块的第二端及所述系统模块的第二端连接,所述信号处理支路的第四端与所述系统模块的第三端连接;
所述信号处理支路用于在所述工作信号的电压小于所述第一电压时导通,以将所述第一电压输入至所述系统模块的第三端,所述信号处理支路还用于在所述工作信号的电压不小于所述第一电压时断开。
在一种可选的方式中,所述第一开关支路还包括第一电阻与第二电阻;
所述第一电阻的第一端与所述系统模块的第一端连接,所述第一电阻的第二端分别与所述第二电阻的第一端及所述NMOS管的栅极连接,所述第二电阻的第二端与所述NMOS管的源极均接第一地,所述NMOS管的漏极分别与所述充放电支路的第一端及所述续流支路的第一端连接。
在一种可选的方式中,所述储能支路包括第一电容与第二电容;
所述第一电容的第一端分别与所述系统模块的第二端、所述负载模块的第二端及所述续流支路的第一端连接,所述第一电容的第二端分别与所述充放电模块的第二端、所述负载模块的第一端及第二地连接,所述第一电容与所述第二电容并联连接。
在一种可选的方式中,所述充放电支路包括第一电感;
所述第一电感的第一端分别与所述第一开关支路的第二端及所述续流支路的第一端连接,所述第一电感的第二端与所述储能模块的第二端、所述负载模块的第一端连接及第二地连接。
在一种可选的方式中,所述续流支路包括第一二极管;
所述第一二极管的阳极分别与所述第一开关支路的第二端及所述充放电支路的第一端连接,所述第一二极管的阴极分别与所述储能支路的第二端、所述系统模块的第二端及所述负载模块的第二端连接。
在一种可选的方式中,所述波形整形支路包括施密特触发器、第三电阻、第四电阻与第三电容;
所述第三电阻的第一端与所述系统模块的第一端连接,所述第三电阻的第二端分别与所述施密特触发器的输入端及所述第四电阻的第一端连接,所述施密特触发器的电源端分别与所述第三电容的第一端及第二电压连接,所述第三电容的第二端与所述施密特触发器的接地端均接第一地,所述施密特触发器的输出端分别与所述第一开关支路的第一端及所述第二开关支路的第一端连接。
在一种可选的方式中,所述第二开关支路包括开关管、第五电阻与第六电阻;
所述第五电阻的第一端分别与所述波形整形支路的第二端及所述第一开关支路的第一端连接,所述第五电阻的第二端与所述开关管的第一端连接,所述开关管的第二端与所述第六电阻的第一端连接,所述第六电阻的第二端与所述第一开关支路的第三端连接,所述开关管的第三端与第一地连接。
在一种可选的方式中,所述信号处理支路包括光耦、第七电阻、第八电阻与第九电阻,所述光耦包括发光器与受光器;
所述第七电阻的第一端与所述负载模块的第二端连接,所述第七电阻的第二端分别与所述第八电阻的第一端及所述发光器的第一端连接,所述第八电阻的第二端分别与所述发光器的第二端及所述负载模块的第三端连接,所述受光器的第一端与所述系统模块的第二端连接,所述受光器的第二端分别与所述第九电阻的第一端及所述系统模块的第三端连接,所述第九电阻的第二端接第一地。
第二方面,本申请提供一种负载管理系统,包括系统模块、负载模块以及如上所述的负载管理电路;
所述负载管理电路连接于所述系统模块与所述负载模块之间;
所述系统模块的第一端输出第一脉冲信号,所述系统模块的第二端输出第一电压,所述负载模块的第三端输出工作信号;
所述负载管理电路用于响应于所述第一脉冲信号而将第一电压降压,以通过降压后的电压为所述负载模块提供工作电压;
所述负载管理电路还用于获取所述工作信号,并基于所述工作信号输出反馈信号至所述系统模块。
本申请的有益效果是:本申请提供的负载管理电路连接于系统模块与负载模块之间,系统模块的第一端输出第一脉冲信号,系统模块的第二端输出第一电压,负载管理电路用于响应于第一脉冲信号而将第一电压降压,以通过降压后的电压为负载模块提供工作电压。负载管理电路包括第一开关支路、储能支路、充放电支路与续流支路。其中,第一开关支路与系统模块、充放电支路及续流支路连接,充放电支路分别与负载模块及储能支路连接,储能支路分别与负载模块、续流支路及系统模块连接。第一开关支路包括NMOS管。当系统模块输出的第一脉冲信号处于第一电平时,NMOS管导通,第一电压为储能支路与充放电支路充电,同时也为负载模块供电,以使流经充放电支路的电流逐渐增大,从而使为负载模块提供的电压逐渐增大。继而,当第一脉冲信号处于第二电平时,NMOS管断开。储能支路与充放电支路均进行放电,其中,充放电支路通过续流支路继续为负载模块提供工作电压,流经充放电支路的电流逐渐减小,从而为负载模块提供的电压逐渐减小,而储能支路则用于平滑负载模块的工作电压,以防止为负载模块提供的电压波动过大。当系统模块输出的第一脉冲信号又处于第一电平时,NMOS管又再次导通。周而复始,不断重复上述过程,可最终实现为负载模块提供在较小范围内波动的电压,可近似为稳定的电压。同时,通过控制充放电支路充电的时长,即第一脉冲信号处于第一电平的时长,能够在为负载模块提供的工作电压未达到第一电压时,即断开NMOS管,则为负载模块提供的工作电压会始终小于第一电压,从而实现了降压功能。并且,相对于相关技术中采用集成的BUCK模块而言,本申请的技术方案通过调节第一脉冲信号处于第一电平的时长,就能够为负载模块提供不同的工作电压,灵活性较强,并且可适用于多种应用场景,实用性也较强。此外,相对于采用PMOS管的技术方案,由于NMOS管的价格通常为PMOS管的1/3左右,则成本也较低,同时NMOS管的型号多于PMOS管的型号,所以在实际应用中本申请的技术方案更加易于实现。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1为本申请实施例提供的负载管理电路的结构示意图;
图2为本申请另一实施例提供的负载管理电路的结构示意图;
图3为本申请实施例提供的负载管理电路的电路结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参照图1,图1为本申请实施例提供的负载管理电路100的结构示意图。如图1所示,该负载管理电路100连接于负载模块200与系统模块300之间,系统模块300的第一端输出第一脉冲信号,系统模块300的第二端输出第一电压,负载管理电路100用于响应于第一脉冲信号而将第一电压降压,并将降压后的电压用于为负载模块200提供工作电压。
负载管理电路100包括第一开关支路10、储能支路20、充放电支路30与续流支路40。其中,第一开关支路10的第一端与系统模块300的第一端连接,第一开关支路10的第二端分别与充放电支路30的第一端及续流支路40的第一端连接,充放电支路30的第二端分别与负载模块200的第一端及储能支路20的第一端连接,储能支路20的第二端分别与负载模块200的第二端、续流支路40的第二端及系统模块300的第二端连接。其中,第一开关支路10包括NMOS管Q1。
具体地,在一个周期内,第一脉冲信号包括第一电平与第二电平,NMOS管Q1用于在第一脉冲信号处于第一电平时导通,以使第一电压为储能支路20与充放电支路30充电,NMOS管Q1还用于在第一脉冲信号处于第二电平时断开。充放电支路30用于在NMOS管Q1导通时被第一电压充电,充放电支路30还用于在NMOS管Q1断开时,通过续流支路40为负载模块200供电,以为负载模块200提供工作电压。储能支路20用于在NMOS管Q1导通时被第一电压充电,储能支路20还用于在NMOS管Q1断开时为负载模块200供电,以平滑负载模块200的工作电压。其中,第一电平与第二电平为不同的电平,即若第一电平为高电平,则第二电平为低电平;若第一电平为低电平,则第二电平为高电平。
在该实施例中,当系统模块300输出的第一脉冲信号处于第一电平时,NMOS管Q1导通,第一电压能够为储能支路20与充放电支路30充电,同时,第一电压也为负载模块200供电。继而,流经充放电支路20的电流逐渐增大,以使为负载模块200提供的电压逐渐增大,直至第一脉冲信号从第一电平切换为第二电平。
接着,当第一脉冲信号处于第二电平时,NMOS管Q1断开。第一电压不再为储能支路20与充放电支路30充电,且储能支路20与充放电支路30均开始放电。具体为,充放电支路30通过续流支路40继续为负载模块200提供工作电压,但由于充放电支路30持续放电,充放电支路30提供的电流逐渐减小,从而为负载模块200提供的电压逐渐减小。而储能支路20放电则用于平滑负载模块200的工作电压,以防止为负载模块200提供的电压波动过大,保持为负载模块200供电的稳定性。直至第一脉冲信号从第二电平切换为第一电平。
继而,NMOS管Q1又再次导通。周而复始,不断重复上述过程,可最终实现为负载模块200提供在较小范围内波动的电压,可近似为稳定的电压。同时,通过控制充放电支路30充电的时长,即第一脉冲信号处于第一电平的时长,能够在为负载模块200提供的工作电压未达到第一电压时,即断开NMOS管Q1,为负载模块200提供的工作电压会始终小于第一电压,从而实现了降压功能。
并且,相对于相关技术中采用集成的BUCK模块而言,本申请的方案可通过调节第一脉冲信号处于第一电平的时长,以实现为负载模块提供不同的工作电压,灵活性较强。进而还有助于适用于多种应用场景,实用性也较强。
此外,相对于采用PMOS管的技术方案,由于NMOS管的价格通常为PMOS的1/3左右,则成本也较低。同时,NMOS管的型号多于PMOS管的型号,所以在实际应用中更容易选择到所需要的NMOS管,即本申请的技术方案更加易于实现。
在一实施例中,如图2所示,负载管理电路100还包括波形整形支路50与第二开关支路60。其中,波形整形支路50的第一端与系统模块300的第一端连接,波形整形支路50的第二端分别与第一开关支路10的第一端及第二开关支路60的第一端连接,第二开关支路60的第二端与第一开关支路10的第二端连接。
具体地,波形整形支路50用于将第一脉冲信号整形为矩形波信号,以通过矩形波信号驱动第一开关支路10导通或断开,其中,第一脉冲信号与矩形波信号的占空比相同。第二开关支路60用于在矩形波信号处于第二电平时导通,以加快NMOS管Q1断开的速度。
在该实施例中,由于系统模块300输出的第一脉冲信号可能存在尖峰或可能存在不规则等异常情况,进而容易导致NMOS管Q1误导通或误断开。因此,通过设置波形整形支路50,将第一脉冲信号整形为矩形波信号,从而提供稳定的高电平与低电平信号,以提高NMOS管Q1导通或断开的准确性,进而提高负载管理电路100工作的稳定性。
第二开关支路60则用于在NMOS管Q1断开时,为NMOS管Q1的内置电容所存储的电容提供一条释放的回路,从而加快NMOS管Q1放电的速度,有利于保持NMOS管Q1的稳定关断,也能够提高负载管理电路100工作的稳定性。
在一实施例中,负载管理电路100还用于获取负载模块200第三端输出的工作信号,并基于工作信号输出反馈信号至系统模块300的第三端。从而,系统模块300能够获取到负载模块200的实际工作状态。
请继续参照图2,该负载管理电路100还包括信号处理支路70。其中,信号处理支路70的第一端与负载模块200的第三端连接,信号处理支路70的第二端分别与信号处理支路70的第三端、负载模块200的第二端及系统模块300的第二端连接,信号处理支路70的第四端与系统模块300的第三端连接。
具体地,信号处理支路70用于在工作信号的电压小于第一电压时导通,以将第一电压输入至系统模块300的第三端。信号处理支路70还用于在工作信号的电压不小于第一电压时断开。
在该实施例中,当负载模块200第三端输出的工作信号的电压小于第一电压时,可对应负载模块200输出低电平。此时,信号处理支路70导通,以建立系统模块300的第二端与第三端之间的连接,即将第一电压输入至系统模块300的第三端,对应于系统模块300接收到高电平。
当负载模块200第三端输出的工作信号的电压不小于第一电压时,可对应负载模块200输出高电平。此时,信号处理支路70断开,系统模块300的第二端与第三端之间的连接被断开,第一电压不再输入至系统模块300的第三端,对应于系统模块300接收到低电平。
综上,系统模块300通过第三端所接受的电平,就能够对应确定负载模块200所输出的电平,以此确定负载模块200所处的工作状态。从而,即使负载模块200与系统模块300之间不共地,也能够通过信号处理支路70实现信号的转化,以实现负载模块200与系统模块300之间的数据通信。
为了更好的理解本申请,以下以图3所示的电路结构为例进行说明。
在一实施例中,如图3所示,第一开关支路10还包括第一电阻R1与第二电阻R2。
其中,第一电阻R1的第一端通过波形整形支路50与系统模块300的第一端连接,第一电阻R1的第二端与NMOS管Q1的栅极连接,第二电阻R2连接于NMOS管Q1的栅极与源极之间,且NMOS管Q1的源极接第一地GND1,NMOS管Q1的漏极分别与充放电支路30的第一端及续流支路40的第一端连接。
具体地,第一电阻R1与第二电阻R2用于对第一脉冲信号(或波形整形支路50输出的矩形波信号)中的电压进行分压,且第一电阻R1还用于进行限流,以限制输入至NMOS管Q1栅极的电流,以对NMOS管Q1起到保护作用。
图3中还示例性示出了储能支路20的一种结构,如图3所示,储能支路20包括第一电容C1与第二电容C2,其中,第一电容C1和第二电容C2并联连接。
具体的,并联后的第一电容C1和第二电容C2的第一端分别与系统模块300的第二端、负载模块200的第二端及续流支路40的第一端连接,并联后的第一电容C1和第二电容C2的第二端分别与充放电模块30的第二端、负载模块200的第一端及第二地GND2连接。
在该实施例中,第一电容C1与第二电容C2均起到储能与滤波的作用,并且,第一电容C1与第二电容C2中的一个电容用于滤波高频干扰,另一个电容用于滤波低频干扰。当然,在其他的实施例中,也可以设置为一个电容或者是两个以上的电容,本申请实施例对此不作具体限制。
图3中还示例性示出了充放电支路30的一种结构,如图3所示,充放电支路30包括第一电感L1。
其中,第一电感L1的第一端分别与第一开关支路10的第二端及续流支路40的第一端连接,第一电感L1的第二端与储能模块20的第二端、负载模块200的第一端连接及第二地GND2连接。
在该实施例中,当NMOS管Q1导通时,第一电感L1被充电,以将电能转换为电磁能进行存储,并且,由于第一电感L1两端的电流不能突变,所以流经第一电感L1的电流逐渐增加,从而使为负载模块200提供的电流逐渐增大,则为负载模块200提供的电压逐渐增大;当NMOS管Q1断开时,第一电感L1通过续流支路40放电,以为负载模块200供电,其中,由于第一电感L1放电,第一电感L1存储的电能逐渐减小,第一电感L1提供的电流逐渐减小,为负载模块200提供的电流逐渐减小,则为负载模块200提供的电压逐渐减小。
图3中还示例性示出了续流支路40的一种结构,如图3所示,续流支路40包括第一二极管D1。
第一二极管D1的阳极分别与第一开关支路10的第二端及充放电支路30的第一端连接,第一二极管D1的阴极分别与储能支路20的第二端、系统模块300的第二端及负载模块200的第二端连接。
图3中还示例性示出了波形整形支路50的一种结构,如图3所示,波形整形支路50包括施密特触发器U1、第三电阻R3、第四电阻R4与第二电容C2。
其中,第三电阻R3的第一端与系统模块300的第一端连接,第三电阻R3的第二端分别与施密特触发器U1的输入端及第四电阻R4的第一端连接,施密特触发器U1的电源端分别与第三电容C3的第一端及第二电压V2连接,第三电容C3的第二端接第一地GND1,施密特触发器U1的输出端与第一开关支路10的第一端连接,施密特触发器U1的接地端接第一地GND1。
在该实施例中,第三电阻R3与第四电阻R4用于对第一脉冲信号的电压进行分压,并输入至施密特触发器U1,施密特触发器U1将第一脉冲信号转换为矩形波信号并输出至第一开关支路10。第三电容C3为滤波电容。在一实施方式中,第二电压V2也为系统模块300输出的电压。
图3中还示例性示出了第二开关支路60的一种结构,如图3所示,第二开关支路60包括开关管Q2、第五电阻R5与第六电阻R6。
其中,第五电阻R5的第一端分别与波形整形支路50的第二端及第一开关支路10的第一端连接,第五电阻R5的第二端与开关管Q2的第一端连接,开关管Q2的第二端与第六电阻R6的第一端连接,第六电阻R6的第二端与第一开关支路10的第三端连接,开关管Q2的第三端与第一地GND1连接。
在该实施例中,第五电阻R5为限流电阻。在NMOS管Q1关断时,开关管Q2导通,以为NMOS管Q1提供一条释放电能的回路,以加快NMOS管Q1关断的速度,从而使NMOS管Q1快速关断。
其中,在该实施例中,以开关管Q2为PNP型三极管为例。PNP型三极管的基极为开关管Q2的第一端,PNP型三极管的发射极为开关管Q2的第二端,PNP型三极管的集电极为开关管Q2的第三端。
除此之外,开关管Q2可以是任何可控开关,比如,绝缘栅双极型晶体管(IGBT)器件、集成门极换流晶闸管(IGCT)器件、门极关断晶闸管(GTO)器件、可控硅整流器(SCR)器件、结栅场效应晶体管(JFET)器件、MOS控制晶闸管(MCT)器件等。此外,图3中示出的开关管Q2可作为并联连接的多个开关实现。
图3中还示例性示出了信号处理支路70的一种结构,如图3所示,信号处理支路70包括光耦U2、第七电阻R7、第八电阻R8与第九电阻R9,光耦U2包括发光器与受光器。
其中,第七电阻R7的第一端与负载模块200的第二端连接,第七电阻R7的第二端分别与第八电阻R8的第一端及发光器的第一端连接,第八电阻R8的第二端分别与发光器的第二端及负载模块200的第三端连接,受光器的第一端与系统模块300的第二端连接,受光器的第二端分别与第九电阻R9的第一端及系统模块300的第三端连接,第九电阻的第二端接第一地GND1。
在该实施例中,第七电阻R7与第八电阻R8用于对负载模块200的第二端与第三端之间的电压进行分压,并且,当第八电阻R8上的分压大于光耦U2发光器的导通压降时,光耦U2的发光器点亮,以使光耦U2的受光器导通;反之,当第八电阻R8上的分压不大于光耦U2发光器的导通压降时,光耦U2的受光器断开。第九电阻R9为下拉电阻。
在一实施例中,该信号处理支路60还包括保险丝F1、第二二极管D2与第三二极管D3。其中,保险丝F1的第一端与系统模块300的第二端连接,保险丝F1的第二端与负载模块200的第二端连接,第二二极管D2的阳极与负载模块200的第一端连接,第二二极管D2的阴极与负载模块200的第二端连接,第三二极管D3的阳极与负载模块200的第三端连接,第三二极管D3的阴极与第七电阻R7的第二端连接。
在该实施例中,第二二极管D2用于为负载模块200提供续流回路,具体为,在负载模块200失电时,负载模块200中可能存在的电感会放电,放电的电能能够通过第二二极管D2进行续流。第三二极管D3用于防止静电等可能产生的电压损坏光耦U2,具体为,当静电等电压导致负载模块200的第三端出现正电压,且该正电压大于负载模块200的第二端的电压时,第三二极管D3正向导通,以将光耦U2的受光器两端的电压钳位在第三二极管D3的正向导通电压,该正向导通电压较小,可降低光耦U2因电压过大而被损坏的风险。
以下对图3所示的电路结构的原理进行说明。
系统模块300输出的第一脉冲信号经过施密特触发器U2后,转换为矩形波信号并分别输入至NMOS管Q1的栅极及开关管Q2的第一端。
当矩形波信号处于第一电平,即高电平时,NMOS管Q1导通,开关管Q2关断,系统模块200的第二端、第一电容C1、第二电容C2、第一电感L1、NMOS管Q1形成回路,第一电压分别为第一电容C1、第二电容C2与第一电感L1充电。第一电容C1两端的电压即为负载模块200的供电电压。由于第一电感L1两端的电流不能突变,所以流经第一电感L1的电流逐渐增大,第一电容C1两端的电压逐渐增大,即负载模块200的电压逐渐增大。直至,矩形波信号处于第二电平,即低电平。
此时,NMOS管Q1关断,开关管Q2导通,以加快NMOS管Q1关断的速度。第一电感L1停止充电并反向放电,以维持之前的电流方向,第一电感L1通过第一二极管D1向负载模块200供电。其中,在第一电感L1被停止充电的瞬间,是由第一二极管D1为负载模块200供电,以保持负载模块200的工作电压的平滑性。由于第一电感L1的放电,第一电感L1存储的电能逐渐减小,负载模块200的工作电压也逐渐减小。直至,矩形波信号再次处于第一电平。
不断重复循环执行上述两个过程,能够实现为负载模块200提供在较小范围内波动的电压,可近似为稳定的电压。
但是,虽然第一电容C1两端的电压差能够满足负载模块200的供电需求,但负载模块200此时所连接的地为第二地GND2,而系统模块300所连接的地为第一地GND1,二者不共地,没法实现数据的直接传输。基于此,则需要设置信号处理支路70对数据进行转换,以实现系统模块300与负载模块200之间的数据传输。
具体地,当负载模块200第三端反馈的信号为低电平信号时,由于负载模块200第二端的信号为高电平信号,则光耦U2的发光器正向导通,以使光耦U2的受光器也导通,以建立系统模块300的第二端与第三端之间连接,系统模块300的第三端接收到高电平信号;当负载模块200第三端输出的是高电平信号时,光耦U2的发光器反向截止,光耦U2的受光器也关断,系统模块300的第三端通过第九电阻R9后接第一地GND1,系统模块300的第三端接收到低电平信号。从而,实现了在负载模块200输出高电平或低电平时,系统模块300能够接收到对应的低电平与高电平,即实现了负载模块200将数据反馈至系统模块300。
本申请实施例还提供一种负载管理系统,该负载管理系统包括系统模块300、负载模块200以及本申请任一实施例中的负载管理电路100。其中,负载管理电路100连接于系统模块300与负载模块200之间。
具体地,负载管理电路100用于响应于系统模块300输出的第一脉冲信号而将系统模块300输出的第一电压降压,以为负载模块200提供工作电压,负载管理电路100还用于获取负载模块200输出的工作信号,并基于工作信号输出反馈信号至系统模块300。
最后应说明的是:以上实施例仅用以说明本申请的技术方案,而非对其限制;在本申请的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本申请的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (11)
1.一种负载管理电路,其特征在于,连接于系统模块与负载模块之间,所述系统模块的第一端输出第一脉冲信号,所述系统模块的第二端输出第一电压,所述负载管理电路用于响应于所述第一脉冲信号而将所述第一电压降压,以通过降压后的电压为所述负载模块提供工作电压,所述负载管理电路包括:
第一开关支路、储能支路、充放电支路与续流支路;
所述第一开关支路的第一端与所述系统模块的第一端连接,所述第一开关支路的第二端分别与所述充放电支路的第一端及所述续流支路的第一端连接,所述充放电支路的第二端分别与所述负载模块的第一端及所述储能支路的第一端连接,所述储能支路的第二端分别与所述负载模块的第二端、所述续流支路的第二端及所述系统模块的第二端连接;
所述第一开关支路包括NMOS管,所述NMOS管用于在所述第一脉冲信号处于第一电平时导通,所述NMOS管还用于在所述第一脉冲信号处于第二电平时断开;
所述充放电支路用于在所述NMOS管导通时被所述第一电压充电,以及,在所述NMOS管断开时,所述充放电支路通过所述续流支路为所述负载模块供电,以为所述负载模块提供工作电压;
所述储能支路用于在所述NMOS管导通时被所述第一电压充电,所述储能支路还用于在所述NMOS管断开时为所述负载模块供电,以平滑所述负载模块的工作电压。
2.根据权利要求1所述的负载管理电路,其特征在于,所述负载管理电路还包括波形整形支路与第二开关支路;
所述波形整形支路的第一端与所述系统模块的第一端连接,所述波形整形支路的第二端分别与所述第一开关支路的第一端及所述第二开关支路的第一端连接,所述第二开关支路的第二端与所述第一开关支路的第二端连接;
所述波形整形支路用于将所述第一脉冲信号整形为矩形波信号,以通过所述矩形波信号驱动所述第一开关支路导通或断开,其中,所述第一脉冲信号与所述矩形波信号的占空比相同;
所述第二开关支路用于在所述矩形波信号处于第二电平时导通,以加快所述NMOS管断开的速度。
3.根据权利要求1或2所述的负载管理电路,其特征在于,所述负载管理电路还用于获取所述负载模块第三端输出的工作信号,并基于所述工作信号输出反馈信号至所述系统模块的第三端,所述负载管理电路还包括:
信号处理支路,所述信号处理支路的第一端与所述负载模块的第三端连接,所述信号处理支路的第二端分别与所述信号处理支路的第三端、所述负载模块的第二端及所述系统模块的第二端连接,所述信号处理支路的第四端与所述系统模块的第三端连接;
所述信号处理支路用于在所述工作信号的电压小于所述第一电压时导通,以将所述第一电压输入至所述系统模块的第三端,所述信号处理支路还用于在所述工作信号的电压不小于所述第一电压时断开。
4.根据权利要求1所述的负载管理电路,其特征在于,所述第一开关支路还包括第一电阻与第二电阻;
所述第一电阻的第一端与所述系统模块的第一端连接,所述第一电阻的第二端分别与所述第二电阻的第一端及所述NMOS管的栅极连接,所述第二电阻的第二端与所述NMOS管的源极均接第一地,所述NMOS管的漏极分别与所述充放电支路的第一端及所述续流支路的第一端连接。
5.根据权利要求1所述的负载管理电路,其特征在于,所述储能支路包括第一电容与第二电容;
所述第一电容的第一端分别与所述系统模块的第二端、所述负载模块的第二端及所述续流支路的第一端连接,所述第一电容的第二端分别与所述充放电支路的第二端、所述负载模块的第一端及第二地连接,所述第一电容与所述第二电容并联连接。
6.根据权利要求1所述的负载管理电路,其特征在于,所述充放电支路包括第一电感;
所述第一电感的第一端分别与所述第一开关支路的第二端及所述续流支路的第一端连接,所述第一电感的第二端与所述储能支路的第二端、所述负载模块的第一端连接及第二地连接。
7.根据权利要求1所述的负载管理电路,其特征在于,所述续流支路包括第一二极管;
所述第一二极管的阳极分别与所述第一开关支路的第二端及所述充放电支路的第一端连接,所述第一二极管的阴极分别与所述储能支路的第二端、所述系统模块的第二端及所述负载模块的第二端连接。
8.根据权利要求2所述的负载管理电路,其特征在于,所述波形整形支路包括施密特触发器、第三电阻、第四电阻与第三电容;
所述第三电阻的第一端与所述系统模块的第一端连接,所述第三电阻的第二端分别与所述施密特触发器的输入端及所述第四电阻的第一端连接,所述施密特触发器的电源端分别与所述第三电容的第一端及第二电压连接,所述第三电容的第二端与所述施密特触发器的接地端均接第一地,所述施密特触发器的输出端分别与所述第一开关支路的第一端及所述第二开关支路的第一端连接。
9.根据权利要求2所述的负载管理电路,其特征在于,所述第二开关支路包括开关管、第五电阻与第六电阻;
所述第五电阻的第一端分别与所述波形整形支路的第二端及所述第一开关支路的第一端连接,所述第五电阻的第二端与所述开关管的第一端连接,所述开关管的第二端与所述第六电阻的第一端连接,所述第六电阻的第二端与所述第一开关支路的第三端连接,所述开关管的第三端与第一地连接。
10.根据权利要求3所述的负载管理电路,其特征在于,所述信号处理支路包括光耦、第七电阻、第八电阻与第九电阻,所述光耦包括发光器与受光器;
所述第七电阻的第一端与所述负载模块的第二端连接,所述第七电阻的第二端分别与所述第八电阻的第一端及所述发光器的第一端连接,所述第八电阻的第二端分别与所述发光器的第二端及所述负载模块的第三端连接,所述受光器的第一端与所述系统模块的第二端连接,所述受光器的第二端分别与所述第九电阻的第一端及所述系统模块的第三端连接,所述第九电阻的第二端接第一地。
11.一种负载管理系统,其特征在于,包括系统模块、负载模块以及如权利要求1-10任意一项所述的负载管理电路;
所述负载管理电路连接于所述系统模块与所述负载模块之间;
所述系统模块的第一端输出第一脉冲信号,所述系统模块的第二端输出第一电压,所述负载模块的第三端输出工作信号;
所述负载管理电路用于响应于所述第一脉冲信号而将第一电压降压,以通过降压后的电压为所述负载模块提供工作电压;
所述负载管理电路还用于获取所述工作信号,并基于所述工作信号输出反馈信号至所述系统模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222001962.1U CN218162219U (zh) | 2022-07-29 | 2022-07-29 | 负载管理线路与负载管理系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222001962.1U CN218162219U (zh) | 2022-07-29 | 2022-07-29 | 负载管理线路与负载管理系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218162219U true CN218162219U (zh) | 2022-12-27 |
Family
ID=84597867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222001962.1U Active CN218162219U (zh) | 2022-07-29 | 2022-07-29 | 负载管理线路与负载管理系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218162219U (zh) |
-
2022
- 2022-07-29 CN CN202222001962.1U patent/CN218162219U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11095280B2 (en) | Efficient IGBT switching | |
US5841268A (en) | Multi-resonant soft switching snubber network for DC-to-DC converter | |
US8716986B2 (en) | Power conversion circuit | |
EP2911282A1 (en) | Power source and power source voltage regulating method | |
CN104935199A (zh) | 逆变装置 | |
EP0603550A2 (en) | A zero current switching reverse recovery circuit | |
US20210328520A1 (en) | Acf converter, voltage conversion method, and electronic device | |
US4607210A (en) | Potential free actuation circuit for a pulse duration controlled electronic power switch | |
CN103368403A (zh) | 在开关电源系统中采用的控制设备 | |
CN114050618A (zh) | 开关电容转换器模式转换控制方法 | |
US20060034107A1 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
US4904889A (en) | Circuit for driving electronic devices with a low supply voltage | |
US11695335B2 (en) | Hybrid boost converters | |
CN218162219U (zh) | 负载管理线路与负载管理系统 | |
CN112104209A (zh) | 一种准谷底控制电路和方法及其开关变换器 | |
US5115143A (en) | Efficient P-channel FET drive circuit | |
KR101412352B1 (ko) | 직류- 직류 컨버터 | |
WO2019177685A1 (en) | Coupled-inductor cascaded buck convertor with fast transient response | |
CN213846554U (zh) | 整流稳压电路和供电设备 | |
KR20110034998A (ko) | 승압형 직류/직류 변환기 | |
CN110729896A (zh) | 基于mmc的双向直流变换器及其控制系统 | |
CN219938332U (zh) | 控制信号产生电路与电子设备 | |
CN218897080U (zh) | 一种负载供电保护电路与通信设备 | |
CN216751538U (zh) | 一种软开关升压斩波电路 | |
CN218514286U (zh) | 一种充电电路及三相并网逆变器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |