CN218103116U - 射频功率放大器的控制电路和射频收发电路 - Google Patents

Abstract

本申请涉及一种射频功率放大器的控制电路和射频收发电路。射频功率放大器的控制电路包括：延时模块、放电子电路和电压跳变子电路；其中，所述延时模块的输入端与所述射频收发电路的使能端连接，所述延时模块的输出端与所述电压跳变子电路的输入端连接，所述延时模块还与所述放电子电路连接；所述电压跳变子电路的输出端与所述射频收发电路中射频放大器的供电端连接；所述放电子电路的一输入端与所述射频收发电路的使能端连接，另一输入端与所述延时模块连接，所述放电子电路用于根据所述射频收发电路的使能信号释放所述延时模块中电能。采用本申请能够避免射频功率放大器被击穿损坏。

Description

射频功率放大器的控制电路和射频收发电路

技术领域

本申请涉及通信技术领域，特别是涉及一种射频功率放大器的控制电路和射频收发电路。

背景技术

射频功率放大器(RF PA)是发射系统中的主要部分，其重要性不言而喻。在通信领域中，一般需要经过一系列的放大(缓冲级、中间放大级、末级功率放大级)获得足够的射频功率以后，才能馈送到天线上辐射出去。为了获得足够大的射频输出功率，必须采用射频功率放大器。

目前，由于在发送数据的同时，很难让系统同时控制功率，故此过程中射频功率放大器的输入功率是固定的，则相应地射频功率放大器的输出功率也是固定的，从射频功率放大器发送出来的射频能量，到传输线再到天线这个路径会或多或少产生反射，在发送瞬间产生的反射波与入射波叠加，此时反射波与入射波叠加后，容易使射频功率放大器内部击穿损坏。

实用新型内容

基于此，有必要针对上述技术问题，提供一种能够保护射频放大器的射频功率放大器的控制电路和射频收发电路。

第一方面，本申请提供了一种射频功率放大器的控制电路，所述控制电路包括：

延时模块、放电子电路和电压跳变子电路；

其中，所述延时模块的输入端与所述射频功率放大器的使能端连接，所述延时模块的输出端与所述电压跳变子电路的输入端连接，所述延时模块还与所述放电子电路连接；

所述电压跳变子电路的输出端与所述射频功率放大器的供电端连接；所述放电子电路的一输入端与所述射频功率放大器的使能端连接，另一输入端与所述延时模块连接，所述放电子电路用于根据所述射频功率放大器的使能信号释放所述延时模块中的电能。

在其中一个实施例中，所述延时模块包括：

电压跟随驱动子电路和延时子电路；

所述电压跟随驱动子电路的输入端与所述射频功率放大器的使能端连接，输出端与所述延时子电路的输入端连接，所述电压跟随驱动子电路用于将所述射频功率放大器的使能信号传输至所述延时子电路的输入端，所述延时子电路的输出端与所述电压跳变子电路的输入端连接。

在其中一个实施例中，所述电压跟随驱动子电路包括：

第一比较器，所述第一比较器的第一输入端与所述射频功率放大器的使能端连接，第二输入端与所述第一比较器的输出端连接，所述第一比较器的输出端还与所述延时子电路的输入端连接。

在其中一个实施例中，所述延时子电路包括：第一电阻和第一电容；

所述第一电阻的一端与所述电压跟随驱动子电路的输出端连接，另一端所述电压跳变子电路的输入端连接；

所述电容的一端连接于所述第一电阻和所述电压跳变子电路之间，另一端接地。

在其中一个实施例中，所述延时模块还包括：比较器输出驱动子电路，所述比较器输出驱动子电路连接于所述延时子电路的输出端与所述电压跳变子电路的输入端之间。

在其中一个实施例中，所述比较器输出驱动子电路包括：

第二比较器，所述第二比较器的第一输入端与所述延时子电路的输出端连接，第二输入端与外界电源连接，输出端与所述电压跳变子电路的输入端连接。

在其中一个实施例中，所述比较器输出驱动子电路还包括：

串联的第二电阻和第三电阻，所述第二电阻远离所述第三电阻的一端与所述外界电源连接，所述第三电阻的远离所述第二电阻的一端接地，所述第二比较器的第二输入端连接于所述第二电阻和第三电阻之间。

在其中一个实施例中，所述电压跳变子电路包括：

第四电阻、第五电阻、第六电阻和开关，所述第四电阻和第五电阻串联，所述第六电阻和所述开关串联后与所述第五电阻并联，所述开关的控制端与所述延时模块的输出端连接，所述第四电阻远离所述第五电阻的一端用于与所述射频收发电路中的射频功率放大器连接。

第二方面，本申请还提供了一种射频收发电路，所述射频收发电路包括：

供电电源、射频功率放大器和如上任一实施例所述的射频功率放大器的控制电路；

所述供电电源的供电端与所述射频功率放大器的供电端连接，所述射频功率放大器的控制电路中电压跳变子电路的输出端连接于所述供电电源的供电端与所述射频功率放大器之间。

在其中一个实施例中，所述射频收发电路还包括：

滤波子电路，所述滤波子电路连接于所述电压跳变子电路的输出端和所述射频功率放大器之间。

上述射频功率放大器的控制电路和射频收发电路，通过在射频收发电路增加控制电路，控制电路包括延时模块、放电子电路和电压跳变子电路，其中，所述延时模块的输入端与所述射频收发电路的使能端连接，所述延时模块的输出端与所述电压跳变子电路的输入端连接，所述延时模块还与所述放电子电路连接；所述电压跳变子电路的输出端与所述射频收发电路中射频放大器的供电端连接；所述放电子电路的一输入端与所述射频收发电路的使能端连接，另一输入端与所述延时模块连接，所述放电子电路用于根据所述射频收发电路的使能信号释放所述延时模块中的电能。如此，通过延时模块根据射频收发电路中的使能信号进行延时，并通过延时后的使能信号控制电压跳变子电路对射频收发电路中射频放大器的供电电压进行控制，从而改变射频放大器的输出功率，进而能够避免或者减少射频功率放大器内部中反射波和入射波叠加，保证了射频放大器的安全。

附图说明

图1为第一实施例中射频收发电路的控制电路的结构示意图；

图2为第二实施例中射频收发电路的控制电路的结构示意图；

图3为第三实施例中射频收发电路的控制电路的结构示意图；

图4为第四实施例中射频收发电路的控制电路的结构示意图；

图5为第五实施例中射频收发电路的控制电路的结构示意图；

图6为第六实施例中射频收发电路的控制电路的结构示意图；

图7为第七实施例中射频收发电路的控制电路的结构示意图；

图8为第八实施例中射频收发电路的控制电路的结构示意图；

图9为第九实施例中射频收发电路的控制电路的结构示意图；

图10为第一实施例中射频收发电路的结构示意图；

图11为第二实施例中射频收发电路的结构示意图；

图12为第三实施例中射频收发电路的结构示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，如图1所示，提供了一种射频收发电路的控制电路100，包括：

延时模块110、放电子电路120和电压跳变子电路130；

其中，延时模块110的输入端与射频收发电路的使能端连接，延时模块110的输出端与电压跳变子电路130的输入端连接，延时模块110还与放电子电路120连接；

电压跳变子电路130的输出端与射频收发电路中射频放大器的供电端连接；放电子电路120的一输入端与射频收发电路的使能端连接，另一输入端与延时模块110连接，放电子电路120用于根据射频收发电路的使能信号释放延时模块110中的电能。

本实施例中延时模块110和放电子电路120的输入端均与输出射频收发电路的使能信号的模块连接，即延时模块110和放电子电路120的输入信号均为射频收发电路的使能信息，在该使能信号经过延时模块110时，延时模块110对该使能信号进行延时，即在t时刻发送的信号延时至t+△t时刻再传输给电压跳变子电路130，而放电子电路120根据该使能信号对延时模块110中电能进行释放，具体地，在使能信号为低电平时，释放延时模块110中的电能，从而使得每次延时模块110通过电压跳变子电路130控制射频收发电路中射频放大器的供电电压后，放电子电路120释放延时模块110中的电能，方便延时模块根据下次延迟使能信号，重新通过电压跳变子电路130控制射频收发电路中射频放大器的供电电压。

上述射频功率放大器的控制电路，通过在射频收发电路增加控制电路，控制电路包括延时模块、放电子电路和电压跳变子电路，其中，所述延时模块的输入端与所述射频收发电路的使能端连接，所述延时模块的输出端与所述电压跳变子电路的输入端连接，所述延时模块还与所述放电子电路连接；所述电压跳变子电路的输出端与所述射频收发电路中射频放大器的供电端连接；所述放电子电路的一输入端与所述射频收发电路的使能端连接，另一输入端与所述延时模块连接，所述放电子电路用于根据所述射频收发电路的使能信号释放所述延时模块中的电能。如此，通过延时模块根据射频收发电路中的使能信号进行延时，并通过延时后的使能信号控制电压跳变子电路对射频收发电路中射频放大器的供电电压进行控制，从而改变射频放大器的输出功率，进而能够避免或者减少射频功率放大器内部中反射波和入射波叠加，保证了射频放大器的安全。

具体地，作为一个实施例中，如图2所示，延时模块110包括：

电压跟随驱动子电路111和延时子电路112；

电压跟随驱动子电路111的输入端与射频收发电路的使能端连接，输出端与延时子电路112的输入端连接，电压跟随驱动子电路111用于将射频收发电路的使能信号传输至延时子电路112的输入端，延时子电路112的输出端与电压跳变子电路130的输入端连接，延时子电路112的输出端还与放电子电路120连接。

本实施例中，延时模块110可以包括电压跟随驱动子电路111和延时子电路112。电压跟随驱动子电路111的输入端与射频收发电路的使能端连接，输出端与延时子电路112的输入端连接，电压跟随驱动子电路111用于将射频收发电路的使能信号传输至延时子电路112的输入端，保持射频收发电路的使能信号不变，且将延时子电路112与射频收发电路的使能端隔离，不会受到电压跟随驱动子电路111输入端连接的电路或者模块的影响。

具体地，作为一个实施例中，如图3所示，电压跟随驱动子电路111包括：

第一比较器1110，第一比较器1110的第一输入端与射频收发电路的使能端连接，第二输入端与第一比较器1110的输出端连接，第一比较器1110的输出端还与延时子电路112的输入端连接。

具体地，作为一个实施例中，如图4所示，延时子电路112包括：第一电阻1121和第一电容1122；

第一电阻1121的一端与电压跟随驱动子电路111的输出端连接，另一端与电压跳变子电路130的输入端连接；

第一电容1122的一端连接于第一电阻1121和电压跳变子电路130之间，另一端接地。

具体地，作为一个实施例中，如图5所示，延时模块110还包括：比较器输出驱动子电路113，所述比较器输出驱动子电路113连接于所述延时子电路112的输出端与所述电压跳变子电路130的输入端之间。

由于电子器件一般会受到温度的影响，因此电压跳变子电路130也存在同样的问题(温度越高启动时间越短)，因此在实际运行过程中若采用延时子电路112直接控制电压跳变子电路130，可能会出现延时子电路112在升压过程中电压不足时，电压跳变子电路130开始工作，这样就会出现控制存在误差的问题。为了使得控制更准确，本实施例中，延时模块110还包括：比较器输出驱动子电路113，避免延迟子电路112直接控制。

具体地，作为一个实施例中，如图6所示，比较器输出驱动子电路113包括：

第二比较器1131，第二比较器1131的第一输入端与延时子电路112的输出端连接，第二输入端与外界电源VCC连接，输出端与电压跳变子电路130的输入端连接。如此，减少了延时子电路112充放电过程对电压跳变子电路130的影响。

具体地，作为一个实施例中，如图7所示，比较器输出驱动子电路113还包括：

串联的第二电阻1132和第三电阻1133，第二电阻1132远离第三电阻1133的一端与外界电源VCC连接，第三电阻1133的远离第二电阻1132的一端接地，第二比较器1131的第二输入端连接于第二电阻1132和第三电阻1133之间。

本实施例中通过串联的第二电阻1132和第三电阻1133来限制门限，即若延时子电路输出的电压(第二比较器1131中“+”端输入电压)高于第二比较器1131中“-”端输入电压，则第二比较器1131的输出为高电平；若延时子电路输出的电压(第二比较器1131中“+”端输入电压)低于第二比较器1131中“-”端输入电压，则第二比较器1131的输出为低电平。如此，使得控制更加准确。

具体地，作为一个实施例中，如图8所示，电压跳变子电路130包括：

第四电阻131、第五电阻132、第六电阻133和开关134，第四电阻131和第五电阻132串联，第六电阻133和开关134串联后与第五电阻132并联(第六电阻133和开关134串联后作为一个整体，组成的整体与第五电阻132并联)，开关134的控制端与延时模块112的输出端连接，第四电阻131远离第五电阻132的一端用于与射频收发电路中的射频功率放大器连接。

具体地，作为一个实施例中，如图9所示，延时模块110还包括：比较器输出驱动子电路113，

比较器输出驱动子电路113可以包括：

串联的第二电阻1132和第三电阻1133，第二电阻1132远离第三电阻1133的一端与外界电源VCC连接，第三电阻1133的远离第二电阻1132的一端接地，第二比较器1131的第二输入端连接于第二电阻1132和第三电阻1133之间。

此时，电压跳变子电路130对应可以包括：

第四电阻131、第五电阻132、第六电阻133和开关134，第四电阻131和第五电阻132串联，第六电阻133和开关134串联后与第五电阻132并联(第六电阻133和开关134串联后作为一个整体，组成的整体与第五电阻132并联)，开关134的控制端与比较器输出驱动子电路113中比较器1131的输出端连接，第四电阻131远离第五电阻132的一端用于与射频收发电路中的射频功率放大器连接。需要说明的是开关134可以为mos管。

在一个实施例中，如图10所示，提供了一种射频收发电路，射频收发电路包括：

供电电源(供电IC)200、射频功率放大器300和如上任一实施例的射频收发电路的控制电路100；

供电电源200的供电端与射频功率放大器300的供电端连接，射频收发电路的控制电路100中电压跳变子电路130的输出端连接于供电电源200的供电端与射频功率放大器300之间。

上述射频收发电路，通过在射频收发电路增加控制电路，控制电路包括延时模块、放电子电路和电压跳变子电路，其中，所述延时模块的输入端与所述射频收发电路的使能端连接，所述延时模块的输出端与所述电压跳变子电路的输入端连接，所述延时模块还与所述放电子电路连接；所述电压跳变子电路的输出端与所述射频收发电路中射频放大器的供电端连接；所述放电子电路的一输入端与所述射频收发电路的使能端连接，另一输入端与所述延时模块连接，所述放电子电路用于根据所述射频收发电路的使能信号释放所述延时模块中的电能。如此，通过延时模块根据射频收发电路中的使能信号进行延时，并通过延时后的使能信号控制电压跳变子电路对射频收发电路中射频放大器的供电电压进行控制，从而改变射频放大器的输出功率，进而能够避免或者减少射频功率放大器内部中反射波和入射波叠加，保证了射频放大器的安全。

具体地，作为一个实施例中，如图11所示，射频收发电路还包括：

滤波子电路400，滤波子电路400连接于电压跳变子电路130的输出端和射频功率放大器300之间。滤波子电路400用于过滤输入射频放大器300的电压中的杂波等。

作为一个实施例中，如图12所示，射频收发电路包括：电压跟随驱动子电路111、延时子电路112、比较器输出驱动子电路113、放电子电路120、电压跳变子电路130、供电电源200、滤波子电路400和射频功率放大器300。

电压跟随驱动子电路111和放电子电路120的输入端均与射频收发电路的使能端连接，电压跟随驱动子电路111的输出端与延时子电路112连接，延时子电路112用于保持输出信号和射频收发电路的使能端发出的使能信号保持一致，且将延时子电路112与电压跟随驱动子电路111的前端电路/模块隔离(即与电压跟随驱动子电路111的输入端直接连接或者间接连接的电路/模块隔离)。延时子电路112将电压跟随驱动子电路111传输的使能信号进行延时，将延时后的使能信号传输到比较器输出驱动子电路113，通过比较器输出驱动子电路113控制电压跳变子电路130调节射频功率放大器300的电压。其中电压跟随驱动子电路111、延时子电路112、比较器输出驱动子电路113、放电子电路120、电压跳变子电路130和滤波子电路400的具体电路结构可以如上任一实施例所述，本实施例中图12与上述实施例对应的图的区别仅在电压跟随驱动子电路111、延时子电路112、比较器输出驱动子电路113、放电子电路120、电压跳变子电路130和滤波子电路400增加了使得各模块/电路正常工作所需的电源VCC、接地等。

具体地，

其中V为射频功率放大器300的电压，A为固定系数，R₃为电压跳变子电路130中第四电阻131的阻值，在电压跳变子电路130中mos管未导通时，R₀为第五电阻132的阻值R5；在电压跳变子电路130中mos管导通时，第五电阻132和第六电阻133并联，此时R₀等于第五电阻132和第六电阻133并联后的阻值。如此，根据上述公式，在电压跳变子电路130中mos管导通时，R₀变小，射频功率放大器300的电压V变大；在电压跳变子电路130中mos管未导通时，R₀变为R5，射频功率放大器300的电压V相对mos管导通时变小，实现电压的跳变。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种射频收发电路的控制电路，其特征在于，所述控制电路包括：

延时模块、放电子电路和电压跳变子电路；

其中，所述延时模块的输入端与所述射频收发电路的使能端连接，所述延时模块的输出端与所述电压跳变子电路的输入端连接，所述延时模块还与所述放电子电路连接；

所述电压跳变子电路的输出端与所述射频收发电路中射频放大器的供电端连接；所述放电子电路的一输入端与所述射频收发电路的使能端连接，另一输入端与所述延时模块连接，所述放电子电路用于根据所述射频收发电路的使能信号释放所述延时模块中的电能。

2.根据权利要求1所述的控制电路，其特征在于，所述延时模块包括：

电压跟随驱动子电路和延时子电路；

所述电压跟随驱动子电路的输入端与所述射频收发电路的使能端连接，输出端与所述延时子电路的输入端连接，所述电压跟随驱动子电路用于将所述射频收发电路的使能信号传输至所述延时子电路的输入端，所述延时子电路的输出端与所述电压跳变子电路的输入端连接，所述延时子电路的输出端还与所述放电子电路连接。

3.根据权利要求2所述的控制电路，其特征在于，所述电压跟随驱动子电路包括：

第一比较器，所述第一比较器的第一输入端与所述射频收发电路的使能端连接，第二输入端与所述第一比较器的输出端连接，所述第一比较器的输出端还与所述延时子电路的输入端连接。

4.根据权利要求2所述的控制电路，其特征在于，所述延时子电路包括：第一电阻和第一电容；

所述第一电阻的一端与所述电压跟随驱动子电路的输出端连接，另一端所述电压跳变子电路的输入端连接；

所述第一电容的一端连接于所述第一电阻和所述电压跳变子电路之间，另一端接地。

5.根据权利要求2所述的控制电路，其特征在于，所述延时模块还包括：比较器输出驱动子电路，所述比较器输出驱动子电路连接于所述延时子电路的输出端与所述电压跳变子电路的输入端之间。

6.根据权利要求5所述的控制电路，其特征在于，所述比较器输出驱动子电路包括：

第二比较器，所述第二比较器的第一输入端与所述延时子电路的输出端连接，第二输入端与外界电源连接，输出端与所述电压跳变子电路的输入端连接。

7.根据权利要求6所述的控制电路，其特征在于，所述比较器输出驱动子电路还包括：

串联的第二电阻和第三电阻，所述第二电阻远离所述第三电阻的一端与所述外界电源连接，所述第三电阻的远离所述第二电阻的一端接地，所述第二比较器的第二输入端连接于所述第二电阻和第三电阻之间。

8.根据权利要求1-5中任一项所述的控制电路，其特征在于，所述电压跳变子电路包括：

第四电阻、第五电阻、第六电阻和开关，所述第四电阻和第五电阻串联，所述第六电阻和所述开关串联后与所述第五电阻并联，所述开关的控制端与所述延时模块的输出端连接，所述第四电阻远离所述第五电阻的一端用于与所述射频收发电路中的射频功率放大器连接。

9.一种射频收发电路，其特征在于，所述射频收发电路包括：

供电电源、射频功率放大器和如权利要求1-8中任一实施例所述的射频收发电路的控制电路；

所述供电电源的供电端与所述射频功率放大器的供电端连接，所述射频收发电路的控制电路中电压跳变子电路的输出端连接于所述供电电源的供电端与所述射频功率放大器之间。

10.根据权利要求9所述的射频收发电路，其特征在于，所述射频收发电路还包括：

滤波子电路，所述滤波子电路连接于所述电压跳变子电路的输出端和所述射频功率放大器之间。

Images