CN218068842U - 一种多接口合并电路 - Google Patents
一种多接口合并电路 Download PDFInfo
- Publication number
- CN218068842U CN218068842U CN202222227567.5U CN202222227567U CN218068842U CN 218068842 U CN218068842 U CN 218068842U CN 202222227567 U CN202222227567 U CN 202222227567U CN 218068842 U CN218068842 U CN 218068842U
- Authority
- CN
- China
- Prior art keywords
- interface
- interface module
- pin
- pins
- merging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型公开了一种多接口合并电路,涉及电气产品领域,本实用新型结构简单,本实用新型通过将集中通用的标准接口中必要的通道提取出来,再通过合理的排列方式合并为一个接口,相较于现有技术中多接口的方式,本实用新型仅存在一个接口,不仅使用简单且通用性和兼容性更好,而且减少电气产品PCB板空间占用。
Description
技术领域
本实用新型涉及电气产品领域,具体是一种多接口合并电路。
背景技术
近年来,越来越多的通用标准接口被应用到芯片的通信、调试以及各类电气产品的研发生产上,其中较为常用的有六针接口、四针接口和二针接口。在很多情况下,一款电气产品上会应用到几个不同的芯片,因此往往需要使用不止一个标准接口,这些接口在电路板上会占用很多的空间,且每种接口对应一个USB设备连接到电脑上,在电气产品上就会有好几根繁琐的连线,这会给开发和生产人员使用上带来很多的不方便。而在芯片的调试、烧写、通信过程中,一般只需要使用数据接口通道和电源接口通道这些必要的接口通道,其余接口通道为非必需通道,在芯片的调试、烧写、通信过程中这些非必要接口通道不仅没有被使用到,还占用了接口空间,增加了电气产品的体积。
与此同时,外表美观、占用空间小且通道数更多的TYPE_C接口的使用也越来越普遍,可以将其内部通道重新自定义来合并几个标准接口以供电气产品使用。操作便利、机械强度高且可靠性较强的排针接口在电气产品的连接中也越来越受到青睐,排针是连接器的一种,一般广泛应用于电子、电器、仪表中的PCB板的连接上,跟排针一起配对使用的有排母,线端连接器等,也被称为“万用连接器”。排针用在PCB板上,且其针脚个数不受限制,可以使几个独立的PCB板构成一个整体,或与电子线束端子配套使用,构成板对线连接等,在孤立不同的电路之间起到连接作用,即可供电又可传输信号。
因此,亟需一种能够将多接口合并成为一个单接口的电路。
实用新型内容
本实用新型的目的在于提供一种多接口合并电路,通过将几种通用的标准接口中必要的通道提取出来,然后通过合理的排列方式合并成一个接口供电气产品使用,以解决上述背景技术中提出的问题。
为实现上述目的,本实用新型提供如下技术方案:
一种多接口合并电路,包括六针接口模块、四针接口模块和二针接口模块中的一种或多种,每一种的接口模块数量为一个或多个,还包括合并接口模块;
所述六针接口模块、四针接口模块和二针接口模块依据对应的六针接口、四针接口和二针接口的逻辑协议将其所需的数据通道连接到合并接口模块;连接方式为:一个接口模块的多个数据通道针脚和合并接口模块上多个相邻的针脚分别相连接;
所述六针接口模块、四针接口模块和二针接口模块中包括参考电源和参考地时,所述参考电源和参考地连接到合并接口模块上与对应接口模块多个数据通道针脚相连的多个相邻针脚两端。
作为本实用新型进一步的方案:所述六针接口模块的六个针脚为:电源线、地线、数据输入信号线、数据输出信号线、数据控制信号线和时钟控制信号线。
作为本实用新型进一步的方案:所述四针接口模块的四个针脚在不包括参考电源和参考地时为:数据输入信号线、数据输出信号线、时钟信号线和使能信号线;在包括参考电源和参考地时为:数据输入输出信号线、时钟信号线、电源线和地线。
作为本实用新型进一步的方案:所述二针接口模块的两个针脚为数据输入信号线和数据输出信号线,或者为数据输入输出信号线和时钟信号线。
作为本实用新型进一步的方案:当合并接口模块需要的针脚总数不超过24个时,所述合并接口模块的接口为TYPE-C接口或排针接口;当合并接口模块需要的针脚总数超过24个时,所述合并接口模块的接口为排针接口。
作为本实用新型进一步的方案:当所述合并接口模块的接口为TYPE-C接口且合并接口模块需要的针脚总数不超过12个时,将TYPE-C接口两排针脚中镜像对称的针脚相连;当所述合并接口模块的接口为双排针接口时,将双排针接口的两排针脚中镜像对称的针脚相连。
与现有技术相比,本实用新型的有益效果是:本实用新型结构新颖,通过将集中通用的标准接口中必要的通道提取出来,再通过合理的排列方式合并为一个接口,相较于现有技术中多接口的方式,本实用新型仅存在一个接口,使用简单且通用性和兼容性更好,且减少电气产品PCB板空间占用,同时合并后单接口的种类可以根据具体的使用需求选择,更便于与外部电气产品的连接。
附图说明
图1为一种合并电路的电路结构示意图;
图2六针接口模块示意图;
图3为一种四针接口模块示意图;
图4为另一种四针接口模块示意图;
图5为一种二针接口模块示意图;
图6为另一种二针接口模块示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例中,一种多接口合并电路,包括六针接口模块、四针接口模块和二针接口模块中的一种或多种,每一种的接口模块数量为一个或多个;还包括合并接口模块。这样,待合并的接口可以为六针接口、四针接口和二针接口中的多种,且每种接口的数量不受限制,能够适应不同需求下对接口的合并,用户可以完全自行根据需求来选择要使用的接口种类和数量。
如图1所示,依据对应六针、四针、二针等接口的逻辑协议将其所需的数据通道提取出来,统一到一个合并接口上使用,对应接口需要使用参考电源VCC、参考地GND时,将其排列在接口两端做隔离使用,每个接口的数据通道依次放在一起,然后依据实际需求将需要使用的接口合理的排列统一到一个合并接口上,完成多接口合并。这里的逻辑协议是指,当六针接口使用的是某种标准接口时,此标准接口的接口协议,依据当六针接口的逻辑协议将其所需的数据通道提取出来,即按照该标准接口的接口协议提取出接口协议里规定的数据通道,该数据通道包括数据输入通道、数据输出通道、数据控制通道、时钟信号通道、时钟控制信号中的一种或多种。
具体的说,六针接口模块、四针接口模块和二针接口模块依据对应的六针接口、四针接口和二针接口的逻辑协议将其所需的数据通道连接到合并接口模块;在连接的过程中,一个接口模块的多个数据通道针脚和合并接口模块上多个相邻的针脚分别相连接。以使同一个待拼接的接口的数据通道在接口模块上的位置在一起,避免了不同接口模块的数据通道之间的干扰,便于将其内部通道重新自定义来合并几个标准接口以供电气产品使用。
六针接口模块、四针接口模块和二针接口模块中包括参考电源和参考地时,参考电源和参考地连接到合并接口模块上与对应接口模块多个数据通道针脚相连的多个相邻针脚两端。能够起到隔离不同接口模块的数据通道的作用,通过参考电源和参考地的位置放置设计,能够很好的将不同的接口模块的数据通道区别开来,且不同的接口模块对应不同的参考电源和参考地,能够更好的控制每个接口模块的电压电平标准,当某个接口模块的电源无法正常供电时,也不会影响到其他的接口模块的供电。
如图2所示,对于六针接口模块,其六个针脚为:电源线、地线、数据输入信号线、数据输出信号线、数据控制信号线和时钟控制信号线。应当理解的是,所述的六针接口模块是因为对应的六个必需的针脚而设计为六针接口,具体到实际的某种协议的接口,可能本身具有更多的针脚,但如果在实际操作中只需要使用上述六个必需针脚,则也属于本实用新型中所设计的六针接口。
如图3和图4所示,对于四针接口模块,其四个针脚在不包括参考电源和参考地时为:数据输入信号线、数据输出信号线、时钟信号线和使能信号线;在包括参考电源和参考地时为:数据输入输出信号线、时钟信号线、电源线和地线。应当理解的是,所述的四针接口模块是因为对应的四个必需的针脚而设计为四针接口,具体到实际的某种协议的接口,可能本身具有更多的针脚,但如果在实际操作中只需要使用上述四个必需针脚,则也属于本实用新型中所设计的四针接口。
如图5和图6所示,对于二针接口模块的两个针脚为数据输入信号线和数据输出信号线,或者为数据输入输出信号线和时钟信号线。应当理解的是,所述的二针接口模块是因为对应的二个必需的针脚而设计为二针接口,具体到实际的某种协议的接口,可能本身具有更多的针脚,但如果在实际操作中只需要使用上述二个必需针脚,则也属于本实用新型中所设计的二针接口。
所述合并接口包括TYPE-C接口和排针接口等,用于连接外部电气产品。对于TYPE-C接口,由于其针脚总数为24个,所以当合并接口使用TYPE-C接口时,待合并的接口的针脚总数要求不超过24个,即合并接口模块需要的针脚总数不超过24个;对于排针接口,由于其针脚数目不受限制,所以待合并的接口的种类和数目也不受限制,即合并接口模块需要的针脚总数也不受限制。
进一步的,在接口插拔的过程中,为了更加的便利和快捷,可以将对合并接口针脚两排中镜像对称的针脚相连来实现接口的插拔不区分正反,对于合并接口是排针接口,待合并的针脚总数不受限制均能实现接口的插拔不区分正反,采用双排排针接口,对双排排针接口的两排之间镜像对称的针脚之间一一相互连接,具体的,如果双排排针中的一排针脚按照一定顺序定义为1,2,3,...,n号针脚,则另一排针脚按照同一顺序定义为n,n-1,n-2,...,1,然后将定义数字相同的针脚相连,就实现了双排排针接口的两排之间镜像对称的针脚之间一一相互连接;最后所有待合并接口的针脚只与双排排针的一排相连,这样就可以实现排针接口的插拔不区分正反。对于合并接口是TYPE-C接口,要求待合并接口总数不超过12个,根据现有技术,其所有24个针脚均有命名,只需要将其两排接口中的A1与B1相连,A2与B2相连,A3与B3相连,直到A12与B12相连,然后所有待合并接口的针脚只与TYPE-C接口的一排针脚相连,即可以实现TYPE-C接口的插拔不区分正反。
本实用新型通过合并电路将多接口合并转换为一个接口,合并前多接口的实际个数和种类根据具体使用需求进行选择,且合并后单接口的种类可根据具体使用需求选择。
如图1所示,上述方案中所述选取通道,皆为提取出必须使用的数据、时钟、电源、地通道,实际标准接口通道数更多,但在本实用新型中不考虑其他接口通道。
本实用新型结构新颖,运行稳定,本实用新型通过将集中通用的标准接口中必要的通道提取出来,再通过合理的排列方式合并为一个接口,相较于现有技术中多接口的方式,本实用新型仅存在一个接口,不仅使用简单且通用性和兼容性更好,而且减少电气产品PCB板空间占用。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (6)
1.一种多接口合并电路,其特征在于,包括六针接口模块、四针接口模块和二针接口模块中的一种或多种,每一种的接口模块数量为一个或多个,还包括合并接口模块;
所述六针接口模块、四针接口模块和二针接口模块依据对应的六针接口、四针接口和二针接口的逻辑协议将其所需的数据通道连接到合并接口模块;连接方式为:一个接口模块的多个数据通道针脚和合并接口模块上多个相邻的针脚分别相连接;
所述六针接口模块、四针接口模块和二针接口模块中包括参考电源和参考地时,所述参考电源和参考地连接到合并接口模块上与对应接口模块多个数据通道针脚相连的多个相邻针脚两端。
2.根据权利要求1所述的多接口合并电路,其特征在于,所述六针接口模块的六个针脚为:电源线、地线、数据输入信号线、数据输出信号线、数据控制信号线和时钟控制信号线。
3.根据权利要求1所述的多接口合并电路,其特征在于,所述四针接口模块的四个针脚在不包括参考电源和参考地时为:数据输入信号线、数据输出信号线、时钟信号线和使能信号线;在包括参考电源和参考地时为:数据输入输出信号线、时钟信号线、电源线和地线。
4.根据权利要求1所述的多接口合并电路,其特征在于,所述二针接口模块的两个针脚为数据输入信号线和数据输出信号线,或者为数据输入输出信号线和时钟信号线。
5.根据权利要求1至4任一所述多接口合并电路,其特征在于,当合并接口模块需要的针脚总数不超过24个时,所述合并接口模块的接口为TYPE-C接口或排针接口;当合并接口模块需要的针脚总数超过24个时,所述合并接口模块的接口为排针接口。
6.根据权利要求5所述的多接口合并电路,其特征在于,当所述合并接口模块的接口为TYPE-C接口且合并接口模块需要的针脚总数不超过12个时,将TYPE-C接口两排针脚中镜像对称的针脚相连;当所述合并接口模块的接口为双排针接口时,将双排针接口的两排针脚中镜像对称的针脚相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222227567.5U CN218068842U (zh) | 2022-08-23 | 2022-08-23 | 一种多接口合并电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222227567.5U CN218068842U (zh) | 2022-08-23 | 2022-08-23 | 一种多接口合并电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218068842U true CN218068842U (zh) | 2022-12-16 |
Family
ID=84406749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222227567.5U Active CN218068842U (zh) | 2022-08-23 | 2022-08-23 | 一种多接口合并电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218068842U (zh) |
-
2022
- 2022-08-23 CN CN202222227567.5U patent/CN218068842U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105487955B (zh) | 测试治具及c类型通用串行总线端口的测试方法 | |
CN212135417U (zh) | 一种配置从设备地址的装置及单板 | |
CN218068842U (zh) | 一种多接口合并电路 | |
US9958919B2 (en) | Data source and display having power circuits providing different output voltages based on duty cycle | |
CN208061189U (zh) | Ops转接板及电子设备 | |
CN215813180U (zh) | 一种集成式光模块测试电路 | |
CN114077564B (zh) | C型通用串行总线转接板 | |
CN114168513A (zh) | 外设高速互连接口PCIe板卡、线缆、验证系统及计算机 | |
CN212256300U (zh) | 一种方便的多串口卡 | |
CN207601785U (zh) | 外接电连接接口 | |
CN202204963U (zh) | 光电信号转换模块 | |
CN213184662U (zh) | Led显示屏的供电电路及电子设备 | |
CN219554633U (zh) | 一种可反向充电的充电器 | |
CN219371417U (zh) | 一体化插线头 | |
CN216956919U (zh) | 支持双系统联网的显示屏系统及电子设备 | |
CN218568406U (zh) | 一种hdmi接口显示屏老化测试板 | |
CN214756620U (zh) | 视频处理设备 | |
CN211655240U (zh) | 一种基于扣板插接的背板连接结构 | |
CN214591815U (zh) | 一种设置延伸接口的配线架 | |
CN213586010U (zh) | 视频输出卡和插卡式视频拼接处理设备 | |
CN211506474U (zh) | 一种用于变频器功能扩展的扩展卡转接卡结构 | |
CN212659292U (zh) | 显示屏控制器和显示控制系统 | |
CN205790751U (zh) | 连接器 | |
CN114115480B (zh) | 一种服务器及其主板 | |
CN214278931U (zh) | 一种16槽6u vpx混合背板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |