CN218041373U - 一种相互配合的编码、解码电路 - Google Patents

Abstract

本实用新型公开一种相互配合的编码、解码电路，包括编码电路和解码电路，编码电路对第一输入信号生成编码信号并输出至解码电路，编码电路对编码信号进行解码，解码电路包括依次连接的同相放大模块、信号整形模块和迟滞比较器模块，同相放大模块与信号整形模块连接，同相放大模块用于接收编码信号并进行电压放大，以使得同相放大模块输出的高低电平插值大于输入前的高低电平的差值，信号整形模块用于生成相应具有不同电压值的信号，迟滞比较器模块根据内设的第二基准电压和接收到的电压进行比较结果输出解码信号。本实用新型能够很好地接收到的编码信号进行解码，实现硬件电路的快速解码，易于实际推广使用。

Description

一种相互配合的编码、解码电路

技术领域

本实用新型涉及编解码电路技术领域，具体涉及一种相互配合的编码、解码电路。

背景技术

同轴线具有很好抗干扰性能使得数据传输稳定，同时还因传输距离远和成本低的特点而应用广泛，特别在数据通信中得到大范围应用。现有技术中，还没有发现可以在同一根同轴线同时实现数据、控制信号传输和输电。以视频信号作为数据为例，往往用其中一根同轴线用于传输视频信号，一根同轴线传输控制信号，另一根同轴线用于向其他设备输电。这导致在实际应用时，为了实现两个终端通信和输电需求，至少需要布设3根同轴线，布线复杂，不能翻板快捷实现系统搭建且代理搭建成本高，以及对现场布设的实施人员的技术要求也高，导致很多应用场景受到限制。特别是在一些空间受限而无法大量布设线缆的场地，可能导致无法采用同轴线实现其需求。

实用新型内容

针对现有技术的不足，本实用新型的目的提供一种相互配合的编码、解码电路，其能够解决编解码的问题。

实现本实用新型的目的之一的技术方案为：一种相互配合的编码、解码电路，其特征在于，包括编码电路和解码电路，编码电路对第一输入信号生成编码信号并输出至解码电路，编码电路对编码信号进行解码，

第一输入信号为高电平时，编码信号为直流电压的第一高电平，第一输入信号为低电平时，编码信号为具有频率大小为f1的方波信号p，方波信号的高电平为第二高电平，第二高电平＞第一高电平＞0，

所述解码电路包括依次连接的同相放大模块、信号整形模块和迟滞比较器模块，同相放大模块通过电容C7与信号整形模块连接，

同相放大模块用于接收所述编码信号并进行电压放大，以使得同相放大模块输出的高电平与低电平的差值大于第一差值，第一差值为第二高电平和第一高电平的差值，

信号整形模块用于第一高电平经过同相放大模块输出后无法通过电容C7时，信号整形模块生成一个与第一高电平的电压相等的电平信号t1，电平信号t1的电压为r1，以及用于方波信号p经同相放大模块放大后整形成电压r2的电平信号t2，电压r2大于同相放大模块对方波信号p放大后的电压值，

迟滞比较器模块内设有第二基准电压，第二基准电压大于电压r1且小于电压r2，迟滞比较器模块用于根据第二基准电压分布与电压r1和电压r2进行比较结果输出解码信号，

当第二基准电压大于电压r1时，迟滞比较器模块输出低电平，当第二基准电压小于电压r2时，迟滞比较器模块输出高电平，从而完成对编码信号解码，还原出第一输入信号。

进一步地，所述编码电路包括第一输入端、第二输入端、与非门U1、与非门U3、异或门U2，第一输入端用于接收第一输入信号，第二输入端用于接收第一方波信号，

第一输入端分别和与非门U1的两个输入端连接，以及和异或门U2的第一输入端连接，与非门U1的输出端和与非门U3的第一输入端连接，第二输入端和与非门U3的第二输入端连接，与非门U3的输出端和异或门U2的第二输入端，异或门U2的输出端输出对第一输入信号编码后的编码信号。

进一步地，还包括分压电路，分压电路用于异或门U2输出端处的电压进行分压，分压电路输出编码信号，以使得待编码信号为高电平且第一方波信号为低电平时，分压电路输出的编码信号的高电平为低电平，待编码信号为高电平且第一方波信号为高电平时，分压电路输出的编码信号的第一高电平，待编码信号为低电平且第一方波信号为低电平时，分压电路输出的编码信号的第二高电平，待编码信号为低电平且第一方波信号为高电平时，分压电路输出的编码信号的第一高电平，第一高电平＜第二高电平。

进一步地，分压电路包括电阻R1、电阻R2和电阻R5，与非门U3的输出端和电阻R5的一端连接，异或门U2的输出端与电阻R1的一端连接，电阻R1的另一端、电阻R5的另一端共同与电阻R2的一端连接，电阻R2的另一端接地。

进一步地，所述同相放大模块包括电容C6、电容C8、同相放大器U4、电阻R4、电阻R6、电阻R7、电阻R8和电阻R9，电容C8的一端用于接收所述编码信号，电容C8的另一端和电阻R9的一端共同与同相放大器U4的同相输入端连接，电阻R9的另一端分别与第一并联支路的一端、电阻R4的一端和电阻R6的一端连接，第一并联支路的另一端接地，第一并联支路包括并联连接的电阻R7和电容C6，电阻R4的另一端连接第一基准电压，第一基准电压的电压值保持与第一输入信号的电平值相同，电阻R6的另一端串联电阻R8后与同相放大器U4的输出端连接，电阻R6与电阻R8之间还与同相放大器的反相输入端连接。

进一步地，所述信号整形模块包括三极管Q1、三极管Q2、第二并联支路、第三并联支路、电阻R3和电阻R12，第二并联支路包括并联的电阻R10、电阻R11和电容C5，第二并联支路的一端接地，另一端分别串联电阻R3后与三极管Q1的集电极连接，以及直接与三极管Q1的基极连接，三极管Q1的集电极还连接第一基准电压，三极管Q1的发射极分别串联电阻R12后接地，以及与三极管Q2的基极连接，三极管Q2的集电极连接第一基准电压，三极管Q2的发射极通过第三并联支路连接迟滞比较器模块的输入端，第三并联支路包括电阻R16、电阻R17、电阻R18、电容C9、电容C10和电容C11，电容C11和电阻R18并联的一端与三极管Q2的发射极连接且与电阻R17的一端连接，电容C11和电阻R18并联的另一端接地，电阻R17的一端分别与电阻R16、电容C10的一端连接，电阻R16的另一端分别与电容C9的一端和迟滞比较器模块的输入端连接，电容C9的另一端、电容C10的另一端、电容C11和电阻R18并联的另一端共同接地。

进一步地，所述迟滞比较器模块包括同相放大器U7、电阻R20、电阻R21、电阻R22、电容C12、电容C13、电容C14、电容C15和二极管D2，同相放大器U7的反相输入端与电阻R16的另一端连接，同相放大器U7的输出端串联电阻R21后与同相放大器U7的同相输入端连接，电容C12的一端、电阻R20的一端与电阻R21的一端共同与同相放大器U7的同相输入端连接，电容C12的另一端接地，电阻R20的另一端与第四并联支路的一端连接，第四并联支路的另一端接地，第四并联支路包括电阻R22、二极管D2、电容C13、电容C14、电容C15，电容C13、电容C14并联连接的一端与电阻R12的一端连接且共同连接第一基准电压，电容C13、电容C14并联连接的另一端、电容C15的一端和二极管D2的正极共同接地，电容C15的另一端、电阻R22的另一端、电阻R20的另一地共同连接二极管D2的负极。

进一步地，还包括电平隔离模块，迟滞比较器模块的输出端与电平隔离模块连接，电平隔离模块用于隔离与迟滞比较器连接的后级电路对迟滞比较器模块的影响，防止影响迟滞比较器工作的稳定性。

进一步地，所述电平隔离模块包括与非门U5、与非门U6和电阻R19，与非门U5的第二输入端和第一基准电压连接，与非门U6的第一输入端和第一基准电压连接，与非门U6的第二输入端与同相放大器U7的输出端连接，与非门U6的第二输入端还通过串联电阻R16后和与非门U5的输出端连接，与非门U6的输出端和与非门U5的第二输入端连接，与非门U5的输出端作为输出解码信号的输出端。

进一步地，与非门U5的第二输入端和电阻R13串联后和第一基准电压连接，与非门U6的第一输入端和电阻R14串联后和第一基准电压连接，与非门U5的输出端串联一个电阻R15后的一端作为输出解码信号的输出端，编码电路还包括电容C4，电容C4并联在电阻R2的两端，电容C4为用于旁路滤波。

本实用新型的有益效果为：本实用新型能够很好地接收到的编码信号进行解码，实现硬件电路的快速解码，易于实际推广使用。

附图说明

图1是较佳实施例的实现基于同一同轴线实现数据、控制和输电装置的电路示意图；

图2是图1中编码模块的电路示意图；

图3是图1中解码模块的电路示意图；

图4是图3中同相放大模块的电路示意图；

图5是图3中信号整形模块的电路示意图；

图6是图3中迟滞比较器模块的电路示意图；

图7是图3中电平隔离模块的电路示意图；

图8是编码模块中控制信号、第二方波信号与编码模块中三个与非门的输出以及编码模块最终输出的编码信号的对应关系示意图；

图9是将本实施例提供的装置分别连接在同一根同轴线的两端的使用状态示意图。

具体实施方式

下面，下面结合附图以及具体实施方案，对本实用新型做进一步描述。

本实施例提供的一种相互配合的编码、解码电路应用在一种基于同一同轴线实现数据、控制和输电装置上，其中，输电包括向外供电和向内受电，当本装置作为供电端时用于向外供电，作为受电端时则向内受电，即接受外部提供的电源。

首先，本实施例的输电包括向外供电和向内受电，当本装置作为供电端时用于向外供电，作为受电端时则向内受电，即接受外部提供的电源。

如图1-图8所示，一种基于同一同轴线实现数据、控制和输电装置，该装置可以作为供电端，通过同轴线向外供电；也可以作为受电端，通过同轴线接受另一装置传输过来的电源。当该装置作为供电端时，该装置接收另一装置发送过来的数据和控制信号，并且通过返回应答信号来响应控制信号。当该装置作为受电端时，该装置向另一装置发送数据和控制信号。本实施例以视频信号作为所述数据为例进行详细说明，即视频信号作为需要传输或通信的数据。其中一个装置作为主机，另一个装置作为从机，主机用作供电端，从机用作受电端，从机向主机发送视频信号，主机向从机发送控制信号，且从机接收到控制信号后返回应答信号，应答信号也是通过编码模块编码后发出。两个装置不能同时发送或同时接收，只能一端为发送、另一端接收。

其中，视频信号是可以本装置内部生成的视频信号，也可以是外部向本装置传送过来的视频信号。

所述装置包括供受电模块、数据传输模块、编码模块、解码模块和隔离模块。编码模块和解码模块的输出端共同串联隔离模块的输入端，隔离模块的输出端、供受电模块的输出端与数据传输模块的共同连接点作为统一输出端，统一输出端连接同轴线。在实际使用时，本装置连接同轴线的一端，同轴线的另一端连接与本装置相同的另一个装置。也即隔离模块的输出端、供受电模块的输出端与数据传输模块的输出端共同连接同轴线的一端，同轴线的另一端连接另一个装置的隔离模块、供受电模块与数据传输模块的共同连接点，而此时另一端的共同连接点作为输入端。也即同轴线两端连接的两个装置可以相互转换，一个作为供电端时，另一个作为受电端。

所述供受电模块包括输电端，输电端的一端通过串联连接第一滤波电路后与同轴线连接，第一滤波电路包括依次串联的电感L1、磁珠LB1、电感L2和磁珠LB2，也即电感L1的一端与输电端的一端连接，磁珠LB2的一端与同轴线连接。第一滤波电路用于隔离同轴线上的视频信号和控制信号，防止视频信号和控制信号传输到输电端。当供受电模块用于供电时，即供受电模块所在的装置为供电端时，输电端的另一端连接提供第一直流电压的电源，该电源向输电端输入第一直流电压，第一直流电压优选为24V的直流电压，第一直流电压通过第一滤波电路后经同轴线向外供电。当供受电模块用于受电(即接收电压)时，即供受电模块所在的装置为受电端时，输电端的另一端连接其他用电设备(包括电路)或电子元件，经同轴线传输过来的第一直流电压经过第一滤波电路后经输电端的另一端传输给后级的其他设备或电子元件供电。

当通过输电端向供受电模块输入24V直流电压后，经过由电感和磁珠构成的滤波电路后把电压加载到同轴线上传输，并经同轴线传输给受电设备，即传输给另一个装置。

其中，第一直流电压的电压值通常较大，以使得第一直流电压能够通过第一滤波电路传输到同轴线上，而同轴线上传输过来的小电压的直流电压又无法经第一滤波电路传输到输电端，也即第一滤波电路能够很好地维持第一直流电压通过、隔离同轴线上的视频信号和控制信号。

所述数据传输模块包括数据接口，数据接口串联一电容C1后和供受电模块共同连接同轴线。当本装置作为供电端时，数据接口接收经同轴线传输过来的视频信号，视频信号经过电容C1后传输给数据接口，数据接口再将视频信号传送给后级设备。当本装置作为受电端时，数据接口接收后级设备发送过来的视频信号，数据接口将视频信号经过电容C1后传输至同轴线，同轴线再将视频信号向外传输，即传输给另一个终端。图1中的Video_signal_RX表示接收经同轴线传输过来的视频信号，此时的装置是作为供电端，接收的视频信号是由其他终端仅同轴线传输过来的。视频信号可以采用SDI(数字分量串行接口)信号。数据接口经同轴线接收的视频信号或向同轴线传输的视频信号是具有一定频率的信号，例如为一定频率的方波信号。

电容C1能够对同轴线上的第一直流电压进行隔离，防止第一直流电压通过数据传输模块损坏数据接口连接的后级设备，而电容C1能够允许具有一定频率的视频信号通过。从而实现输电与数据在同一根同轴线上进行传输。电容C1还能够隔离低频方波信号，防止编码信号能够经电容C1传输到数据传输模块，即传输到数据接口。电容C1允许高频的视频信号通过，也即在第一直流电压、编码信号和视频信号三者之中，只允许视频信号通过。

所述编码模块包括控制信号输入接口、第一基准信号接口、与非门U1、与非门U3、异或门U2、电阻R1、电阻R2、电阻R5和电容C4。控制信号输入接口(即图2中的Control_signal_Tx)分别和与非门U1的两个输入端连接，以及和异或门U2的第一输入端(图2中U2的A端)连接。与非门U1的输出端(图2中U1的Y端)和与非门U3的第一输入端连接。第一基准信号接口(即图2中的500KHz_PWM)和与非门U3的第二输入端连接。与非门U3的输出端分别和异或门U2的第二输入端、电阻R5的一端连接。异或门U2的输出端与电阻R1的一端连接，电阻R1的另一端、电阻R5的另一端共同与电阻R2的一端连接，电阻R2的另一端接地。可见电阻R5的两端分别在异或门U2的输入端和输出端。电阻R1、电阻R2和电阻R5共同连接处记为连接点M，如图2中的M点。电容C4并联在电阻R2的两端，即电容C4的一端与连接点M连接，另一端与电阻R2的另一地共同接地。电容C4起到旁路滤波，对编码信号进行滤波，对编码信号滤波也即相当于对控制信号进行滤波。编码模块是一个逻辑电路。

需要说明的是，虽然编码模块输出的编码信号也会直接经过电容C8传输至解码模块，但在实际应用中可以区分出是直接传输过来的还是经过同轴线传输过来的。通过发送的控制信号和响应控制信号而返回的应答信号的数据帧可以区分出，通过数据帧头能够区分是直接传输还是经同轴线传输过来的编码信号，或者通过发送的控制信号和接收的应答信号的数据位数、数据校验来区分。直接传输过来的编码信号可以进行舍弃，从而能够对另一个装置传输的编码信号和本地的编码信号进行区分，以便准确解码。

其中，连接点M也即是编码模块的输出端，即电阻R1、电阻R2、电阻R5和电容C4的共同连接端是编码模块的输出端，输出端串联隔离模块后与同轴线连接，从而使得编码模块、供电受模块和数据传输模块共同连接到同轴线上。电阻R1、电阻R2、电阻R5构成分压电路，用于将第一方波信号和第二方波信号的电平输出后进行降压输出一个电平信号。

在本实施例中，电阻R1、电阻R2、电阻R5的阻值依次为470Ω、100Ω和470Ω，电容C1的电容值为220pF。

第一基准信号接口输入的是第二方波信号，本实施例选取频率为500KHz、占空比为50％的PWM信号，是一个连续的方波信号。控制信号输入接口输入的是第一方波信号，第一方波信号和第二方波信号的高电平相同(其低电平即是0V)，占空比可以相同也可以不同。本实施例以第一方波信号和第二方波信号的高电平均为3.3V为例，阐述编码模块实现编码的工作原理过程。其中，第一方波信号记为Control_signal_Tx，第二方波信号记为500KHz_PWM。第二方波信号用于对控制信号电平进行转换。

这里的高电平和低电平是指逻辑电平的高低电平，其具体电压值对应到实际的电压值，本实施例，高电平对应3.3V，低电平对应0V。

当Control_signal_Tx为0V(即第一方波信号为低电平)时，

若500KHz_PWM为0V，与非门U1输出高电平，即与非门U1输出3.3V(此时的高电平对应的是第一方波信号或第二方波新的高电平)，与非门U3也是输出高电平，与非门U3输出高电平3.3V。此时，异或门U2的两个输入端的电平相异(一个0V低电平，一个3.3V高电平)，异或门U2输出高电平，输出3.3V，即输出到连接电阻R1一端的电压为3.3V。此时，电阻R1和电阻R5并联后与电阻R2串联，连接点M处经分压电路的分压后的电压大小约为0.99V，约为0.99V是因电阻R1、电阻R2、电阻R5的阻值不是100％的标称值，会存在极小误差。当然，在实际应用中，由于误差很小，可以认定连接点M处的电压等于0.99V。

若500KHz_PWM为3.3V，与非门U1输出高电平，即与非门U1输出3.3V，与非门U3输出低电平，即与非门U3输出低电平0V。此时，异或门U2的两个输入端的电平相同(均为0V低电平)，异或门U2输出低电平，输出0V，即输出到连接电阻R1一端的电压为0V。电阻R1与异或门U2输出端连接的一端处为0V，电阻R5的与非门U3输出端连接的一端也为0V。此时，连接点M处的电压为0V。

当Control_signal_Tx为3.3V(即第一方波信号为高电平)时，

若500KHz_PWM为0V，与非门U1输出低电平，即与非门U1输出0V，与非门U3输出高电平，与非门U3输出高电平3.3V。此时，异或门U2的两个输入端的电平相异(一个0V低电平，一个3.3V高电平)，异或门U2输出高电平，输出3.3V，即输出到连接电阻R1一端的电压为3.3V。此时，电阻R2和电阻R5并联后与电阻R1串联，连接点M处经分压后的电压大小约为0.49V。

若500KHz_PWM为3.3V，与非门U1输出低电平，即与非门U1输出0V，与非门U3输出高电平，即与非门U3输出高电平3.3V。此时，异或门U2的两个输入端的电平相同(均为3.3V低电平)，异或门U2输出低电平，输出0V，即输出到连接电阻R1一端的电压为0V。但此时，电阻R5和与非门U3输出端连接的一端为3.3V。此时，电阻R2和电阻R5并联后与电阻R1串联，连接点M处经分压后的电压大小约为0.49V。

综上，输入的控制信号、第一基准信号和编码模块输出端(即连接点M)的真值表如下：

参考图8，图中最上端的控制信号逻辑电平即是指Control_signal_Tx，方波信号逻辑电平即是指500KHz_PWM，编码后信号电压/u即是指经此编码模块编码后输出端(即连接点M)输出的编码信号，从而实现对控制信号的编码。从该图中可看出，当控制信号为高电平时，编码模块输出的编码信号为一条直线电平(即直流电压)，电平值为0.49V，约为编码信号最高电平(0.99V)的一半；当控制信号为低电平时，编码信号跟随第一基准信号变化并且保持反相，即第一基准信号为低电平时，编码信号正好处于高电平，而第一基准信号为高电平时，编码信号正好处于低电平，且编码信号的高电平为0.99V。实现了对控制信号的编码。

以上四种情况，从逻辑电平来说，大致是这样的：

当控制信号为0、第一基准信号为0时，与非门U1输出为1，与非门U3输出为1，异或门U2输出为1。

当控制信号为0、第一基准信号为1时，与非门U1输出为1，与非门U3输出为0，异或门U2输出为0。

当控制信号为1、第一基准信号为0时，与非门U1输出为0，与非门U3输出为1，异或门U2输出为0。

当控制信号为1、第一基准信号为1时，与非门U1输出为1，与非门U3输出为1，异或门U2输出为0。

编码模块的输出端通过隔离模块与同轴线连接，也即连接点M和电容C4连接的一端共同与隔离模块连接。隔离模块包括电容C2、电阻R1、电感L3、磁珠LB3和磁珠LB4，电阻R1和电感L3并联形成并联支路，电容C2、并联支路、磁珠LB4和磁珠LB3依次串联后与同轴线连接。电容C2具有一定电容值大小的电容，电容C2和其他电阻、磁珠构成的隔离模块能够对同轴线上的直流电压进行隔离，防止供受电模块传输到同轴线上的直流电压直接反灌到编码模块上。由于控制信号是一定频率的方波，输出的编码信号也是具有一定频率的方波，编码模块输出的编码模块可以经过隔离模块加载到同轴线上。从而实现了控制信号、视频信号和输电在同一根同轴线上进行传输。

所述解码模块包括依次连接的同相放大模块、信号整形模块、迟滞比较器模块和电平隔离模块。同相放大模块通过所述隔离模块与同轴线连接，用于对接收从同轴线发送过来的编码信号进行电压放大，放大倍数为a倍，a为大于1的正数，a通常为3，即放大3倍。信号整形模块用于当控制信号为高电平经编码模块编码后输出直流电压，直流电压经过同相放大模块输出后因电容C7隔离而导致同相放大模块无法给信号整形模块输出电压时，信号整形模块生成一个电压值与编码模块输出的直流电压相同的电平值。本实施例中，当控制信号为高电平时，编码模块输出的编码信号为直流电压，该直流电压为0.49V，因此，信号整形模块也在此时生成一个稳压的0.5V电平。相当于使得编码信号为直流电压时也经过信号整形模块后传输到迟滞比较器模块。迟滞比较器模块内设置有第二基准电压，迟滞比较器模块用于根据信号整形模块输出的电压和第二基准电压进行比较而输出与编码信号同相电压，从而完成解码。而当控制信号为低电平时，编码信号是一组高电平(即峰值)为0.99V的方波信号，经过同相放大模块后，形成高电平为2.97V的方波信号，该方波信号属于交流信号，可以通过电容C7而输入至信号整形模块，但直流信号无法通过电容C7传输至信号整形模块。信号整形模块对该方波信号进行整形后输出电压约为3V左右输出至迟滞比较电路。信号整形模块起到稳压和生成一个与控制信号为高电平时对应编码信号的直流电压相同电压值的直流电压。电平隔离模块用于解码电路输出端连接的后级电路(设备或部件)直接作用在迟滞比较器电路上，影响迟滞比较器模块工作的稳定性，起到对迟滞比较器模块输出信号隔离。

编码模块输出的编码信号的高电平包括0.99V和0.49V两个电平值，两个电平差值大约在0.5V左右，不利于区分，为此将编码信号的电压进行放大3倍后，对应的电平值分别为2.97V和1.47V，此时两个电平差值大约在1.5V，能够很好地进行区分。电平差值放大后，在后续的信号整形、信号比较时都是有利的，以有利于区分两种电平信号，避免误触发。

在一个可选的实施方式中，同相放大模块通过电容C7与信号整形模块连接，电容C7用于阻止直流电压经过。

所述同相放大模块电容C6、电容C8、同相放大器U4、电阻R4、电阻R6、电阻R7、电阻R8和电阻R9，电容C8的一端和编码模块的连接点M、电容C4的一端共同与电容C2的一端连接，也即共同通过隔离模块与同轴线连接。电容C8的另一端和电阻R9的一端共同与同相放大器U4的同相输入端(图4中的2号引脚)连接，电阻R9的另一端分别与第一并联支路的一端、电阻R4的一端和电阻R6的一端连接，也即电阻R9的另一端、第一并联支路的一端、电阻R4的一端和电阻R6的一端共同连接，第一并联支路的另一端接地。第一并联支路包括并联连接的电阻R7和电容C6。电阻R4的另一端连接第一基准电压，第一基准电压为3.3V的直流电压，第一基准电压的电压值保持与控制信号的电平值相同。电阻R6的另一端串联电阻R8后与同相放大器U4的输出端(图4中的3号引脚)连接，电阻R6与电阻R8之间还与同相放大器的反相输入端(图4中的1号引脚)连接，也即同相放大器U4的输出端通过电阻R8后与方向输入端连接。

所述信号整形模块包括三极管Q1、三极管Q2、第二并联支路、第三并联支路、电阻R3和电阻R12。第二并联支路包括并联的电阻R10、电阻R11和电容C5，第二并联支路的一端接地，另一端分别串联电阻R3后与三极管Q1的集电极(图5中的3号引脚)连接，以及直接与三极管Q1的基极连接，三极管Q1的集电极还连接第一基准电压，也即第一基准电压和电阻R3的一端共同连接三极管Q1的集电极。三极管Q1的发射极分别串联电阻R12后接地，以及与三极管Q2的基极连接。三极管Q2的集电极连接第一基准电压，三极管Q2的发射极通过第三并联支路连接迟滞比较器的输入端。第三并联支路包括电阻R16、电阻R17、电阻R18、电容C9、电容C10和电容C11，电容C11和电阻R18并联的一端与三极管Q2的发射极连接且与电阻R17的一端连接，电容C11和电阻R18并联的另一端接地。电阻R17的一端分别与电阻R16、电容C10的一端连接，电阻R16的另一端分别与电容C9的一端和迟滞比较器模块的输入端连接，电容C9的另一端、电容C10的另一端、电容C11和电阻R18并联的另一端共同接地。

所述迟滞比较器模块包括同相放大器U7、电阻R20、电阻R21、电阻R22、电容C12、电容C13、电容C14、电容C15和二极管D2。同相放大器U7的反相输入端与信号整形电路的输出端连接，即与电阻R16的另一端连接。同相放大器U7的输出端串联电阻R21后与同相放大器U7的同相输入端连接，同相放大器U7的输出端还与电平隔离模块的输入端连接。电容C12的一端、电阻R20的一端与电阻R21的一端共同与同相放大器U7的同相输入端连接，电容C12的另一端接地，电阻R20的另一端与第四并联支路的一端连接，第四并联支路的另一端接地。第四并联支路包括电阻R22、二极管D2、电容C13、电容C14、电容C15，电容C13、电容C14并联连接的一端与电阻R12的一端连接且共同连接第一基准电压，电容C13、电容C14并联连接的另一端、电容C15的一端和二极管D2的正极共同接地，电容C15的另一端、电阻R22的另一端、电阻R20的另一地共同连接二极管D2的负极。

本实施例中，采用同相放大器U7和外围电路构成迟滞比较器模块，也可以采用比较器替代同相放大器U7。

所述电平隔离模块包括与非门U5、与非门U6、电阻R13、电阻R14、电阻R15和电阻R19，电阻R14的一端连接第一基准电压，电阻R14的另一端连接与非门U6的第一输入端。电阻R13的一端也连接第一基准电压，电阻R13的另一端连接与非门U5的第一输入端。与非门U6的第二输入端与迟滞比较器模块的输出端连接，也即与同相放大器U7的输出端连接，与非门U6的第二输入端还通过串联电阻R16后和与非门U5的输出端连接，与非门U6的输出端和与非门U5的第二输入端连接。与非门U5的输出端串联一个电阻R15后与输出接口连接，该输出接口即是输出解码模块经解码得到的解码信号，也即图3中的Control_signal_RX表述输出接口输出的解码信号，解码信号也即是接收到的编码信号编码前的控制信号，从而实现了对编码信号进行解码，还原出控制信号。

上述编码模块和解码模块均是基于由逻辑门与分立元件构成的分立元件门电路，分立元件包括电阻、电容和三极管等元件，逻辑门包括与非门、异或门等元件，

本实施例控制信号的频率远低于视频信号的频率，视频信号的频率相对于控制信号来说属于高频信号，这里的高频或者远低于并不是指具体量化的数值概率，而是指相对比较概念。例如，控制信号频率在10KHz-500KHz，视频信号频率在200MHz-3GHz，可以认为控制信号频率远低于视频信号频率，或者此时可以认为视频信号属于高频信号。控制信号频率至少低于视频信号频率一个单位数量级，一般就可以认为控制信号的频率远低于视频信号的频率。例如，以在KHz数量级，另一个在MHz数量级。从而使得视频信号无法通过隔离模块而加载到编码模块和解码模块，隔离模块可以有效隔离高频信号。因此，控制信号的频率远低于视频信号的频率，是指能够满足控制信号经编码后的编码信号能够通过隔离模块加载到同轴线，而视频信号无法通过隔离模块加载到编码模块和解码模块。

编码模块实现对控制信号编码的工作原理如下：当控制信号为高电平时，根据编码模块的工作原理和图8可知，此时第一基准信号接口输入的第二方波信号无论处于高电平还是低电平，编码信号是一条电压为0.49V的直线(即直流电压)，该直流电压经过同相放大模块放大为1.47V，电压为1.47V的直流电压无法通过电容C7传输到后级电路。此时的信号整形模块生成一个与编码模块输出的编码信号相同电压的直流电压，即生成一个约为0.5V的直流电压。信号整形模块输出到迟滞比较器模块中同相放大器U7的反相输入端为0.5V，而同相放大器U7的同相输入端所输入的第二基准电压为2.5V，2.5V的第二基准电压通过稳压二极管D2实现，其规格是2.5V稳压二极管。因此，输入的0.5V直流电压小于第二基准电压，同相放大器U7输出高电平，也即迟滞比较器模块输出高电平，即输出3.3V电压，迟滞比较器模块输出的高电平经过电平隔离模块中的两个与非门(U5，U6)作用后，能够稳定地输出高电平，即输出3.3V电压。解码模块输出的电平与控制信号的电平相同，完成控制信号为高电平时的解码。

当控制信号为低电平时，编码模块输出的编码信号是一组峰峰值为0.99V的方波信号，0.99V的方波信号经过同相放大模块后输出为2.97V的方波信号。2.97V的方波信号能够通过电容C7传输给后级电路，信号整形模块将2.97V的方波信号整形为3V直流电压，相当于起到将方波信号稳压到某一固定电压值而形成直流电压的作用。信号整形模块输入到同相放大器U7的电压为3V，高于2.5V的第二基准电压，因此，迟滞比较器输出低电平，即输出0V。迟滞比较器输出的低电平经过电平隔离模块中的两个与非门(U5，U6)作用后，稳定地输出低电平。解码模块输出的电平与控制信号的电平相同，完成控制信号为低电平时的解码。

最终，解码模块完成控制信号经编码模块编码后的解码，能够还原出控制信号。从而使得控制信号、视频信号和输电能够在同一根同轴线上进行传输。

在上述过程中，迟滞比较器模块中的第二基准电压为2.5V，第二基准电压的电压值需要介于控制信号为高电平时信号整形模块输出电压(0V)和控制信号为低电平时信号整形模块输出电压(3V)。其中，迟滞比较器模块连接的第一基准电压为3.3V，3.3V的第一基准电压经稳压二极管D2作用后形成所述第二基准电压，能够给同相放大器U7提供一个约为2.5V的第二基准电压。

参考图9，在实际应用中，通常将本实施例提供的装置分别连接在同一根同轴线的两端。图中的A设备和B设备均是采用本实施例提供的装置，其中A设备作为供电端，B设备作为受电端。A设备中的电源供电电路和B设备中的电源受电电路都是指本实施例的供受电模块，视频接收电路和视频发送电路均是数据传输模块，也即是其数据接口。通信信号编码模块是指编码模块，通信信号解码电路是指解码模块。

A设备作为供电端、B设备作为受电端时，A设备通过同轴线向B设备提供24V的直流电压，A设备接收由B设备经同轴线发送过来的视频信号和对控制信号进行编码的编码信号，A设备对编码信号进行解码。B设备接收A设备对控制信号返回的响应信号进行解码，实现B设备通过控制信号控制A设备。当A设备作为受电端、B设备作为供电端时，各自起到的作用刚好反过来，也即本装置能够实现编码和解码。

本说明书所公开的实施例只是对本实用新型单方面特征的一个例证，本实用新型的保护范围不限于此实施例，其他任何功能等效的实施例均落入本实用新型的保护范围内。对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本实用新型权利要求的保护范围之内。

Claims (10)

1.一种相互配合的编码、解码电路，其特征在于，包括编码电路和解码电路，编码电路对第一输入信号生成编码信号并输出至解码电路，编码电路对编码信号进行解码，

第一输入信号为高电平时，编码信号为直流电压的第一高电平，第一输入信号为低电平时，编码信号为具有频率大小为f1的方波信号p，方波信号的高电平为第二高电平，第二高电平＞第一高电平＞0，

所述解码电路包括依次连接的同相放大模块、信号整形模块和迟滞比较器模块，同相放大模块通过电容C7与信号整形模块连接，

同相放大模块用于接收所述编码信号并进行电压放大，以使得同相放大模块输出的高电平与低电平的差值大于第一差值，第一差值为第二高电平和第一高电平的差值，

信号整形模块用于第一高电平经过同相放大模块输出后无法通过电容C7时，信号整形模块生成一个与第一高电平的电压相等的电平信号t1，电平信号t1的电压为r1，以及用于方波信号p经同相放大模块放大后整形成电压r2的电平信号t2，电压r2大于同相放大模块对方波信号p放大后的电压值，

迟滞比较器模块内设有第二基准电压，第二基准电压大于电压r1且小于电压r2，迟滞比较器模块用于根据第二基准电压分布与电压r1和电压r2进行比较结果输出解码信号，

当第二基准电压大于电压r1时，迟滞比较器模块输出低电平，当第二基准电压小于电压r2时，迟滞比较器模块输出高电平，从而完成对编码信号解码，还原出第一输入信号。

2.根据权利要求1所述的相互配合的编码、解码电路，其特征在于，所述编码电路包括第一输入端、第二输入端、与非门U1、与非门U3、异或门U2，第一输入端用于接收第一输入信号，第二输入端用于接收第一方波信号，

第一输入端分别和与非门U1的两个输入端连接，以及和异或门U2的第一输入端连接，与非门U1的输出端和与非门U3的第一输入端连接，第二输入端和与非门U3的第二输入端连接，与非门U3的输出端和异或门U2的第二输入端，异或门U2的输出端输出对第一输入信号编码后的编码信号。

3.根据权利要求2所述的相互配合的编码、解码电路，其特征在于，还包括分压电路，分压电路用于异或门U2输出端处的电压进行分压，分压电路输出编码信号，以使得待编码信号为高电平且第一方波信号为低电平时，分压电路输出的编码信号的高电平为低电平，待编码信号为高电平且第一方波信号为高电平时，分压电路输出的编码信号的第一高电平，待编码信号为低电平且第一方波信号为低电平时，分压电路输出的编码信号的第二高电平，待编码信号为低电平且第一方波信号为高电平时，分压电路输出的编码信号的第一高电平，第一高电平＜第二高电平。

4.根据权利要求3所述的相互配合的编码、解码电路，其特征在于，分压电路包括电阻R1、电阻R2和电阻R5，与非门U3的输出端和电阻R5的一端连接，异或门U2的输出端与电阻R1的一端连接，电阻R1的另一端、电阻R5的另一端共同与电阻R2的一端连接，电阻R2的另一端接地。

5.根据权利要求1所述的相互配合的编码、解码电路，其特征在于，所述同相放大模块包括电容C6、电容C8、同相放大器U4、电阻R4、电阻R6、电阻R7、电阻R8和电阻R9，电容C8的一端用于接收所述编码信号，电容C8的另一端和电阻R9的一端共同与同相放大器U4的同相输入端连接，电阻R9的另一端分别与第一并联支路的一端、电阻R4的一端和电阻R6的一端连接，第一并联支路的另一端接地，第一并联支路包括并联连接的电阻R7和电容C6，电阻R4的另一端连接第一基准电压，第一基准电压的电压值保持与第一输入信号的电平值相同，电阻R6的另一端串联电阻R8后与同相放大器U4的输出端连接，电阻R6与电阻R8之间还与同相放大器的反相输入端连接。

6.根据权利要求5所述的相互配合的编码、解码电路，其特征在于，所述信号整形模块包括三极管Q1、三极管Q2、第二并联支路、第三并联支路、电阻R3和电阻R12，第二并联支路包括并联的电阻R10、电阻R11和电容C5，第二并联支路的一端接地，另一端分别串联电阻R3后与三极管Q1的集电极连接，以及直接与三极管Q1的基极连接，三极管Q1的集电极还连接第一基准电压，三极管Q1的发射极分别串联电阻R12后接地，以及与三极管Q2的基极连接，三极管Q2的集电极连接第一基准电压，三极管Q2的发射极通过第三并联支路连接迟滞比较器模块的输入端，第三并联支路包括电阻R16、电阻R17、电阻R18、电容C9、电容C10和电容C11，电容C11和电阻R18并联的一端与三极管Q2的发射极连接且与电阻R17的一端连接，电容C11和电阻R18并联的另一端接地，电阻R17的一端分别与电阻R16、电容C10的一端连接，电阻R16的另一端分别与电容C9的一端和迟滞比较器模块的输入端连接，电容C9的另一端、电容C10的另一端、电容C11和电阻R18并联的另一端共同接地。

7.根据权利要求6所述的相互配合的编码、解码电路，其特征在于，所述迟滞比较器模块包括同相放大器U7、电阻R20、电阻R21、电阻R22、电容C12、电容C13、电容C14、电容C15和二极管D2，同相放大器U7的反相输入端与电阻R16的另一端连接，同相放大器U7的输出端串联电阻R21后与同相放大器U7的同相输入端连接，电容C12的一端、电阻R20的一端与电阻R21的一端共同与同相放大器U7的同相输入端连接，电容C12的另一端接地，电阻R20的另一端与第四并联支路的一端连接，第四并联支路的另一端接地，第四并联支路包括电阻R22、二极管D2、电容C13、电容C14、电容C15，电容C13、电容C14并联连接的一端与电阻R12的一端连接且共同连接第一基准电压，电容C13、电容C14并联连接的另一端、电容C15的一端和二极管D2的正极共同接地，电容C15的另一端、电阻R22的另一端、电阻R20的另一地共同连接二极管D2的负极。

8.根据权利要求7所述的相互配合的编码、解码电路，其特征在于，还包括电平隔离模块，迟滞比较器模块的输出端与电平隔离模块连接，电平隔离模块用于隔离与迟滞比较器连接的后级电路对迟滞比较器模块的影响，防止影响迟滞比较器工作的稳定性。

9.根据权利要求8所述的相互配合的编码、解码电路，其特征在于，所述电平隔离模块包括与非门U5、与非门U6和电阻R19，与非门U5的第二输入端和第一基准电压连接，与非门U6的第一输入端和第一基准电压连接，与非门U6的第二输入端与同相放大器U7的输出端连接，与非门U6的第二输入端还通过串联电阻R16后和与非门U5的输出端连接，与非门U6的输出端和与非门U5的第二输入端连接，与非门U5的输出端作为输出解码信号的输出端。

10.根据权利要求9所述的相互配合的编码、解码电路，其特征在于，与非门U5的第二输入端和电阻R13串联后和第一基准电压连接，与非门U6的第一输入端和电阻R14串联后和第一基准电压连接，与非门U5的输出端串联一个电阻R15后的一端作为输出解码信号的输出端，编码电路还包括电容C4，电容C4并联在电阻R2的两端，电容C4为用于旁路滤波。

Images