CN217770043U - 一种高平衡度有源巴伦电路 - Google Patents
一种高平衡度有源巴伦电路 Download PDFInfo
- Publication number
- CN217770043U CN217770043U CN202221672528.XU CN202221672528U CN217770043U CN 217770043 U CN217770043 U CN 217770043U CN 202221672528 U CN202221672528 U CN 202221672528U CN 217770043 U CN217770043 U CN 217770043U
- Authority
- CN
- China
- Prior art keywords
- transistor
- differential signal
- branch
- circuit
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Abstract
本实用新型提出一种高平衡度有源巴伦电路,其包括射频信号输入端口、信号输入匹配级、单端转差分电路、输出负载级,其中,信号输入匹配级包括第一晶体管、第二晶体管、输入电阻、输入电感,单端转差分电路包括第三晶体管、第四晶体管、第五晶体管、电容。本实用新型无需再浪费芯片面积做复杂的匹配电路。该电路在前级连接时,不会因为高频反射而导致功率无法传递的问题。电路中引入了相位调整电感,通过电感的频相特性,补偿差分输出的相位不平衡性。通过负载采用带宽延展技术,使得移相器在很宽频率上保持增益的平坦。同时采用两层级联晶体管实现单端输入转差分输出增益级架构,更适合低压的应用。
Description
技术领域
本实用新型属于射频集成电路领域,特别是指一种高平衡度有源巴伦电路。
背景技术
在成本、集成度和功耗等方面因素的推动下CMOS技术突飞猛进。CMOS晶体管截止频率能够满足几GHz以上频段的集成电路设计。随着5G相控阵技术的发展,有源移相器因为设计灵活、移相精度高、方便校准等受到广泛关注。近年来随着科技发展,对移相器的带宽要求越来越高,实现大带宽的正交技术目前仅有多项滤波器技术,但是多项滤波器有很大的插入损耗,因此高性能的有源巴伦电路成为研究的难点。目前有源巴伦多采用“AnUltra-Compact,Linearly-Controlled Variable Phase Shifter Designed With a Novel RCpoly-Phase Filter”这篇文章提出的架构实现,如图1所示,这种实现方式实现的有源巴伦电路需要额外的输入匹配电路,带内平坦度差,幅度不平衡性大约1dB,相位不平衡性4°左右。可见,现有技术中的有源巴伦电路存在输入匹配电路浪费面积,很难满足高精度移相器对低相位、幅度不平衡性的要求。
实用新型内容
本实用新型要解决的技术问题是提供一种宽带匹配、高幅度、相位平衡性好的有源巴伦电路,以弥补现有技术在CMOS工艺下GHz宽带有源巴伦电路在设计方面的困难和不足。
为解决上述技术问题,本实用新型采用的技术方案为:
一种高平衡度有源巴伦电路,包括射频信号输入端口、信号输入匹配级、单端转差分电路、输出负载级,以及差分信号正向输出端口和差分信号反向输出端口,单端转差分电路具有正向输出分支和负向输出分支,输出负载级包括差分信号正向分支和差分信号反向分支,输出负载级的差分信号正向分支和差分信号反向分支上分别设置有一个电感,输出负载级的差分信号正向分支和差分信号反向分支的一端与电源连接,另一端一方面与单端转差分电路的正向输出分支和负向输出分支对应电连接,另一方面与差分信号正向输出端口和差分信号反向输出端口对应电连接;
所述信号输入匹配级包括第一晶体管、第二晶体管、输入电阻、输入电感,所述单端转差分电路包括第三晶体管、第四晶体管、第五晶体管、电容;
所述射频信号输入端口与第二晶体管的栅极、输入电阻的一端以及输入电感的一端电连接,输入电感的另一端连接第一晶体管的栅极,第一晶体管的源极接地,第一晶体管的漏极连接输入电阻的另一端以及第二晶体管的漏极,第二晶体管的源极连接电源;
第一晶体管的漏极连接第三晶体管的栅极,第三晶体管的源极接地,第三晶体管的漏极连接所述电容的一端以及第四晶体管的源极,第四晶体管的栅极连接电源,所述电容的另一端连接第五晶体管的栅极,第五晶体管的源极接地。
进一步地,所述射频信号输入端口、差分信号正向输出端口和差分信号反向输出端口处均设置有隔直电容。
进一步地,所述输出负载级的差分信号正向分支和差分信号反向分支中分别串联有一个电阻。
进一步地,还包括相位不平衡补偿网络,所述相位不平衡补偿网络包括差分信号正向分支和差分信号反向分支,相位不平衡补偿网络的差分信号正向分支和差分信号反向分支上分别设置有一个电感,位于差分信号正向分支的电感连接在第五晶体管的漏极与输出负载级的差分信号正向分支之间,位于差分信号反向分支的电感连接在第四晶体管的漏极与输出负载级的差分信号反向分支之间。
进一步地,所述第二晶体管为PMOS晶体管,第一晶体管、第三晶体管、第四晶体管、第五晶体管均为NMOS晶体管。
与现有技术相比,本实用新型的优点在于:
1)本实用新型在电路内实现了输入匹配,因此不需要另外为电路设计偏置电匹配网络,一方面降低了设计复杂度,另一方面降低芯片面积。
2)本实用新型在电路中设置了相位调整电感,通过电感的频相特性,可补偿差分输出的相位不平衡性。
3)本实用新型充分考虑到输出匹配、电路增益与带宽问题。
4)本实用新型采用两层级联晶体管实现单端输入转差分输出的功能,增益高,更适合低压的应用。
附图说明
图1是现有技术中一种有源巴伦的电路原理图;
图2是本实用新型的有源巴伦电路原理图;
图3是本实用新型中有源巴伦电路的输入匹配仿真图;
图4是本实用新型中有源巴伦电路的差分输出信号的相位差仿真结果;
图5是本实用新型中有源巴伦电路的幅度不平衡性仿真结果;
图6是本实用新型中有源巴伦电路的增益频率特性仿真结果。
具体实施方式
下面结合附图和具体实施方式对本实用新型做进一步的详细说明。
如图2所示,一种高平衡度有源巴伦电路,包括信号输入匹配级、单端转差分电路、相位不平衡补偿网络、输出负载级四部分。其中,晶体管M1、M2,电阻R1,电感L5,电容C1构成信号输入匹配级;晶体管M3、M4、M5,电容C2构成单端转差分电路,晶体管M3、M4构成cascode增益级;电感L1、L2构成相位不平衡补偿网络;电感L3、L4,电阻R2、R3构成输出负载级,同时具有输出匹配与带宽延展功能;电容C3、C4是隔直电容。
这些器件的具体连接关系如下:
在输入匹配级,射频输入信号Vin连接电容C1的一端,电容C1的另一端连接PMOS晶体管M2的栅极、电阻R1的一端、电感L5的一端,电感L5的另一端连NMOS接晶体管M1栅极。晶体管M1源极连接地。M1漏极连电阻R1另一端,同时连接PMOS晶体管M2的漏极。晶体管M2的源极连接电源VDD。
在单端转差分电路中,晶体管M1的漏极连接NMOS晶体管M3的栅极,M3的源极接地。M3的漏极连接电容C2的一端,同时连接NMOS晶体管M4的源极,晶体管M4的栅极连接VDD。M4的源极连接电容C2的一端,电容C2的另一端连接NMOS晶体管M5的栅极,晶体管M5的源极接地。
晶体管M5的漏极接电感L1的一端,晶体管M4的漏极接电感L2的一端。
在相位不平衡补偿网络中,电感L1的另一端连接电容C3的一端,同时连接电阻R2的一端;电感L2的另一端连接电容C4的一端,同时连接电阻R3的一端。在输出负载级中,电阻R2的另一端连接电感L3的一端,电感L3的另一端连接VDD;电阻R3的另一端连接电感L4的一端,电感L4的另一端连接VDD。电容C3的另一端连接输出VOUTP,电容C4的另一端连接输出VOUTN。
该电路中的NMOS和PMOS晶体管均采用CMOS工艺所支持的射频管,栅长选工艺能够支持的最小尺寸;电感采用普通的片上平面螺旋结构,电阻为多晶硅电阻,电容为MOM电容。表1列出了上述电路所采用器件的参数值:
表1.有源巴伦电路实施例器件参数
由图2可以得到该有源巴伦电路的输入阻抗:
式中,ω表示角频率,Cgs1表示输入晶体管M1的栅极电容,Lg1表示电感L5的值,Cgs2表示输入晶体管M2的栅极电容。gm1表示晶体管M1的跨导,gm2表示晶体管M2的跨导,R1表示电阻R1的阻值。
当输入信号角频率ω1和ω2满足以下条件时,输入阻抗匹配:
ω1=0 (3)
输出端采用并联电感谐振技术,流过负载电阻的电流由于电感L3/L4的作用而被延长,这可以加速负载电容的充电速率。电感L3/L4进一步推迟了电流流入其它网络的时间,从而提高系统带宽。这里直接给出最后的推导结论:
式中,L表示L3/L4的值,R代表电阻R2的值,C表示输出端负载电容。k是参考系数,k值影响系统的最大平坦度延时,一般k在0.5左右。
该有源巴伦的增益为:
AV(jω)=gm3(gm1+gm2)(r01//r02)(R+jωL4)/(R+jωL4+jωL2) (6)
式中,输入晶体管M3的跨导为gm3,晶体管M1与晶体管M2的小信号阻抗为r01与r02,r01//r02表示r01与r02的并联电阻。L4代表电感L4的值,L2代表电感L2的值。
图3是该电路的输入端反射系数仿真图,从图中可以看到,该电路从4GHz到8GHz输入端反射系数小于-12.3dB。
图4是该电路的差分输出相位差,输出的相位不平衡性小于1.2°。
图5是差分输出端的幅度不一致性仿真结果,从图5可以看到,差分输出端的幅度不一致性小于0.39dB。
图6是差分输出端的增益仿真曲线,增益平坦度小于0.3dB。
总之,本实用新型电路在有源巴伦中加入输入匹配增益级,它是由电感、输入晶体管、隔离电容、电组构成的,无需再浪费芯片面积做复杂的匹配电路。该电路在前级连接时,不会因为高频反射而导致功率无法传递的问题。该电路还引入了相位调整电感,通过电感的频相特性,补偿差分输出的相位不平衡性。该电路的负载采用带宽延展技术,使得移相器在很宽频率上保持增益的平坦。此外,该电路还采用两层级联晶体管实现单端输入转差分输出增益级架构,更适合低压的应用。
本实用新型在低频波段具有高性能的输入匹配、很小的幅度不平衡与相位不平衡特性,并具有较高的增益平坦度。
Claims (5)
1.一种高平衡度有源巴伦电路,包括射频信号输入端口、信号输入匹配级、单端转差分电路、输出负载级,以及差分信号正向输出端口和差分信号反向输出端口,单端转差分电路具有正向输出分支和负向输出分支,输出负载级包括差分信号正向分支和差分信号反向分支,输出负载级的差分信号正向分支和差分信号反向分支上分别设置有一个电感,输出负载级的差分信号正向分支和差分信号反向分支的一端与电源连接,另一端一方面与单端转差分电路的正向输出分支和负向输出分支对应电连接,另一方面与差分信号正向输出端口和差分信号反向输出端口对应电连接;
其特征在于,所述信号输入匹配级包括第一晶体管、第二晶体管、输入电阻、输入电感,所述单端转差分电路包括第三晶体管、第四晶体管、第五晶体管、电容;
所述射频信号输入端口与第二晶体管的栅极、输入电阻的一端以及输入电感的一端电连接,输入电感的另一端连接第一晶体管的栅极,第一晶体管的源极接地,第一晶体管的漏极连接输入电阻的另一端以及第二晶体管的漏极,第二晶体管的源极连接电源;
第一晶体管的漏极连接第三晶体管的栅极,第三晶体管的源极接地,第三晶体管的漏极连接所述电容的一端以及第四晶体管的源极,第四晶体管的栅极连接电源,所述电容的另一端连接第五晶体管的栅极,第五晶体管的源极接地。
2.根据权利要求1所述的一种高平衡度有源巴伦电路,其特征在于,所述射频信号输入端口、差分信号正向输出端口和差分信号反向输出端口处均设置有隔直电容。
3.根据权利要求1所述的一种高平衡度有源巴伦电路,其特征在于,所述输出负载级的差分信号正向分支和差分信号反向分支中分别串联有一个电阻。
4.根据权利要求1所述的一种高平衡度有源巴伦电路,其特征在于,还包括相位不平衡补偿网络,所述相位不平衡补偿网络包括差分信号正向分支和差分信号反向分支,相位不平衡补偿网络的差分信号正向分支和差分信号反向分支上分别设置有一个电感,位于差分信号正向分支的电感连接在第五晶体管的漏极与输出负载级的差分信号正向分支之间,位于差分信号反向分支的电感连接在第四晶体管的漏极与输出负载级的差分信号反向分支之间。
5.根据权利要求1所述的一种高平衡度有源巴伦电路,其特征在于,所述第二晶体管为PMOS晶体管,第一晶体管、第三晶体管、第四晶体管、第五晶体管均为NMOS晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221672528.XU CN217770043U (zh) | 2022-07-01 | 2022-07-01 | 一种高平衡度有源巴伦电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221672528.XU CN217770043U (zh) | 2022-07-01 | 2022-07-01 | 一种高平衡度有源巴伦电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217770043U true CN217770043U (zh) | 2022-11-08 |
Family
ID=83896740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221672528.XU Active CN217770043U (zh) | 2022-07-01 | 2022-07-01 | 一种高平衡度有源巴伦电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217770043U (zh) |
-
2022
- 2022-07-01 CN CN202221672528.XU patent/CN217770043U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI224418B (en) | Multi-band low-noise amplifier | |
CN102340288B (zh) | 一种具有阻抗匹配的射频集成带通滤波器 | |
BR112016019734B1 (pt) | Amplificador de baixo ruído, dispositivo de comunicação sem fio, e, receptor | |
CN101167245A (zh) | 基于差分电感器的低噪声放大器 | |
US20070021088A1 (en) | Dual-band active filter | |
Pantoli et al. | Tunable active filters for RF and microwave applications | |
CN112910417B (zh) | 一种宽带高效率微波功率放大器 | |
CN107196611A (zh) | 宽带单端转差分低噪声放大器 | |
CN109450394A (zh) | 一种紧凑型高效双级双频带功率放大器 | |
CN211046870U (zh) | 一种大功率二维行波cmos功率放大器 | |
Ozis et al. | Integrated quadrature couplers and their application in image-reject receivers | |
Hu et al. | A systematic approach to designing broadband millimeter-wave cascode common-source with inductive degeneration low noise amplifiers | |
CN111030607B (zh) | 一种二维行波高增益宽带cmos功率放大器 | |
Yu et al. | A 4-channel 24–27 GHz CMOS differential phased-array receiver | |
CN217770043U (zh) | 一种高平衡度有源巴伦电路 | |
CN100492923C (zh) | 可补偿片上lc网络损耗的镜像抑制滤波装置 | |
CN109450402A (zh) | 十四阶开关电容带通滤波器 | |
Pantoli et al. | A single-transistor tunable filter for bluetooth applications | |
TWI373911B (en) | Multi-stage amplifier circuit, method and intergated circuit to minimize common mode oscillation | |
CN216210978U (zh) | 一种流向开关型矢量加法器电路 | |
CN108768341B (zh) | 一种基于高q值可调谐有源电感的微型功分器 | |
CN112019192B (zh) | 一种基于变压器的高阶耦合正交信号产生电路及其应用 | |
CN115173833A (zh) | 一种高平衡度有源巴伦电路 | |
CN114499457A (zh) | 一种宽带衰减器电路 | |
US7889029B2 (en) | Active bandpass filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |