CN217086109U - 一种显示屏测试电路走线布局结构及显示屏 - Google Patents

Abstract

本实用新型涉及显示屏技术领域，具体是一种显示屏测试电路走线布局结构及显示屏，包括显示屏测试电路、有效发光区、MUX电路，MUX电路设于有效发光区下方且与有效发光区电性连接，显示屏测试电路板由原本设于显示屏边框改为设置于有效发光区的下方且与MUX电路配合进行屏幕测试，本实用新型显示屏测试电路输入线无需从显示屏边框侧边经过，并且测试电路无需设置于显示屏边框顶边，使屏幕侧边框与顶边框得以细窄化。

Description

一种显示屏测试电路走线布局结构及显示屏

技术领域

本实用新型涉及显示屏技术领域，具体是一种显示屏测试电路走线布局结构及显示屏。

背景技术

有机发光二极管(Organic Light Emitting Diode,OLED)显示装置较液晶显示装置具有可自发光、广视角、高对比、反应速度快等优点。

在对OLED Cell绑定IC之前，一般先用特定的设备对Cell的显示效果进行检测，这种检测称为Cell Test。当有MUX电路时，MUX电路只能做在靠近IC处的AA区下方，由于空间受限，Cell Test电路通常会选择做在AA区的上方，而Cell Test的输入端口只能在AA区下方，因此少不了连接上下的走线，这些走线都会经过AA区的两侧，结果是Cell Test电路以及它的走线都占用不少边框位置，不利于缩小边框。

实用新型内容

为了解决上述问题，本实用新型提供一种显示屏测试电路走线布局结构，显示屏测试电路无需从显示屏侧边框走线，显示屏边框得以细窄化。

为了达到上述目的，本实用新型采用以下技术方案：

一种显示屏测试电路走线布局结构，包括显示屏边框及设于显示屏边框内的显示屏测试电路、有效发光区、MUX电路，所述MUX电路设于有效发光区下方且与所述有效发光区电性连接，所述显示屏测试电路板设置于所述有效发光区的下方且与所述MUX电路配合，用于屏幕测试。

可选的，在本实用新型一实施例中，所述MUX电路包括第一MUX电路和第二MUX电路，第一MUX电路与第二MUX电路均设有对应RGB像素的薄膜晶体管，亮度控制数据线与数据电压端的数量比为1:6，因此，第一MUX电路及第二MUX电路均设有6个薄膜晶体管Q1、Q2、Q3、Q4、Q5、Q6，有效发光区内部设有12个数据端。

可选的，在本实用新型一实施例中，所述薄膜晶体管Q1、Q2、Q3、Q4、Q5、Q6的漏极与有效发光区的RGB数据电压端连接，所述薄膜晶体管Q1、Q2、Q3、Q4、Q5、Q6的源极并联至亮度控制数据线S。

可选的，在本实用新型一实施例中，每两个所述薄膜晶体管对应连接一种像素连接布线，具体地，Q1和Q4对应R像素的数据电压输入端，Q2和Q5对应G像素数据电压输入端，Q3和Q6对应B像素的数据电压输入端。

可选的，在本实用新型一实施例中，在实际的加工制造中，MUX电路与显示屏测试电路之间设置有切割线，进行绑定IC成模组时，切割线以外的显示屏测试电路进行切除，切割线以外对应同一种像素的两个所述薄膜晶体管的栅极相连，并连接至对应各色像素的开关端，具体Q1和Q4的栅极相连并连接至R像素开关端CTSW_R，Q2和Q5的栅极相连并连接至G像素开关端CTSW_G，Q3和Q6的栅极相连并连接至B像素开关端CTSW_B。

可选的，在本实用新型一实施例中，对应同一种像素的两个所述薄膜晶体管的栅极相连且连接至对应三色像素的数据电压端，在连接通路上连接有薄膜晶体管RQ1、GQ1、BQ1，对应同一种像素的两个所述薄膜晶体管的栅极连接RQ1、GQ1、BQ1的栅极，RQ1、GQ1、BQ1的漏极并联连接至亮度控制数据线，RQ1、GQ1、BQ1的源极连接数据电压输入端VDR、VDG、VDB。

一种显示屏，采用上述的一种显示屏测试电路走线布局结构，显示屏边框顶边及侧边为窄边框。

本实用新型有益效果

本实用新型的一种显示屏测试电路走线布局结构，显示屏测试电路从原本的有效发光区上方改为设置于有效发光区下方，并且与MUX电路之间设有切割线，方便后续的加工操作，可以直接切除，另外显示屏测试电路原本的输入线无需再从显示屏边框的侧边通过，并且顶边的空间同样得到释放，显示屏边框的顶边及侧边可以重新设计为细窄边框，提高产品美观及用户体验。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1本实用新型实施例1本申请方案示意图；

图2本实用新型实施例1本申请方案电压供应时序示意图；

图3现有技术方案的走线布局示意图；

附图标记说明：有效发光区1、MUX电路2、显示屏测试电路3、切割线4。

具体实施方式

为更进一步阐述本实用新型为实现预定实用新型目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型的具体实施方式、结构、特征及其功效，详细说明如后。

实施例1

如图3所示，显示屏测试电路3设置于有效发光区1上方，即是显示屏边框的顶边，两边为显示屏测试电路3走线，也即是显示屏边框的侧边，MUX电路2设于有效发光区1的下方，因为顶边及侧边内部设有显示屏测试电路，边框宽度加大，影响用户体验，因此对显示屏测试电路走线布局进行优化，提供了以下的优化方案:

如图1所示，一种显示屏测试电路走线布局结构，包括显示屏边框及设于显示屏边框内的显示屏测试电路3、有效发光区1、MUX电路2，所述MUX电路2设于有效发光区1下方且与所述有效发光区1电性连接，所述显示屏测试电路3板设置于所述有效发光区1的下方且与所述MUX电路2配合，用于屏幕测试。

如图1所示，在本实施例中，所述MUX电路2包括第一MUX电路2和第二MUX电路2，不局限于只有两个MUX电路2，在这里做方案说明，像素排列为RGB排列，第一MUX电路2与第二MUX电路2均设有对应RGB像素的薄膜晶体管，亮度控制数据线与数据电压端的数量比为1:6，因此，第一MUX电路2及第二MUX电路2均设有6个薄膜晶体管Q1、Q2、Q3、Q4、Q5、Q6，有效发光区1内部设有12个数据端。

如图1所示，所述薄膜晶体管Q1、Q2、Q3、Q4、Q5、Q6的漏极与有效发光区1的RGB数据电压端连接，所述薄膜晶体管Q1、Q2、Q3、Q4、Q5、Q6的源极并联至亮度控制数据线S。

如图1所示，每两个所述薄膜晶体管对应连接一种像素连接布线，具体地，Q1和Q4对应R像素的数据电压输入端，Q2和Q5对应G像素数据电压输入端，Q3和Q6对应B像素的数据电压输入端。

如图1所示，在实际的加工制造中，MUX电路2与显示屏测试电路3之间设置有切割线4，进行绑定IC成模组时，切割线4以外的显示屏测试电路3进行切除，切割线4以外，对应同一种像素的两个所述薄膜晶体管的栅极相连，并连接至对应各色像素的开关端，具体地，Q1和Q4的栅极相连并连接至R像素开关端CTSW_R，Q2和Q5的栅极相连并连接至G像素开关端CTSW_G，Q3和Q6的栅极相连并连接至B像素开关端CTSW_B，同时CTSW_R还控制VDR的输入；CTSW_G还控制VDG的输入；CTSW_B还控制VDB的输入。

如图1所示，对应同一种像素的两个所述薄膜晶体管的栅极相连且连接至对应三色像素的数据电压端，在连接通路上连接有薄膜晶体管RQ1、GQ1、BQ1，对应同一种像素的两个所述薄膜晶体管的栅极连接RQ1、GQ1、BQ1的栅极，RQ1、GQ1、BQ1的漏极并联连接至亮度控制数据线，RQ1、GQ1、BQ1的源极连接数据电压输入端VDR、VDG、VDB。

如图2所示，一般像素电路接受到的VDATA电压越低，像素点发光亮度越大。在进行Cell Test的时候，假如要点亮红色画面，可按图2的时序提供电压给Cell Test输入端口：将所有的R像素点亮，所有的G、B像素不点亮。如要点亮其他颜色，合理搭配VDR/VDG/VDB的电压即可。

特别地，如果所有的S线都用同层金属进行走线，由于工艺的问题，相邻的S线之间可能存在微短路。如图1，Cell Test方案可改进为所有奇数编号S线对应的VDR/VDG/VDB与所有偶数编号S线对应的VDR/VDG/VDB区分开，分别命名为VDR1/VDG1/VDB1，和VDR2/VDG2/VDB2，当进行正常Cell Test画面点亮时，相同颜色的VDR1/VDG1/VDB1和VDR2/VDG2/VDB2电压一致，但要进行相邻同层金属的S线短路检测时，相同颜色的VDR1/VDG1/VDB1和VDR2/VDG2/VDB2电压设置为不相同，例如设置VDR1/VDG1/VDB1＝2V，VDR2/VDG2/VDB2＝5V，当S1和S2之间有短路，而其他S线之间没有短路时，只有VDATA1至VDATA12的电压是2V到5V之间的某个电压，点亮后可以看到它们对应的像素点的亮度与其他区域像素点亮度不一样，从而判断出S1和S2短路。

实施例2

一种显示屏，采用上述的一种显示屏测试电路走线布局结构，显示屏边框顶边及侧边为窄边框。

以上，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭示如上，然而并非用以限定本实用新型，任何本领域技术人员，在不脱离本实用新型技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简介修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (7)

1.一种显示屏测试电路走线布局结构，其特征在于：包括显示屏边框及设于显示屏边框内的显示屏测试电路、有效发光区、MUX电路，所述MUX电路设于有效发光区下方且与所述有效发光区电性连接，所述显示屏测试电路板设置于所述有效发光区的下方且与所述MUX电路配合，用于屏幕测试。

2.根据权利要求1所述一种显示屏测试电路走线布局结构，其特征在于：所述MUX电路包括第一MUX电路和第二MUX电路，第一MUX电路与第二MUX电路均设有对应RGB像素的薄膜晶体管。

3.根据权利要求2所述一种显示屏测试电路走线布局结构，其特征在于：所述薄膜晶体管的漏极与有效发光区的RGB数据电压端连接，多个所述薄膜晶体管的源极并联至亮度控制数据线。

4.根据权利要求2所述一种显示屏测试电路走线布局结构，其特征在于：每两个所述薄膜晶体管对应连接一种像素连接布线。

5.根据权利要求2所述一种显示屏测试电路走线布局结构，其特征在于：对应同一种像素的两个所述薄膜晶体管的栅极相连并连接至对应各色像素的开关端。

6.根据权利要求2所述一种显示屏测试电路走线布局结构，其特征在于：对应同一种像素的两个所述薄膜晶体管的栅极相连且连接至对应三色像素的数据电压端，在连接通路上连接有薄膜晶体管RQ1、GQ1、BQ1。

7.一种显示屏，其特征在于，采用权利要求1-6所述一种显示屏测试电路走线布局结构。

Images