CN217077768U - 一种测试基板、蒸镀系统 - Google Patents
一种测试基板、蒸镀系统 Download PDFInfo
- Publication number
- CN217077768U CN217077768U CN202120707566.3U CN202120707566U CN217077768U CN 217077768 U CN217077768 U CN 217077768U CN 202120707566 U CN202120707566 U CN 202120707566U CN 217077768 U CN217077768 U CN 217077768U
- Authority
- CN
- China
- Prior art keywords
- test substrate
- layer
- substrate
- metal
- current blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
本公开实施例提供一种测试基板、蒸镀系统,包括:基底;金属平衡层,位于基底的一侧表面上,金属平衡层的周向边缘与基底的周向边缘之间设置有预留间隙。本公开实施例的测试基板,可以应用于蒸镀工艺调试过程中,金属平衡层可以平衡金属掩膜版的电量,从而有效减少金属掩膜版上积累的静电,有效预防金属掩膜版被静电损伤。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种测试基板、蒸镀系统。
背景技术
在制备有机发光二极管(Organic Light-Emitting Diode,OLED)显示基板过程中,通常会采用蒸镀工艺和金属掩膜版。蒸镀设备是真空设备,显示基板表面多为无机材料层或有机材料层,导致显示基板与金属掩膜版摩擦容易产生静电,金属掩膜版容易被静电(ESD)损伤,通常,蒸镀工艺中,均会有一定几率因静电(ESD)导致的损伤。
实用新型内容
本公开实施例提供一种测试基板、蒸镀系统,以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面,本公开实施例提供一种测试基板,包括:
基底;
金属平衡层,位于基底的一侧表面上,金属平衡层的周向边缘与基底的周向边缘之间设置有预留间隙。
在一些可能的实现方式中,金属平衡层的厚度为0.1μm至0.5μm。
在一些可能的实现方式中,金属平衡层开设有多个镂空区域,镂空区域内设置有定位光标。
在一些可能的实现方式中,镂空区域在基底上的正投影呈矩形,镂空区域的尺寸小于或等于200μm。
在一些可能的实现方式中,定位光标为十字光标,定位光标的尺寸小于或等于50μm。
在一些可能的实现方式中,金属平衡层的材质包括金属。
在一些可能的实现方式中,测试基板还包括电流阻断层,电流阻断层位于基底朝向金属平衡层一侧的表面上,电流阻断层围绕金属平衡层的外围设置。
在一些可能的实现方式中,电流阻断层的周向边缘与基底的周向边缘之间设置有用于设置夹具的间隙。
在一些可能的实现方式中,
电流阻断层的材质包括氧化硅、氮化硅、氮氧化硅中的至少一种;和/或,
电流阻断层的宽度范围为20mm至35mm。
在一些可能的实现方式中,测试基板还包括用于识别位置的位置标识,位置标识靠近电流阻断层。
作为本公开实施例的第二个方面,本公开实施例提供一种蒸镀系统,包括本公开任一实施例中的测试基板。
本公开实施例的测试基板,可以应用于蒸镀工艺调试过程中,金属平衡层可以平衡金属掩膜版的电量,从而有效减少金属掩膜版上积累的静电,有效预防金属掩膜版被静电损伤。
上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本公开的一些实施方式,而不应将其视为是对本公开范围的限制。
图1为本公开一实施例中测试基板的平面示意图;
图2为图1中的A-A截面示意图;
图3为图1中B部分的放大示意图;
图4为本公开实施例的测试基板的一个应用场景的示意图;
图5为测试基板在蒸镀工艺过程中的使用示意图;
图6为图1所示测试基板在另一实施例中的A-A截面结构示意图;
图7为本公开一实施例中测试基板的电流阻断层位置的局部示意图;
图8为采用椭偏仪测试膜层厚度的示意图。
附图标记说明:
10、基底;100、测试基板;101、初始光线;102、入射光线;103、反射光线;11、金属平衡层;111、镂空区域;112、定位光标;13、电流阻断层;14、刻蚀辅助层;15、位置标识;20、第一膜层;21、光源;22、偏光片;23、第一光学补偿器;24、第二光学补偿器;25、分析器;26、检测器;30、夹具;40、金属掩膜版。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本公开的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
在真空蒸镀过程中,显示基板表面多为无机层(例如硅材料层、氧化硅或氮化硅材料层)或有机层,从而,显示基板与金属掩膜版(材质可以包括铁)摩擦会产生静电,其中,金属掩膜版通常带负电荷,显示基板带正电荷,由于是真空设备,静电无法通过空气消散,会在金属掩膜版和显示基板上积累。并且,由于蒸镀材料、有机层、无机层等材料是电荷的不良导体,导致积累的电荷不会在蒸镀贴合过程中或分离之后通过接地装置完全导出,致使有一部分静电依然会存留在金属掩膜版上,致使金属掩膜版容易被静电损伤。
图1为本公开一实施例中测试基板的平面示意图,图2为图1中的A-A截面示意图。如图1和图2所示,测试基板包括基底10和金属平衡层11,金属平衡层11位于基底10的一侧表面上,金属平衡层11的周向边缘与基底10的周向边缘之间设置有预留间隙D。可以理解的是,在图1中,水平方向的预留间隙D与竖直方向的预留间隙D可以不相等。
在蒸镀工艺中,在蒸镀一定数量的显示基板后,需要对蒸镀设备进行调试,以便降低蒸镀设备由于长期使用积累的偏差。金属掩膜版在长期使用后,金属掩膜版上会积累电荷,积累的电荷容易导致金属掩膜版损伤。
本公开实施例的测试基板,可以应用于蒸镀工艺调试过程中。本公开实施例的测试基板,金属平衡层11的材质为金属,金属平衡层11具有电子易失易得特性,从而,在蒸镀工艺调试过程中,金属平衡层11与金属掩膜版摩擦不易产生静电,而且,金属平衡层11的电子易失易得特性可以平衡金属掩膜版的电量,从而有效减少金属掩膜版上积累的静电,有效预防金属掩膜版被静电损伤。
在一种实施方式中,金属平衡层11的厚度范围可以为0.1μm至0.5μm(包括端点值),示例性地,金属平衡层11的厚度可以为0.1μm、0.2μm、0.3μm、0.4μm、0.5μm中的任一数值。在金属平衡层11的厚度小于0.1μm的情况下,金属平衡层11的厚度太薄,无法提供足够的金属,无法更好地平衡金属掩膜版的电量;在金属平衡层11的厚度大于0.5μm的情况下,金属平衡层11的厚度太厚,造成浪费。
在一种实施方式中,金属平衡层11的材质可以包括金属,例如,金属平衡层11的材质可以包括钼(Mo)、铝(Al)、钛(Ti)、银(Ag)、氧化铟锡(ITO)中的至少一种。可以理解的是,金属平衡层11的材质并不限于以上列举出的材质,金属平衡层的材质可以采用其它金属材料。
在一种实施方式中,如图1所示,金属平衡层11开设有多个镂空区域111,镂空区域111内设置有定位光标112。制备金属平衡层11的过程可以包括:在基底10的一侧表面形成金属平衡薄膜;在金属平衡薄膜背离基底10的一侧涂覆光刻胶,对光刻胶进行曝光并显影,暴露出位于镂空区域111内且位于定位光标112之外的金属平衡薄膜以及预留间隙位置的金属平衡薄膜;采用刻蚀工艺去除暴露的金属平衡薄膜,并剥离剩余的光刻胶,形成金属平衡层11,金属平衡层11包括定位光标112和其它位置保留的金属平衡薄膜。
图3为图1中B部分的放大示意图。在一种实施方式中,如图3所示,镂空区域111在基底10上的正投影可以呈矩形,镂空区域111的尺寸小于或等于200μm。可以理解的是,镂空区域111的尺寸为镂空区域111在基底10上的正投影的在水平方向上的边长m1或在竖直方向上的边长m2。镂空区域111的尺寸小于或等于200μm,也就是说,m1小于或等于200μm,m2小于或等于200μm。
在一种实施方式中,如图3所示,定位光标112可以为十字光标,定位光标112的尺寸可以小于或等于50μm。可以理解的是,定位光标112的尺寸为定位光标在图3所示水平方向或竖直方向上的尺寸。定位光标112的尺寸可以小于或等于50μm,也就是说,定位光标112在水平方向上的尺寸小于或等于50μm,定位光标112在竖直方向上的尺寸小于或等于50μm。
可以理解的是,定位光标112的具体尺寸、镂空区域111的具体尺寸、定位光标112的数量以及分布密度可以根据实际需要确定。
图4为本公开实施例的测试基板的一个应用场景的示意图。本公开实施例的测试基板,在蒸镀调试过程中,定位光标112可以用来进行蒸镀边界测试。可以在测试基板的金属平衡层11上设置蒸镀边界的理论位置X0,如图4所示,选定一个定位光标C作为参照光标,可以获得理论位置X0与定位光标C的距离为d1。待蒸镀完成后,检测设备可以抓取到蒸镀边界的实际位置X与定位光标C的距离d2。通过d1与d2的差值,可以计算出蒸镀边界的实际位置X相对于理论位置X0的偏移量,根据该偏移量,可以对蒸镀设备进行调节,以便减少偏移量,提高蒸镀精度。采用本公开实施例的测试基板进行蒸镀边界侧是,可以使用产线现有的OM设备,进行EVEN 6层膜边界位置自动化测试功能开发,测试快、准确、高效。
在一种实施方式中,如图1所示,测试基板还可以包括电流阻断层13,电流阻断层13位于基底10朝向金属平衡层11一侧的表面上,电流阻断层13围绕金属平衡层11的外围设置。也就是说,电流阻断层13位于预留间隙的区域内。
在测试基板平衡金属掩膜版上的静电后,金属掩膜版上的静电会释放到测试基板上,实际使用中,测试基板的边缘设置有夹具,经过测试发现,金属掩膜版上的静电释放到测试基板上后,静电会传递到夹具上而产生火花。电流阻断层13的设置,可以阻断测试基板上的静电向夹具传递,避免产生火花,后续完成测试后,测试基板上的静电会被完全释放,达到了减少静电的目的。
图5为测试基板在蒸镀工艺过程中的使用示意图。在一种实施方式中,如图1所示,电流阻断层13的周向边缘与基底10的周向边缘之间设置有用于设置夹具30的间隙。可以理解的是,在蒸镀工艺中,如图5所示,测试基板100需要用夹具30夹持,金属掩膜版40位于测试基板100朝向蒸镀设备的一侧,电流阻断层13的周向边缘与基底10的周向边缘之间设置的间隙是用来设置夹具30的,这样的结构,为夹具30预留了位置,避免夹具30与电流阻断层13接触,杜绝了静电传递到夹具30产生火花。
可以理解的是,预留间隙的宽度D以及用于设置夹具的间隙的宽度可以根据实际需要确定。
电流阻断层13的形状可以为条形、波浪形、折线形、锯齿形等任一形状。
在一种实施方式中,电流阻断层13的宽度范围可以为20mm至35mm(包括端点值),也就是说,电流阻断层13的宽度范围可以为20mm至35mm中的任意数值。电流阻断层的宽度为电流阻断层在垂直于其延伸方向上的尺寸。电流阻断层13的宽度可以为20mm、22mm、24mm、26mm、28mm、30mm、33mm、35mm中的任一数值。可以理解的是,实际实施中,电流阻断层13的宽度与夹具的尺寸有关,电流阻断层13的宽度可以根据实际需要确定。
在一种实施方式中,电流阻断层13的材质可以为绝缘材质,例如电流阻断层13的材质可以包括氧化硅、氮化硅、氮氧化硅中的至少一种。
在一种实施方式中,电流阻断层13的厚度范围可以为0.1μm至1μm(包括端点值),也就是说,电流阻断层13的厚度范围可以为0.1μm至1μm中的任意数值。例如,电流阻断层13的厚度可以为0.1μm、0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm中的任一数值。
图6为图1所示测试基板在另一实施例中的A-A截面结构示意图。在一种实施方式中,如图6所示,测试基板还可以包括刻蚀辅助层14,刻蚀辅助层14可以位于基底10与金属平衡层11之间,刻蚀辅助层14可以位于基底10与电流阻断层13之间。在形成金属平衡层11和电流阻断层13的过程中,均需要采用刻蚀工艺。刻蚀辅助层14的设置,可以避免刻蚀设备直接在基底10表面上进行刻蚀,避免对刻蚀设备产生影响。
示例性地,可以在基底10的一侧表面形成刻蚀辅助层14,在刻蚀辅助层14的背离基底10一侧的表面分别形成金属平衡层11和电流阻断层13,从而,在形成金属平衡层11和电流阻断层13的过程中,刻蚀设备在刻蚀辅助层14表面上进行刻蚀,避免基底10对刻蚀设备产生影响。
示例性地,基底10可以为玻璃。刻蚀辅助层14的材质可以包括氧化硅、氮化硅、氮氧化硅中的至少一种,刻蚀辅助层14的厚度范围可以为0.1μm至1μm。
图7为本公开一实施例中测试基板的电流阻断层位置的局部示意图。在一种实施方式中,如图6所示,测试基板还可以包括用于识别位置的位置标识15,位置标识15可以与电流阻断层13同时形成。示例性地,位置标识15可以沿电流阻断层13的延伸方向设置,从而,位置标识15可以用于识别沿电流阻断层13延伸方向上的位置。这样的结构,位置标识15可以用于测试蒸镀膜层厚度。可以理解的是,在设置位置标识15时,位置标识15可以避让用于夹持测试基板的夹具。
图8为采用椭偏仪测试膜层厚度的示意图。示例性地,在蒸镀调试过程中,可以在测试基板的电流阻断层13的某一位置蒸镀第一膜层51。蒸镀完第一膜层51后,采用椭偏仪检测第一膜层51的厚度。如图8所示,光源21产生的初始光线101线依次经过偏光片22和第一光学补偿器23后,成为入射光线102,入射光线102入射至第一膜层20并经过第一膜层20后,产生反射光线103,反射光线103依次通过第二光学补偿器24和分析器25后,进入检测器26,检测器26通过比较反射光线103的偏振方向和入射光线102的偏振方向,可以计算出第一膜层的厚度。
通过设置位置标识,可以在不同位置标识所表示的位置蒸镀不同膜层,从而,可以对各不同膜层的厚度进行测试,以便调试蒸镀设备的蒸镀速度。
本公开实施例的测试基板,可以应用于蒸镀工艺调试过程中,采用本公开实施例的测试基板,不仅可以平衡金属掩膜版的电量,有效减少金属掩膜版上积累的静电,有效预防金属掩膜版被静电损伤,而且,还可以进行蒸镀边界测试,有利于实现自动化测试。
基于本公开实施例的发明构思,本公开实施例还提供一种蒸镀系统,包括本公开任一实施例中的测试基板,在蒸镀工艺中,可以采用本公开任一实施例中的测试基板进行蒸镀工艺的调试。
在本说明书的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本公开中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开,上文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本公开。此外,本公开可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种测试基板,其特征在于,包括:
基底;
金属平衡层,位于所述基底的一侧表面上,所述金属平衡层的周向边缘与所述基底的周向边缘之间设置有预留间隙,所述金属平衡层开设有多个镂空区域,所述镂空区域内设置有定位光标。
2.根据权利要求1所述的测试基板,其特征在于,所述金属平衡层的厚度为0.1μm至0.5μm。
3.根据权利要求1所述的测试基板,其特征在于,所述镂空区域在所述基底上的正投影呈矩形,所述镂空区域的尺寸小于或等于200μm。
4.根据权利要求1所述的测试基板,其特征在于,所述定位光标为十字光标,所述定位光标的尺寸小于或等于50μm。
5.根据权利要求1所述的测试基板,其特征在于,所述金属平衡层的材质为金属。
6.根据权利要求1至5中任一项所述的测试基板,其特征在于,所述测试基板还包括电流阻断层,所述电流阻断层位于所述基底朝向所述金属平衡层一侧的表面上,所述电流阻断层围绕所述金属平衡层的外围设置。
7.根据权利要求6所述的测试基板,其特征在于,所述电流阻断层的周向边缘与所述基底的周向边缘之间设置有用于设置夹具的间隙。
8.根据权利要求6所述的测试基板,其特征在于,
所述电流阻断层的材质为氧化硅、氮化硅、氮氧化硅中的一种;和/或,
所述电流阻断层的宽度范围为20mm至35mm。
9.根据权利要求6所述的测试基板,其特征在于,所述测试基板还包括用于识别位置的位置标识,所述位置标识靠近所述电流阻断层。
10.一种蒸镀系统,其特征在于,包括权利要求1至9中任一项所述的测试基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120707566.3U CN217077768U (zh) | 2021-04-07 | 2021-04-07 | 一种测试基板、蒸镀系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120707566.3U CN217077768U (zh) | 2021-04-07 | 2021-04-07 | 一种测试基板、蒸镀系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217077768U true CN217077768U (zh) | 2022-07-29 |
Family
ID=82497434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120707566.3U Active CN217077768U (zh) | 2021-04-07 | 2021-04-07 | 一种测试基板、蒸镀系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217077768U (zh) |
-
2021
- 2021-04-07 CN CN202120707566.3U patent/CN217077768U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8692204B2 (en) | Apparatus and methods for electron beam detection | |
US20140132299A1 (en) | Electrical Inspection of Electronic Devices Using Electron-Beam Induced Plasma Probes | |
US4453086A (en) | Electron beam system with reduced charge buildup | |
CN110629160B (zh) | 掩膜板组件 | |
CN217077768U (zh) | 一种测试基板、蒸镀系统 | |
TW201317373A (zh) | 蒸鍍設備以及蒸鍍方法 | |
US20190363111A1 (en) | Method for fabricating array substrate motherboard, array substrate motherboard and detection method | |
KR20190135422A (ko) | 부품 실장 장치를 교정하기 위한 방법 | |
US5639323A (en) | Method for aligning miniature device components | |
US20180107311A1 (en) | Touch substrate and method of manufacturing the same, touch panel and display device | |
JPS59225326A (ja) | 電離真空計 | |
US10466584B2 (en) | Photoetching mask plate, manufacture method thereof, and photoetching method | |
US9977279B2 (en) | Color filter substrate and manufacturing method thereof, and display device | |
JP2000252204A (ja) | 基準マーク構造体、その製造方法及びそれを用いた荷電粒子線露光装置 | |
CN109904245B (zh) | 小间距红外探测器串音测试用透光微孔结构及其制备方法 | |
US8987905B2 (en) | Semiconductor package and method for manufacturing the same | |
EP1055154A1 (en) | Photomask provided with an esd-precluding envelope | |
CN115132598A (zh) | 一种led蒸发镀膜层真实物理厚度的测量方法 | |
CN101982880A (zh) | 一种套准测量图形 | |
JPH10267780A (ja) | 真空測定用素子及び真空測定用素子の製造方法 | |
US5650629A (en) | Field-symmetric beam detector for semiconductors | |
US20140117235A1 (en) | Standard wafer and its fabrication method | |
TW268154B (zh) | ||
Arsenovich | Reliability and quality assurance methods for silicon detectors and their application to the development of detectors with alumina thin films | |
KR20140125191A (ko) | 증착 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |