CN217008201U - 一种基于xmc接口的1553板卡 - Google Patents
一种基于xmc接口的1553板卡 Download PDFInfo
- Publication number
- CN217008201U CN217008201U CN202123033007.8U CN202123033007U CN217008201U CN 217008201 U CN217008201 U CN 217008201U CN 202123033007 U CN202123033007 U CN 202123033007U CN 217008201 U CN217008201 U CN 217008201U
- Authority
- CN
- China
- Prior art keywords
- pcie
- conversion unit
- control module
- xmc
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开了一种基于XMC接口的1553板卡，包括电源转换单元、PCIE转1553协议转换单元和1553驱动电路单元；电源转换单元与XMC连接器连接；XMC连接器与PCIE转1553协议转换单元连接；PCIE转1553协议转换单元与1553驱动电路单元连接；PCIE转1553协议转换单元为FPGA芯片，FPGA芯片包括PCIE接口收发模块、1553寄存器控制模块、1553编解码模块、1553消息处理模块、1553消息链表控制模块和1553数据上传控制模块。本实用新型的1553板卡适配性强，具有较强的实用性，且可有效缩短研制验证时间、降低投入成本。
Description
技术领域
本实用新型属于信息传输板卡的技术领域，具体涉及一种基于XMC接口的1553板卡。
背景技术
1553板卡的工作频率是1Mb/s。采用曼彻斯特II码，半双工工作方式。主要的硬件部分为总线控制器(BC)、远端终端(RT)和总线监控器(MT)。一般情况下，这3部分通过1个多路总线接口(MBI)来完成。可把MBI嵌在计算机内，该总线有10种消息格式，每个消息至少包含2个字，每个字有16个消息位，1个奇偶校验位和3个位长的同步头，所有的消息字都采用曼彻斯特II码构成。
1553数据总线板卡是一种高实时性和高可靠性的总线，广泛应用航空、航天领域，因此1553板卡无论在机上通信及其地面的测试验证方面均广泛使用。由于各装机件或地面测试设备的结构和通信接口的差异导致不同的应用往往需要新研制各种接口形式的1553板卡，从而导致研制验证时间、投入成本明显增加，即现有的1553板卡适配性较差。
实用新型内容
本实用新型的目的在于针对现有技术中的上述不足，提供一种基于XMC接口的1553板卡，以解决现有的1553板卡适配性较差的问题。
为达到上述目的，本实用新型采取的技术方案是：
一种基于XMC接口的1553板卡，其包括电源转换单元、PCIE转1553协议转换单元和1553驱动电路单元；
电源转换单元与XMC连接器连接；XMC连接器与PCIE转1553协议转换单元连接；PCIE转1553协议转换单元与1553驱动电路单元连接；
PCIE转1553协议转换单元为FPGA芯片，FPGA芯片包括PCIE接口收发模块、1553寄存器控制模块、1553编解码模块、1553消息处理模块、1553消息链表控制模块和1553数据上传控制模块。
进一步地，PCIE接口收发模块分别与1553数据上传控制模块和1553寄存器控制模块相连；1553寄存器控制模块与1553消息链表控制模块相连；1553消息链表控制模块和553数据上传控制模块均与1553消息处理模块相连；1553消息处理模块与1553编解码模块相连。
进一步地，1553驱动电路单元包括1553驱动芯片HI-1573。
进一步地，1553驱动芯片HI-1573与FPGA的IO管脚相连。
进一步地，电源转换单元包括4路输出集成的DC-DC电源转换模块LTM4644，用于提供1V、1.2V、1.8V或3.3V的直流二次电源。
进一步地，XMC连接器的PCIE x4时钟连接至FPGA芯片的高速串行接口的同一BANK。
本实用新型提供的基于XMC接口的1553板卡，具有以下有益效果：
本实用新型的板卡基于XMC连接器与FPGA芯片、电源转换单元和1553驱动电路单元实现，外围电路均选择集成度高芯片互联，实现整个板卡高度集成化，其中，XMC连接器的接口配合不同形式无源载板，可实现PCIE、PXIE、CPCIE、VPX或其他定制结构的多种形式，即本实用新型适配性强，具有较强的实用性，且可有效缩短研制验证时间、降低投入成本。
附图说明
图1为基于XMC接口的1553板卡的原理框图。
图2为基于XMC接口的1553板卡电路图。
具体实施方式
下面对本实用新型的具体实施方式进行描述，以便于本技术领域的技术人员理解本实用新型，但应该清楚，本实用新型不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本实用新型的精神和范围内，这些变化是显而易见的，一切利用本实用新型构思的实用新型创造均在保护之列。
根据本申请的实施例一，参考图1，本方案的基于XMC接口的1553板卡，包括电源转换单元、PCIE转1553协议转换单元和1553驱动电路单元。
电源转换单元与XMC连接器连接；XMC连接器与PCIE转1553协议转换单元连接；PCIE转1553协议转换单元与1553驱动电路单元连接。
电源转换单元选用4路输出集成在1个芯片的DC-DC电源模块，用于将5V直流电源转换为板卡电路所需的各种直流电源，包括1V、1.2V、1.8V、3.3V等。
1553驱动电路单元用于完成1553物理层电气驱动。
PCIE转1553协议转换单元为FPGA芯片，FPGA芯片包括PCIE接口收发模块、1553寄存器控制模块、1553编解码模块、1553消息处理模块、1553消息链表控制模块和1553数据上传控制模块。
PCIE接口收发模块分别与1553数据上传控制模块和1553寄存器控制模块相连；1553寄存器控制模块与1553消息链表控制模块相连；1553消息链表控制模块和553数据上传控制模块均与1553消息处理模块相连；1553消息处理模块与1553编解码模块相连。
需要注意的是上述模块均为硬件模块，为FPGA芯片划分出的部分硬件结构。
其中，PCIE接口收发模块用于对TLP数据包的拆组包操作，实现PCIE BAR空间读写访问、DMA、中断请求功能。
1553寄存器控制模块用于1553RT发送缓存空间分配、状态字设置、发送消息数据设置、消息间隔和响应时间设置、消息收发状态读取等功能。
1553编解码模块用于数据串并转换和曼切斯特编解码功能。
1553消息处理模块用于10种类型1553消息的收发处理。
1553消息链表控制模块用于1553BC消息链表的管理和实时刷新，从而实现周期消息、紧急消息、消息跳转等功能。
1553数据上传控制模块用于消息结构的打包并通过PCIE DMA通道上传，产生中断通知上位机。
根据本申请的实施例二，参考图2，本方案的基于XMC接口的1553板卡，本方案的所有信号均通过XMC连接器对外。
XMC连接器的PCIE x4时钟和数据信号分别连接至FPGA的高速串行接口的同一BANK。
1553驱动电路单元包括1553驱动芯片HI-1573。
XMC连接器提供5V直流供电电源，通过1553驱动电路单元中的4路输出集成的DC-DC电源转换模块LTM4644提供板卡内部电路需要的各种直流二次电源，主要电源包括1V、1.2V、1.8V、3.3V等。
FPGA选用XILINX公司的K7系列。
FPGA的IO管脚与外部1553驱动芯片HI-1573互联，经过变压器后通过XMC连接器对外。
本方案的工作原理为：
本方案选用单宽短深型板卡，外形尺寸139mm*74mm，来自XMC接口的主机PCIE信号经过标准IP完成PCIE协议解析并转换为AXI接口，PCIE接口收发模块用于BAR空间读写访问、DMA上行操作的TLP组拆包操作和中断请求。
BAR空间读写访问用于1553寄存器控制模块内部寄存器读写操作和消息链表RAM和RT发送消息RAM的写操作。
通过读取1553上传控制模块缓存的数据采用DMA方式实现1553消息结构数据的上传。
接收处理来自1553上传控制模块的中断请求产生PCIE消息中断通知主机。1553寄存器控制模块完成64KB大小1553RT发送消息RAM空间分配，每个RT地址和子地址的空间大小和首地址通过专用的寄存器由主机定义，该RAM由FPGA内部BRAM构建。
此外，本实施例还可以完成工作模式的设置，包括每个RT的状态字设置、发送消息数据写操作、消息间隔和响应时间设置、消息收发状态读取、启动和停止收发等功能。1553消息链表控制模块在该板卡设置为BC工作模式时启用，通过读取消息链表RAM的数据实现周期消息、紧急消息、消息跳转等功能，消息链表RAM的数据根据当前接收到来自RT的消息实时更新，消息链表RAM设计容量为支持4096条消息存储，由FPGA内部BRAM构建。
1553消息处理模块根据发送和接收到的数据字或命令字完成10种类型1553消息的收发处理，在RT工作模式下，若需要发送数据则读取RT发送消息缓存RAM对应地址数据发送。1553编解码模块完成数据串并转换和曼切斯特编解码功能，与1553消息处理模块交互数据。1553数据上传控制模块负责将1553消息处理模块接收到的完整消息打包到DMA上行数据缓存，当该缓存满或超时则发起一次DMA上传数据操作并发起中断请求。
本实用新型采用的外围电路均选择现有的集成度高芯片互联，实现整个板卡高度集成化，XMC连接器的接口配合不同形式无源载板，可实现PCIE、PXIE、CPCIE、VPX或其他定制结构形式；整个板卡的适配性强，具有较强的实用性，且可有效缩短研制验证时间、降低投入成本。
虽然结合附图对实用新型的具体实施方式进行了详细地描述，但不应理解为对本专利的保护范围的限定。在权利要求书所描述的范围内，本领域技术人员不经创造性劳动即可做出的各种修改和变形仍属本专利的保护范围。
Claims (6)
1.一种基于XMC接口的1553板卡，其特征在于：包括电源转换单元、PCIE转1553协议转换单元和1553驱动电路单元；
所述电源转换单元与XMC连接器连接；所述XMC连接器与PCIE转1553协议转换单元连接；所述PCIE转1553协议转换单元与1553驱动电路单元连接；
所述PCIE转1553协议转换单元为FPGA芯片，FPGA芯片包括PCIE接口收发模块、1553寄存器控制模块、1553编解码模块、1553消息处理模块、1553消息链表控制模块和1553数据上传控制模块。
2.根据权利要求1所述的基于XMC接口的1553板卡，其特征在于：所述PCIE接口收发模块分别与1553数据上传控制模块和1553寄存器控制模块相连；1553寄存器控制模块与1553消息链表控制模块相连；1553消息链表控制模块和553数据上传控制模块均与1553消息处理模块相连；所述1553消息处理模块与1553编解码模块相连。
3.根据权利要求1所述的基于XMC接口的1553板卡，其特征在于：所述1553驱动电路单元包括1553驱动芯片HI-1573。
4.根据权利要求3所述的基于XMC接口的1553板卡，其特征在于：所述1553驱动芯片HI-1573与FPGA的IO管脚相连。
5.根据权利要求1所述的基于XMC接口的1553板卡，其特征在于：所述电源转换单元包括4路输出集成的DC-DC电源转换模块LTM4644，用于提供1V、1.2V、1.8V或3.3V的直流二次电源。
6.根据权利要求1所述的基于XMC接口的1553板卡，其特征在于：所述XMC连接器的PCIEx4时钟连接至FPGA芯片的高速串行接口的同一BANK。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123033007.8U CN217008201U (zh) | 2021-12-03 | 2021-12-03 | 一种基于xmc接口的1553板卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123033007.8U CN217008201U (zh) | 2021-12-03 | 2021-12-03 | 一种基于xmc接口的1553板卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217008201U true CN217008201U (zh) | 2022-07-19 |
Family
ID=82382098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202123033007.8U Active CN217008201U (zh) | 2021-12-03 | 2021-12-03 | 一种基于xmc接口的1553板卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217008201U (zh) |
-
2021
- 2021-12-03 CN CN202123033007.8U patent/CN217008201U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108111382B (zh) | 基于i3c总线的通信装置及其通信方法 | |
| CN103605632A (zh) | 一种axi总线与ahb总线的通信方法与装置 | |
| CN201604665U (zh) | 一种列控中心通信接口设备 | |
| CN110635985A (zh) | 一种FlexRay-CPCIe通信模块 | |
| CN110837486A (zh) | 一种基于FPGA的FlexRay-CPCIe通信模块 | |
| CN112564882B (zh) | 一种基于ahb总线的单线数字通讯接口 | |
| CN104901859A (zh) | 一种axi/pcie总线转换装置 | |
| CN102063747B (zh) | 一种can数据记录仪 | |
| CN114564427A (zh) | 一种ahb总线到i2c总线的总线桥、系统及方法 | |
| CN105306323A (zh) | 一种can总线通信的方法及装置 | |
| CN217008201U (zh) | 一种基于xmc接口的1553板卡 | |
| CN101304296B (zh) | 网络装置及其传输方法 | |
| CN108521416B (zh) | 一种ecn板卡 | |
| CN114124609A (zh) | 一种基于1553b总线的通信装置及通信方法 | |
| CN111026691A (zh) | 基于apb总线的owi通讯设备 | |
| CN107643989B (zh) | 一种基于pci总线协议双光纤环路冗余结构通讯板卡 | |
| CN201654772U (zh) | 一种存储介质接口转换装置 | |
| Li et al. | UART Controller with FIFO Buffer Function Based on APB Bus | |
| CN210466096U (zh) | 一种Mini PCIe规格的1553B总线通讯板卡 | |
| Chunjian et al. | A Solution of LED Large Screen Display Based on Wireless Communication | |
| CN219370267U (zh) | 一种6u vpx架构的计算机主控板 | |
| CN216249205U (zh) | 一种大容量的存储板卡及其相关设备 | |
| CN219266861U (zh) | 一种基于飞腾2000/4处理器的COMe模块 | |
| CN213814639U (zh) | 一种基于srio高速通信总线的大容量固态存储设备 | |
| CN215450217U (zh) | 一种图像处理模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Ye Ming Inventor after: Chen Zhuo Inventor before: Ye Ming Inventor before: Luo Huiwen |