CN216848733U - 一种新型嵌入式调试设备 - Google Patents
一种新型嵌入式调试设备 Download PDFInfo
- Publication number
- CN216848733U CN216848733U CN202220606140.3U CN202220606140U CN216848733U CN 216848733 U CN216848733 U CN 216848733U CN 202220606140 U CN202220606140 U CN 202220606140U CN 216848733 U CN216848733 U CN 216848733U
- Authority
- CN
- China
- Prior art keywords
- debugging
- interface
- chip
- main control
- control chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开一种新型嵌入式调试设备,其包括片上总线控制器,该片上总线控制器包括主控制芯片、与主控制芯片连接的1个或者多个存储器、与主控制芯片连接的1个或者多个晶体振荡器、以及用于对主控制芯片进行调试的调试模块;所述调试模块包括调试控制器、内存储器、FLASH存储器、JTAG接口以及SPI接口,所述内存储器、FLASH存储器、JTAG接口以及SPI接口均与所述调试控制器电连接,所述内存储器和所述FLASH存储器分别与JTAG接口和SPI接口电连接。本新型通过增设调试模块,以此替换专门的调试总线和仿真器,实现在设备端程序存储与调试,而且还将现有技术中用于调试的SPI接口、UART接口或者JTAG接口等接口解放出来,释放了CPU IO接口资源以及PCB电路板的空间。
Description
技术领域
本实用新型涉及嵌入式设备技术领域,尤其是一种针对嵌入式设备的电路改进。
背景技术
嵌入式处理器是嵌入式系统的核心,包括微控制器(MCU)在内的各种专用指令集处理器ASIPs(Application-Specific Instruction-set Processors)与片上系统(SOCs,System on Chips)作为有别于传统PC的X86架构的独立发展处理器,能够更加适应复杂多样的嵌入式应用对处理器的需求。其中,各类嵌入式ASIPs与SoCs处理器都需要相应的编译器等程序开发工具支持。嵌入式程序的编辑、编译、链接过程都是作为宿主机的PC机(或工作站)上完成的,而程序的最终运行却是在和宿主机有很大区别的目标机——嵌入式设备上进行的。其中,目标机和宿主机的主要差别为:一、硬件环境不同,即CPU(CentralProcessing Unit,处理器)类型不同;二、软件环境不同,宿主机上有成熟的操作系统的应用软件支持,而目标机一般是裸机或者需要调试的嵌入式系统。而调试是嵌入式系统软件开发过程中必不可少的环节。
现有的嵌入式系统的调试系统通常是通过仿真器和特定调试总线进行的,例如ARM系列处理器通过JTAG/SWD总线和连接计算机的ARM仿真器进行调试,MIPS系列处理器通过EJTAG总线和连接计算机的MIPS仿真器进行调试。但是,由于每个处理器架构都需要配置专门的调试总线和仿真器,因此,会带来使用不便的问题。
此外,现有的嵌入式系统的调试接口(下载接口)包括异步串行通信接口(UART)、串行外设接口(SPI)、USB等接口电路。而嵌入式设备由于资源紧张,往往为了调试,需要预留一个UART接口用于程序调试,一个USB用于程序下载,给嵌入式应用的开发带来很多不便。
实用新型内容
在下文中给出了关于本实用新型实施例的简要概述,以便提供关于本实用新型的某些方面的基本理解。应当理解,以下概述并不是关于本实用新型的穷举性概述。它并不是意图确定本实用新型的关键或重要部分,也不是意图限定本实用新型的范围。其目的仅仅是以简化的形式给出某些概念,以此作为稍后论述的更详细描述的前序。
根据本申请的一个方面,提供一种新型嵌入式调试设备,其包括片上总线控制器,该片上总线控制器包括主控制芯片、与主控制芯片连接的1个或者多个存储器、与主控制芯片连接的1个或者多个晶体振荡器、以及用于对主控制芯片进行调试的调试模块,所述多个晶体振荡器用于为所述主控制芯片和调试模块提供主时钟及实时时钟;所述主控制芯片支持UART接口;所述调试模块包括调试控制器、内存储器、FLASH存储器、JTAG接口以及SPI接口,所述内存储器、FLASH存储器、JTAG接口以及SPI接口均与所述调试控制器电连接,所述内存储器和所述FLASH存储器分别与JTAG接口和SPI接口电连接。主时钟及实时时钟同时为调试模块提供时钟调试支持。其中,FLASH存储器固化了预设的调试程序,本申请通过使用支持UART接口的主控制芯片以及JTAG接口以及SPI接口,配合调试控制器,不需要专门的调试总线和仿真器即可进行调试。
具体使用时,调试模块可将预设的调试程序写入FLASH存储器,也通过JTAG接口和SPI接口与显示屏连接,进行编程调试信息输入,然后通过调试控制器进行调试以及信息处理,并通过FLASH存储器完成程序存储(固化),最后将调试信息发送至主控制芯片进行处理。其中,显示屏用于编程控制输入以及调试信息输出,可以是基于触屏的显示输入输出(触屏显示屏),也可以是其他显示屏。
进一步的,所述主控制芯片当前市场平常电脑&手机等嵌入式设备主流的控制芯片。进一步的,所述调试模块的调试控制器采用X86、ARM、MIPS、ARC或者RISC-V等架构芯片。
进一步的,所述内存储器包括命令寄存器、地址寄存器和数据寄存器。
更进一步的,所述调试模块包括调试控制器、存储芯片、JTAG接口、SPI接口、电阻R17和电阻R22,所述存储芯片采用W25Q16芯片,W25Q16芯片与调试控制器双向连接,JTAG接口的JTAGTRSTZ接口串接电阻R17后接地,SPI接口的SPICLK连接至W25Q16的CLK引脚,SPIDOUT连接至W25Q16的DIO引脚,SPICSZ0连接至W25Q16的CS引脚,SPIDIN一路连接至W25Q16的DO引脚,另一路串接电阻R22后接地。
其中,存储芯片还可采用MX25L1606E,EN25F16等芯片实现。
本新型通过增设调试模块,不需要专门的调试总线和仿真器,不仅改变传统的嵌入式编程的交叉调试方式,实现在设备端编程与调试程序,而且还将现有技术中用于调试的SPI接口、UART接口或者JTAG接口等接口解放出来,释放了CPU IO接口资源以及PCB电路板的空间,可将其应用去其他通信接口。
进一步的,所述存储器至少包括一闪存,所述调试模块设置于该闪存上。
本申请通过上述方案,可以将现有技术中用于调试的SPI接口、UART接口或者JTAG接口等接口解放出来,释放了CPU IO接口资源以及PCB电路板的空间。
本申请的嵌入式设备采用上述方案,去掉了传统上的UART接口、USB调试接口或者下载接口电路,使得程序开发、编译、调试与下载仅在设备端即可以完成,省去了通常意义上的应用程序APP的交叉编译调试环境或模块。本申请的嵌入式设备可直接作为调试主机使用,无需另外连接电脑。嵌入式设备的主控制芯片也可以实现在本机自主编程并调试程序,并将完成调试好的程序复制或发布到其他终端产品上,如手机,平板电脑等。与现有技术相比,本申请的嵌入式设备,省去了传统的PC通信的调试电路支持,节省了嵌入式电路板的IO接口资源,使设备的UART可以用于真正的数据通信,而非预留作为调试专用的接口;同时,使得嵌入式应用的开发更灵活、更便捷、更容易。
附图说明
本实用新型可以通过参考下文中结合附图所给出的描述而得到更好的理解,其中在所有附图中使用了相同或相似的附图标记来表示相同或者相似的部件。所述附图连同下面的详细说明一起包含在本说明书中并且形成本说明书的一部分,而且用来进一步举例说明本实用新型的优选实施例和解释本实用新型的原理和优点。在附图中:
图1为本实施例的嵌入式设备的逻辑框图;
图2为本实施例的主控制芯片的原理图;
图3为本实施例的调试模块的部分电路原理图;
图4为本实施例的嵌入式设备应用示意图。
具体实施方式
下面将参照附图来说明本实用新型的实施例。为了清楚的目的,附图和说明中省略了与本实用新型无关的、本领域普通技术人员已知的部件和处理的表示和描述。
在本实用新型的描述中,需要理解的是,术语“相连”、“连接”应做广义理解,例如,可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
现有技术的嵌入式软件的调试电路需要串口调试线,USB转串口工具及PC的支持。由于这些工具是调试专用,很多时候,需要在原有的串口线中自制USB转UART调试线,该方案浪费开发人员的时间和精力。为此,本新型提供一种集成了调试模块的嵌入式设备。
本新型的集成了调试模块的嵌入式设备包括片上总线控制器,参见图1,该片上总线控制器包括主控制芯片、与主控制芯片连接的1个或者多个存储器、与主控制芯片连接的1个或者多个晶体振荡器、以及用于对主控制芯片进行调试的调试模块,多个晶体振荡器用于为主控制芯片和调试模块提供主时钟及实时时钟;主控制芯片支持UART接口。存储器至少包括一闪存,调试模块设置于该闪存上。调试模块包括调试控制器、内存储器、FLASH存储器、JTAG接口以及SPI接口,内存储器、FLASH存储器、JTAG接口以及SPI接口均与调试控制器电连接,内存储器和FLASH存储器分别与JTAG接口以及SPI接口电连接。主时钟及实时时钟同时为调试模块提供时钟调试支持。其中,FLASH存储器固化了预设的调试程序,本申请通过使用支持UART接口的主控制芯片以及JTAG接口以及SPI接口,配合调试控制器,不需要专门的调试总线和仿真器即可进行调试。
参见图2,本实施例中,主控制芯片采用芯片型号为WM-BN-BM-01的无线模块实现,该无线模块支持UART接口。调试模块的调试控制器可采用X86、ARM、MIPS、ARC或者RISC-V等架构芯片实现。内存储器包括命令寄存器、地址寄存器和数据寄存器。调试模块的调试控制器接于内存储器的输入端,内存储器和FLASH存储器双向连接,FLASH存储器固化了调试程序,内存储器存储调试信息,调试控制器从内存储器和FLASH存储器读取调试信息进行调试。
参见图3,本实施例中,调试模块包括调试控制器、存储芯片、JTAG接口、SPI接口、电阻R17和电阻R22,存储芯片采用W25Q16芯片,W25Q16芯片与调试控制器双向连接,JTAG接口的JTAGTRSTZ接口串接电阻R17后接地,SPI接口的SPICLK连接至W25Q16的CLK引脚,SPIDOUT连接至W25Q16的DIO引脚,SPICSZ0连接至W25Q16的CS引脚,SPIDIN一路连接至W25Q16的DO引脚,另一路串接电阻R22后接地。其中,上述存储芯片还可采用MX25L1606E,EN25F16等芯片实现。
本新型通过增设调试模块,不需要专门的调试总线和仿真器,不仅改变传统的嵌入式编程的交叉调试方式,实现在设备端编程与调试程序,而且还将现有技术中用于调试的SPI接口、UART接口或者JTAG接口等接口解放出来,释放了CPU IO接口资源以及PCB电路板的空间,可将其应用去其他通信接口。
图4为嵌入式设备的实际应用中的部分电路原理图。本申请的嵌入式设备在实际应用时,调试模块可将预设的调试程序写入FLASH存储器,也通过JTAG接口和SPI接口与触屏显示屏连接(参见图1,本实施例触屏显示屏连接至主控制芯片),进行编程调试信息输入,然后通过调试控制器进行调试以及信息处理,并通过FLASH存储器完成程序存储固化,最后将调试信息发送至主控制芯片进行处理。
本申请的嵌入式设备采用上述方案,去掉了传统上的UART接口、USB调试接口或者下载接口电路,使得程序开发、编译、调试与下载仅在设备端即可以完成,省去了通常意义上的应用程序APP的交叉编译调试环境或模块。与现有技术相比,本申请的嵌入式设备,省去了传统的PC通信的调试电路支持,节省了嵌入式电路板的IO接口资源,使设备的UART可以用于真正的数据通信,而非预留作为调试专用的接口;同时,使得嵌入式应用的开发更灵活、更便捷、更容易。
应该强调,术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在,但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
尽管上面已经通过对本实用新型的具体实施例的描述对本实用新型进行了披露,但是,应该理解,上述的所有实施例和示例均是示例性的,而非限制性的。本领域的技术人员可在所附权利要求的精神和范围内设计对本实用新型的各种修改、改进或者等同物。这些修改、改进或者等同物也应当被认为包括在本实用新型的保护范围内。
Claims (6)
1.一种新型嵌入式调试设备,其特征在于:包括片上总线控制器,该片上总线控制器包括主控制芯片、与主控制芯片连接的1个或者多个存储器、与主控制芯片连接的1个或者多个晶体振荡器、以及用于对主控制芯片进行调试的调试模块,所述多个晶体振荡器用于为所述主控制芯片和调试模块提供主时钟及实时时钟;所述主控制芯片支持UART接口;所述调试模块包括调试控制器、内存储器、FLASH存储器、JTAG接口以及SPI接口,所述内存储器、FLASH存储器、JTAG接口以及SPI接口均与所述调试控制器电连接,所述内存储器和所述FLASH存储器分别与JTAG接口和SPI接口电连接。
2.根据权利要求1所述的新型嵌入式调试设备,其特征在于:所述调试模块的调试控制器采用X86、ARM、MIPS、ARC或者RISC-V架构芯片。
3.根据权利要求1所述的新型嵌入式调试设备,其特征在于:所述内存储器包括命令寄存器、地址寄存器和数据寄存器。
4.根据权利要求1所述的新型嵌入式调试设备,其特征在于:所述调试模块包括调试控制器、存储芯片、JTAG接口、SPI接口、电阻R17和电阻R22,所述存储芯片采用W25Q16芯片,W25Q16芯片与调试控制器双向连接,JTAG接口的JTAGTRSTZ接口串接电阻R17后接地,SPI接口的SPICLK连接至W25Q16的CLK引脚,SPIDOUT连接至W25Q16的DIO引脚,SPICSZ0连接至W25Q16的CS引脚,SPIDIN一路连接至W25Q16的DO引脚,另一路串接电阻R22后接地。
5.根据权利要求4所述的新型嵌入式调试设备,其特征在于:所述存储芯片采用MX25L1606E或者EN25F16存储芯片实现。
6.根据权利要求1所述的新型嵌入式调试设备,其特征在于:所述存储器至少包括一闪存,用于所述调试模块的存储。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220606140.3U CN216848733U (zh) | 2022-03-18 | 2022-03-18 | 一种新型嵌入式调试设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220606140.3U CN216848733U (zh) | 2022-03-18 | 2022-03-18 | 一种新型嵌入式调试设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216848733U true CN216848733U (zh) | 2022-06-28 |
Family
ID=82097414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220606140.3U Active CN216848733U (zh) | 2022-03-18 | 2022-03-18 | 一种新型嵌入式调试设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216848733U (zh) |
-
2022
- 2022-03-18 CN CN202220606140.3U patent/CN216848733U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101154183B (zh) | 一种微控制器嵌入式在线仿真调试系统 | |
CN107977217B (zh) | 在线加载xilinx-fpga多版本更新程序的方法 | |
CN100565472C (zh) | 一种适用于多处理器核系统芯片的调试方法 | |
CN101840368B (zh) | 多核处理器的jtag实时片上调试方法及其系统 | |
CN102508753A (zh) | Ip核验证系统 | |
EP1205848A1 (en) | Embedded microcontroller bound-out chip as preprocessor for a logic analyser | |
CN102520961B (zh) | 片外在线可编程的soc系统及其控制方法 | |
JPH02287635A (ja) | マイクロコンピュータ,マイクロプロセッサおよびコア・プロセッサ集積回路用デバッグ周辺装置 | |
CN105930186B (zh) | 多cpu的软件加载方法及基于多cpu的软件加载装置 | |
CN107861866B (zh) | 一种基于uart接口的嵌入式系统调试方法 | |
CN103207771B (zh) | 一种plc程序执行器ip核 | |
CN115146568B (zh) | 一种基于uvm的芯片验证系统及验证方法 | |
CN100545826C (zh) | 一种微控制器 | |
WO2022227411A1 (zh) | 一种嵌入式终端远程在线开发系统 | |
CN114064458A (zh) | 接口可扩展的通用性的jtag调试方法及系统 | |
JP2005070949A (ja) | プログラム処理装置 | |
CN101788946B (zh) | Cpld上连接有e2prom设备的固件烧结方法及装置 | |
CN216848733U (zh) | 一种新型嵌入式调试设备 | |
JP2005070950A (ja) | プログラム処理装置 | |
CN117172018A (zh) | 一种适用于多种内核的单片机在线调试系统 | |
CN111597137A (zh) | 一种基于spi协议的动态调试方法、装置及系统 | |
CN101281507A (zh) | Usb接口型dsp实时仿真开发系统 | |
CN211653643U (zh) | 一种接口转换电路、芯片以及电子设备 | |
EP1367489A1 (en) | A microprocessor development system | |
CN102446132B (zh) | 一种模拟本地总线进行板级管理的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |