CN216792617U - 混合封装芯片及光发射器 - Google Patents

混合封装芯片及光发射器 Download PDF

Info

Publication number
CN216792617U
CN216792617U CN202122278170.4U CN202122278170U CN216792617U CN 216792617 U CN216792617 U CN 216792617U CN 202122278170 U CN202122278170 U CN 202122278170U CN 216792617 U CN216792617 U CN 216792617U
Authority
CN
China
Prior art keywords
chip
sub
waveguide
electrode
coupling part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122278170.4U
Other languages
English (en)
Inventor
季梦溪
李显尧
孙雨舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Paisi Technology Co ltd
Original Assignee
Suzhou Paisi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Paisi Technology Co ltd filed Critical Suzhou Paisi Technology Co ltd
Priority to CN202122278170.4U priority Critical patent/CN216792617U/zh
Application granted granted Critical
Priority to TW111206545U priority patent/TWM635257U/zh
Publication of CN216792617U publication Critical patent/CN216792617U/zh
Priority to PCT/CN2022/100797 priority patent/WO2023040401A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Fibers, Optical Fiber Cores, And Optical Fiber Bundles (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本申请公开了一种混合封装芯片及光发射器，所述混合封装芯片包括：第一子芯片，所述第一子芯片包括至少一个第一波导和至少一个第一电极；第二子芯片，所述第二子芯片包括至少一个第二波导和至少一个第二电极；所述第一波导与对应的所述第二波导光耦合；所述第一子芯片的第一电极与对应的所述第二子芯片的第二电极通过第一导电结构电性连接，以接收调制电信号；在工作状态下，所述第一子芯片接收来自外部的输入光并经由所述第一波导输出，所述至少一个第一电极对所述输入光进行调制以输出经调制的光，所述第二波导接收从所述第一子芯片耦合进来的部分光。本申请通过非键合的方式改进了硅光子芯片和基于薄膜铌酸锂的光电子芯片的集成方式，在降低工艺难度的同时也降低了铌酸锂波导和硅光波导的耦合难度。

Description

混合封装芯片及光发射器
技术领域
本申请涉及半导体芯片技术领域，具体涉及一种混合封装芯片及光发射器。
背景技术
在信息化快速发展的时代，集成光学凭借着其体积小、低能耗、大带宽等优势，在光互联、光通信以及光传感等领域获得越来越多的青睐。尤其是硅基光电子模块(以下称硅光模块)，其凭借着与传统的CMOS工艺兼容的优势，在高速光通信中占据着重要的地位。为了提高硅光模块的调制效率和带宽，提出了在硅光模块上集成其他材料的混合集成光电芯片，以铌酸锂薄膜为例，将整个铌酸锂薄膜键合(bonding)到硅光晶圆上，中间利用BCB(Benzocyclobutene，苯并环丁烯)树脂或二氧化硅等，通过粘合力或分子间作用力结合在一起，再通过刻蚀铌酸锂薄膜的方法，实现铌酸锂波导和硅光波导的耦合。
但是上述结合方式在实际制作时工艺复杂，良率较低，并且可靠性较差，从而导致生产效率不高。因此，如何避免键合等复杂而困难的工艺，并降低铌酸锂波导和硅光波导的耦合难度，是业界亟待解决的一个问题。
实用新型内容
针对以上现有技术的缺陷，本申请实施例提供了一种混合封装芯片及光发射器，在降低工艺难度的同时降低铌酸锂波导和硅光波导的耦合难度，同时能有效提高高速信号完整性。
具体地，在本申请的一个实施例中，提供了一种混合封装芯片，所述混合封装芯片包括：第一子芯片，所述第一子芯片包括至少一个第一波导和至少一个第一电极；第二子芯片，所述第二子芯片包括至少一个第二波导和至少一个第二电极；所述第一波导与对应的所述第二波导光耦合；所述第一子芯片的第一电极与对应的所述第二子芯片的第二电极通过第一导电结构电性连接，以接收调制电信号；在工作状态下，所述第一子芯片接收来自外部的输入光并经由所述第一波导输出，所述至少一个第一电极对所述输入光进行调制以输出经调制的光，所述第二波导接收从所述第一子芯片耦合进来的部分光；其中，所述第一子芯片是基于铌酸锂薄膜的光电子芯片，所述第二子芯片是基于硅的硅光子芯片。
示例性地，所述第一波导和所述第二波导通过光栅耦合器光耦合。
示例性地，所述第一波导至少包括第一光栅耦合器，所述第二波导至少包括与所述第一光栅耦合器对准的第二光栅耦合器，所述第二波导经由所述第一光栅耦合器和所述第二光栅耦合器接收所述从所述第一子芯片耦合进来的部分光。
示例性地，所述第二子芯片还包括监控光电二极管，所述监控光电二极管将从所述第二光栅耦合器接收到的光信号转换为电信号，并将所述电信号输出至外部基板。
示例性地，所述第一子芯片和所述第二子芯片之间具有填充层，以将所述第一子芯片和所述第二子芯片固定连接。
可选地，所述填充层覆盖所述光栅耦合器所在的区域，并且所述填充层的有效折射率与所述光栅耦合器的有效折射率相匹配。
示例性地，所述第一电极与所述第一波导并排设置，所述第一电极对通过所述第一波导的光进行调制，所述第一电极包括第一输入电耦合部和第一输出电耦合部，所述第二电极包括面向所述第一输入电耦合部且与所述第一输入电耦合部对准的第二输入电耦合部，以及面向所述第一输出电耦合部且与所述第一输出电耦合部对准的第二输出电耦合部，其中，所述第一输入电耦合部和所述第二输入电耦合部用于接收所述调制电信号，所述第一输出电耦合部和所述第二输出电耦合部用于向所述第二子芯片回流所述调制电信号。
可选地，所述第二子芯片还包括面向外部基板的第三电极以及贯穿所述第二子芯片的导电通孔，所述第三电极通过第二导电结构与所述外部基板电性连接，所述导电通孔的一端与所述第二导电结构电性连接，所述导电通孔的另一端与所述第一导电结构电性连接。
可选地，所述第二子芯片通过与所述第二电极电性连接的导电引线与所述外部基板电性连接以传输电信号。
在本申请的另一实施例中，还提供了一种光发射器，所述光发射器包括如前面所述的任一种混合封装芯片。
本申请实施例提供的混合封装芯片及光发射器通过非键合的方式改进了硅光子芯片和基于薄膜铌酸锂的光电子芯片的集成方式，一方面通过导电凸块的非键合的方式能够降低芯片制造的工艺难度以及铌酸锂波导和硅光波导的耦合难度；同时在进一步的实施方式中，通过导电凸块与导电通孔的配合结构也能够避免传统打金线方式所造成的电磁辐射干扰，从而保证混合集成的光电芯片的信号完整性。
附图说明
下面结合附图，通过对申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1A示出了本申请第一实施例所提供的混合封装芯片中的光电子芯片的光信号调制原理的示意图。
图1B示出了本申请第一实施例所提供的混合封装芯片中的硅光子芯片一侧的光信号调制原理的示意图。
图1C示出了本申请第一实施例所提供的混合封装芯片中的硅光子芯片另一侧的光信号调制原理的示意图。
图2示出了本申请第一实施例所提供的混合封装芯片的铌酸锂薄膜调制器的电极间电耦合结构处的横截面示意图。
图3示出了本申请第一实施例所提供的混合封装芯片的光栅耦合结构处的横截面示意图。
图4示出了本申请第一实施例所提供的混合封装芯片中的光电子芯片的端面耦合结构的俯视图。
图5示出了本申请第二实施例所提供的混合封装芯片的横截面示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书以及附图中的术语“第一”“第二”“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体地限定。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件电路或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
为使本申请的目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
图1A示出了本申请第一实施例所提供的混合封装芯片中的光电子芯片的光信号调制原理的示意图，图1B示出了本申请第一实施例所提供的混合封装芯片中的硅光子芯片一侧的光信号调制原理的示意图，图1C示出了本申请第一实施例所提供的混合封装芯片中的硅光子芯片另一侧的光信号调制原理的示意图。本实施例所提出的混合封装芯片包括硅光子芯片(即第二子芯片)20和在所述硅光子芯片20上集成的光电子芯片(即第一子芯片)10。在本实施例中，硅光子芯片20和光电子芯片10的主要材料不同，例如硅光子芯片20主要采用硅材料制成；示例性地，光电子芯片10主要采用铌酸锂材料制成，且所述光电子芯片10包括铌酸锂薄膜调制器，以对射入光信号进行调制。以下以在所述硅光子芯片20上集成基于薄膜铌酸锂的光电子芯片10为例进行描述。
以下结合图1A、图1B和图1C描述本申请第一实施例所提供的混合封装芯片的光信号调制原理。
如图1A所示，本申请第一实施例所提供的光电子芯片10包括第一端面耦合器101、第一定向耦合器102、第一铌酸锂光栅耦合器103、分束器104、第一波导17、合束器107、第二定向耦合器108、第二铌酸锂光栅耦合器109、以及第二端面耦合器110。其中，来自激光器的输入光通过基于薄膜铌酸锂的光电模块10的第一端面耦合器101与光纤阵列耦合并进入铌酸锂波导层的第一波导17(如图1A中的粗实线所示)内。其中所述第一波导17包括两个调制区波导区段(111A和111B)和两端的非调制区波导区段(例如105A、105B、105C、105D等)。进入第一波导17的输入光经过分束器104后均分成两束强度相等的光进入铌酸锂薄膜调制器111的两臂(即调制区波导111A和111B)中。在本实施例中，以马赫曾德尔调制器(MZM，MachZehnder Modulator)为例，对输入光形成电光调制，其中调制电信号来自基板30(图2中示出)，所述基板30用于承载所述硅光子芯片20和光电子芯片10并将外部输入的调制电信号经由导线和电极传输至所述硅光子芯片20，该调制电信号随后由图1B所示的硅光子芯片20传输至基于薄膜铌酸锂的光电子芯片10的第一电极106，以在铌酸锂波导层上形成电场，从而影响调制区波导区段(111A和111B)的有效折射率。当两束光经过所述调制区波导区段(111A和111B)时，会积累相位变化，从而完成对输入光的调制。对上述调制电信号的传输方式的具体描述将参考图2在下面详细阐述。
示例性地，输入光在经过分束器104之前，还通过第一定向耦合器102被一分为二，能量多的部分(比如95％光)输入到分束器104后进行如上所述的进一步调制，能量少的那部分(比如5％光)通过第一波导17中设置的第一铌酸锂光栅耦合器103与硅光子芯片20上的第二波导200(如图1B中的粗实线所示)中设置的第一硅光光栅耦合器203耦合，随后进入到硅光子芯片20上的第一监控光电二极管(MPD)211中，从而将输入光的一部分转化为电信号输出到基板30(图2中示出)以实施监控操作，如图1B所示。所述基板30可以是印制电路板(PCB板)，其作为电子元器件电气连接的载体。类似地，在结束电光调制后，调制后的光信号经过一合束器107后合为一束光进入第二定向耦合器108，并通过第二定向耦合器108被一分为二，能量多的部分(比如95％光)通过第二端面耦合器110输出到光纤阵列，能量少的部分(比如5％光)通过在基于薄膜铌酸锂的光电子芯片10的第一波导17中设置的第二铌酸锂光栅耦合器109与硅光子芯片20的第二波导200中设置的第二硅光光栅耦合器209耦合，并进入到硅光子芯片20上的第二监控光电二极管212中，从而将经调制的光中的一部分转化为电信号输出到基板以实施监控操作，该第一监控光电二极管211和第二监控光电二极管212输出的电信号能够用于MZM工作点的反馈。
图2示出了本申请第一实施例所提供的混合封装芯片的铌酸锂薄膜调制器的电极间电耦合结构处的横截面示意图。以下结合图1A、1B、1C和图2进行详细描述。
在本实施例中，基于薄膜铌酸锂的光电子芯片10包括从上至下依次层叠的第一衬底层16(例如，硅衬底)、第一二氧化硅层15、第一覆盖层12和铌酸锂波导层11，所述铌酸锂波导层11内设有第一电极106(例如GSG电极，在其它实施例中也可以为GSSG电极或GS电极)和第一波导17，其中，所述第一电极106包括一个信号电极(S)和两个接地电极(G)。图2中所示出的第一波导17是调制区波导区段，即图1A中的两个调制臂111A和111B。所述基于薄膜铌酸锂的光电子芯片10还包括与硅光子芯片20电性连接的第一导电结构。所述第一导电结构由位于所述第一电极106的电耦合区处的第一焊垫14以及与所述第一焊垫14电性连接的第一导电凸块13构成。如图1A所示，所述电耦合区包括位于第一电极106一端的第一输入电耦合部1a，1b和1c，以及位于第一电极106另一端的第一输出电耦合部1d，1e和1f。每个输入电耦合部以及每个输出电耦合部均具有一个对应的焊垫，每个焊垫对应于一个导电凸块，用于与其他部件电性连接。
如图2所示，硅光子芯片20包括从下至上依次层叠的第二衬底层21(例如，硅衬底)、第二二氧化硅层25、第二覆盖层26和硅波导层27，在硅波导层27内设有第二电极(图1B中所示的2a，2b、2c、2d，2e和2f)。再参考图1A和图1B，所述第二电极(图1B中所示的2a，2b、2c、2d，2e和2f)包括面向所述第一输入电耦合部且与所述第一输入电耦合部对准的第二输入电耦合部(2a，2b和2c)，以及面向所述第一输出电耦合部且与所述第一输出电耦合部对准的第二输出电耦合部(2d，2e和2f)，其中，所述第一输入电耦合部和所述第二输入电耦合部用于接收输入到所述基于薄膜铌酸锂的光电子芯片10的调制电信号，所述第一输出电耦合部和所述第二输出电耦合部用于向所述硅光子芯片20回流所述调制电信号以形成回路。示例性地，所述第二电极的所述第二输入电耦合部和所述第二输出电耦合部是与所述第一导电凸块13对应的第二焊垫24，所述第二焊垫24与所述第一导电凸块13电性连接。另外，所述硅光子芯片20还包括与所述第二输出电耦合部2d，2e和2f串联的终端匹配电阻201，202。
如图1C所示，所述硅光子芯片20还包括面向基板30并且设置在所述第二衬底层21的背面的第三电极(3a，3b、3c、3d，3e和3f)。如图2所示，所述硅光子芯片20还包括贯穿所述硅光子芯片20的导电通孔22，所述第三电极通过第二导电结构与外部基板30电性连接(所述第二导电结构由分别位于所述第三输入电耦合部和第三输出电耦合部处的第三焊垫34和与所述第三焊垫34电性连接的第二导电凸块23构成)，所述导电通孔22的一端与所述第二导电结构电性连接，所述导电通孔22的另一端与所述第一导电结构电性连接。其中，所述第三电极包括第三输入电耦合部(3a，3b、3c)和第三输出电耦合部(3d，3e和3f)，所述第三输入电耦合部用于接收输入到所述硅光子芯片20的调制电信号，所述第三输出电耦合部用于向基板30输出电信号。其中，上述设置于硅光子芯片20上的第二焊垫24和第三焊垫34分别与所述导电通孔22电性连接。示例性地，所述第三电极的所述第三输入电耦合部和所述第三输出电耦合部是与所述第二导电凸块23电连接的第三焊垫34。虽然图2中示例性地示出了第二焊垫24和第三焊垫34与所述导电通孔22的相对位置关系，但是应当理解，所述导电通孔22并非必须与第二焊垫24和第三焊垫34对准。
示例性地，所述导电通孔22可以是基于TSV(Through Silicon Via，硅通孔)工艺制成，所述导电通孔22填充有导电材料，例如铜等金属，该TSV通孔贯穿硅光模块20，从而能够实现与基板30和基于薄膜铌酸锂的光电子芯片10的电性连接，并允许更高的芯片堆叠密度。
另外，所述第一导电凸块13和第二导电凸块23可以是铜柱凸块(copper pillarbump)，也可以是制作于顶层金属焊垫开口(pad opening)中的凸块，本申请对此不做限制。
示例性地，在图2所示的实施例中，所述混合封装芯片还包括位于基于薄膜铌酸锂的光电子芯片10和硅光子芯片20之间以及硅光子芯片20和基板30之间的第一填充层32和第二填充层31，以固定各层叠模块。所述第一填充层32中设置有第一导电凸块13，所述第二填充层31中设置有第二导电凸块23。其中，所述第一填充层32不覆盖光栅耦合器所在区域。可选地，所述第一填充层32覆盖光栅耦合器所在的区域，并且所述第一填充层32的有效折射率与所述光栅耦合器的有效折射率相匹配。
示例性地，在本实施例中，基于薄膜铌酸锂的光电子芯片10上的第一电极106(例如，GSG电极)通过第一导电凸块13与硅光子芯片20电性连接，硅光子芯片20与基板30通过第二导电凸块23电性连接。因此，用于电光调制的调制电信号首先从基板30通过第二导电凸块23进入硅光子芯片20，再通过硅光子芯片20的导电通孔22经由第一导电凸块13流入基于薄膜铌酸锂的光电子芯片10的第一电极106的输入电耦合区以驱动光电调制，最后通过基于薄膜铌酸锂的光电子芯片10的输出电耦合区回流进硅光子芯片20后被硅光子芯片20上的终端匹配电阻201，202终结。
由前述内容可见，在本实施例中，所述基于薄膜铌酸锂的光电子芯片10是通过倒装芯片(flip chip)的封装方式与硅光子芯片20电性连接的。具体地，在基于薄膜铌酸锂的光电子芯片10的正面电耦合区上制作第一焊垫14，通过第一焊垫14上设置的第一导电凸块13与硅光子芯片20正面电耦合区上的第二焊垫24电性连接，从而实现基于薄膜铌酸锂的光电子芯片10和硅光子芯片20的非键合集成方式。另外，通过TSV封装技术在模块与模块之间制作垂直通孔，能够实现子芯片与基板之间的电气互连，同时减少电磁干扰对带宽的影响，保证混合集成的光电芯片的信号完整性。
应当理解，图1A、1B、1C以及图2中仅示出了混合封装芯片的一部分，完整的混合集成的光电芯片还可以集成其他波导和电极，以及其他有源和无源器件。
图3示出了本申请第一实施例所提供的混合封装芯片的光栅耦合结构处的横截面示意图。所述光栅耦合结构包括图1A和图1B中所示的第一铌酸锂光栅耦合器103与第一硅光光栅耦合器203组成的第一光栅耦合结构和/或第二铌酸锂光栅耦合器109与第二硅光光栅耦合器209组成的第二光栅耦合结构。
如图3所示，以第二铌酸锂光栅耦合器109与第二硅光光栅耦合器209组成的第二光栅耦合结构为例，该基于薄膜铌酸锂的光电子芯片10包括从上至下依次层叠的第一衬底层16(例如，硅衬底)、第一二氧化硅层15、第一覆盖层12和铌酸锂波导层11。铌酸锂波导层11内设有第一波导17，这里第一波导17为非调制区波导区段，所述第一波导17包括第二铌酸锂光栅耦合器109。相对应地，硅光子芯片20包括从下至上依次层叠的第二衬底层21、第二二氧化硅层25、第二覆盖层26和硅波导层27，在硅波导层27内设有第二波导200(如图1B所示)，所述第二波导200包括第二硅光光栅耦合器209。示例性地，在光栅耦合器所在区域之外，所述混合封装芯片还包括所述基于薄膜铌酸锂的光电子芯片10和所述硅光子芯片20之间的第一填充层32。可选地，所述第一填充层32覆盖光栅耦合器所在区域，并且所述第一填充层32的有效折射率与所述光栅耦合器的有效折射率相匹配。
由于本实施例中由第二铌酸锂光栅耦合器109与第二硅光光栅耦合器209组成的光栅耦合结构仅用于MPD的光耦合，对耦合效率的要求较低，同时该光栅耦合结构能够通过光的衍射把原本在波导内的小模斑扩成大模斑，从而实现与光纤的模式匹配以及更方便的耦合，同时由于模斑扩大了，对对准精度的要求降低了，也降低了耦合的难度。
图4示出了本申请第一实施例所提供的混合封装芯片中的光电子芯片的端面耦合结构的俯视图。所述端面耦合结构是图1A所示的第一端面耦合器101和/或第二端面耦合器110，并且待调制的光的输入以及调制完成后的光信号的输出都是通过以上端面耦合器与光纤阵列的耦合实现的，其具有较高的耦合效率，能够降低整个光路的损失。以下仅以第一端面耦合器101为例并结合图1A至图3进行详细描述。
所述第一端面耦合器101包括位于铌酸锂波导层11内的第一波导17，以及位于铌酸锂波导层11上方的第一二氧化硅层15以及第一衬底层16(如图2示出)。所述第一波导17具有一段渐变波导，通过该渐变波导与外部光纤33耦合，将光模式逐渐演化到第一波导17中。通过光纤阵列与铌酸锂波导端面耦合的方式能够实现主光源的输入输出，减小光路损耗。
图5示出了本申请第二实施例所提供的混合封装芯片的横截面示意图。该第二实施例与上述第一实施例的区别在于，导电通孔由设置在硅光子芯片上的引线焊垫替代。在本实施例中，所述混合封装芯片从下至上依次层叠有硅光子芯片20、设置在所述硅光子芯片20表面且与所述硅光子芯片20的第二电极(图中未示出)电性连接的引线焊垫36、设置于所述硅光子芯片20表面的导电凸块13，以及通过所述导电凸块13与所述硅光子芯片20电性连接的所述基于薄膜铌酸锂的光电子芯片10。在本实施例中，所述引线焊垫36通过导电引线38，例如，金线，与基板30电性连接以传输电信号。应当理解，所述第二电极可以包括与基于薄膜铌酸锂的光电子芯片10的第一波导上形成电场的调制电极(例如，GSG电极)对准的电极，也可以包括其他用于与外部电源电性连接的其他电极。
以上第二实施例所示出的混合集成的光电芯片的结构通过非键合的方式改进了硅光子芯片和基于薄膜铌酸锂的光电子芯片的集成方式，能够通过两子芯片之间的导电凸块实现电性连接，以降低制造工艺难度。
本申请还公开了一种光发射器，所述光发射器包括前面所描述的任一种混合封装芯片。
以上对本申请实施例所提供的混合封装芯片及光发射器进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种混合封装芯片，其特征在于，包括：
第一子芯片，所述第一子芯片包括至少一个第一波导和至少一个第一电极；
第二子芯片，所述第二子芯片包括至少一个第二波导和至少一个第二电极；
所述第一波导与对应的所述第二波导光耦合；
所述第一子芯片的第一电极与对应的所述第二子芯片的第二电极通过第一导电结构电性连接，以接收调制电信号；
在工作状态下，所述第一子芯片接收来自外部的输入光并经由所述第一波导输出，所述至少一个第一电极对所述输入光进行调制以输出经调制的光，所述第二波导接收从所述第一子芯片耦合进来的部分光；
其中，所述第一子芯片是基于铌酸锂薄膜的光电子芯片，所述第二子芯片是基于硅的硅光子芯片。
2.如权利要求1所述的混合封装芯片，其特征在于，所述第一波导和所述第二波导通过光栅耦合器光耦合。
3.如权利要求2所述的混合封装芯片，其特征在于，所述第一波导至少包括第一光栅耦合器，所述第二波导至少包括与所述第一光栅耦合器对准的第二光栅耦合器，所述第二波导经由所述第一光栅耦合器和所述第二光栅耦合器接收所述从所述第一子芯片耦合进来的部分光。
4.如权利要求3所述的混合封装芯片，其特征在于，所述第二子芯片还包括监控光电二极管，所述监控光电二极管将从所述第二光栅耦合器接收到的光信号转换为电信号，并将所述电信号输出至外部基板。
5.如权利要求2所述的混合封装芯片，其特征在于，所述第一子芯片和所述第二子芯片之间具有填充层，以将所述第一子芯片和所述第二子芯片固定连接。
6.如权利要求5所述的混合封装芯片，其特征在于，所述填充层覆盖所述光栅耦合器所在的区域，并且所述填充层的有效折射率与所述光栅耦合器的有效折射率相匹配。
7.如权利要求5所述的混合封装芯片，其特征在于，所述第一电极与所述第一波导并排设置，所述第一电极对通过所述第一波导的光进行调制；所述第一电极包括第一输入电耦合部和第一输出电耦合部，所述第二电极包括面向所述第一输入电耦合部且与所述第一输入电耦合部对准的第二输入电耦合部，以及面向所述第一输出电耦合部且与所述第一输出电耦合部对准的第二输出电耦合部，其中，所述第一输入电耦合部和所述第二输入电耦合部用于接收所述调制电信号，所述第一输出电耦合部和所述第二输出电耦合部用于向所述第二子芯片回流所述调制电信号。
8.如权利要求7所述的混合封装芯片，其特征在于，所述第二子芯片还包括面向外部基板的第三电极以及贯穿所述第二子芯片的导电通孔，所述第三电极通过第二导电结构与外部基板电性连接，所述导电通孔的一端与所述第二导电结构电性连接，所述导电通孔的另一端与所述第一导电结构电性连接。
9.如权利要求5所述的混合封装芯片，其特征在于，所述第二子芯片通过与所述第二电极电性连接的导电引线与外部基板电性连接以传输电信号。
10.一种光发射器，其特征在于，所述光发射器包括如权利要求1至9中任一项所述的混合封装芯片。
CN202122278170.4U 2021-09-18 2021-09-18 混合封装芯片及光发射器 Active CN216792617U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202122278170.4U CN216792617U (zh) 2021-09-18 2021-09-18 混合封装芯片及光发射器
TW111206545U TWM635257U (zh) 2021-09-18 2022-06-21 混合封裝晶片及光發射器
PCT/CN2022/100797 WO2023040401A1 (zh) 2021-09-18 2022-06-23 混合封装芯片及光发射器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122278170.4U CN216792617U (zh) 2021-09-18 2021-09-18 混合封装芯片及光发射器

Publications (1)

Publication Number Publication Date
CN216792617U true CN216792617U (zh) 2022-06-21

Family

ID=81998248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122278170.4U Active CN216792617U (zh) 2021-09-18 2021-09-18 混合封装芯片及光发射器

Country Status (3)

Country Link
CN (1) CN216792617U (zh)
TW (1) TWM635257U (zh)
WO (1) WO2023040401A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023040401A1 (zh) * 2021-09-18 2023-03-23 苏州湃矽科技有限公司 混合封装芯片及光发射器
CN116840973A (zh) * 2023-09-01 2023-10-03 之江实验室 硅光子芯片光耦合结构及其设计方法
CN116990916A (zh) * 2023-09-26 2023-11-03 武汉钧恒科技有限公司 一种基于铌酸锂调制器和硅光探测器的光模块

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116087915B (zh) * 2023-04-10 2023-06-30 深圳市速腾聚创科技有限公司 光芯片、激光雷达、自动驾驶系统及可移动设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016145310A1 (en) * 2015-03-12 2016-09-15 Samtec, Inc. Optical module including silicon photonics chip and coupler chip
CN108225297B (zh) * 2016-12-09 2021-05-14 黑龙江工业学院 一种二氧化硅波导与铌酸锂薄膜垂直耦合的谐振式集成光学陀螺
CN113109901A (zh) * 2020-01-13 2021-07-13 苏州旭创科技有限公司 一种混合集成光电芯片及其制作方法
CN111722316B (zh) * 2020-06-05 2021-09-07 上海交通大学 光电芯片及其混合集成方法
CN216792617U (zh) * 2021-09-18 2022-06-21 苏州湃矽科技有限公司 混合封装芯片及光发射器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023040401A1 (zh) * 2021-09-18 2023-03-23 苏州湃矽科技有限公司 混合封装芯片及光发射器
CN116840973A (zh) * 2023-09-01 2023-10-03 之江实验室 硅光子芯片光耦合结构及其设计方法
CN116990916A (zh) * 2023-09-26 2023-11-03 武汉钧恒科技有限公司 一种基于铌酸锂调制器和硅光探测器的光模块

Also Published As

Publication number Publication date
TWM635257U (zh) 2022-12-11
WO2023040401A1 (zh) 2023-03-23

Similar Documents

Publication Publication Date Title
CN216792617U (zh) 混合封装芯片及光发射器
US20190333905A1 (en) Electro-optical package and method of fabrication
US10365447B2 (en) Method and system for a chip-on-wafer-on-substrate assembly
KR101054174B1 (ko) 반도체 칩 모듈 및 모듈
TWI610103B (zh) 用於使用平面光波積體電路之光學輸入／輸出系統之裝置、處理器及計算系統
EP2365363B1 (en) Photoelectric converter
US11041999B2 (en) Chip-to-chip optical interconnect
US20220123852A1 (en) In-packaged multi-channel light engine on single substrate
US11789202B2 (en) Hybrid integrated optoelectronic chip and method of manufacturing the same
US10014654B2 (en) Optoelectronic packaging assemblies
JP2012226342A (ja) 光モジュール、光モジュールの製造方法、及び、光通信装置
CN218037458U (zh) 一种光模块
JP2018195723A (ja) 光モジュールおよびその製造方法並びに光トランシーバ
Chou et al. Demonstration of fan-out silicon photonics module for next generation co-packaged optics (cpo) application
CN216310327U (zh) 一种光模块
US8206042B2 (en) Electro-optic device packages
US7633667B2 (en) Apparatus and method of forming high performance integrated RF optical module
US11500165B2 (en) Optical module, optical wiring substrate, and method for manufacturing optical module
CN117170048B (zh) 三维封装光电集成芯片结构及其制备方法
WO2023087305A1 (zh) 一种芯片、光纤阵列单元及通信系统
US20240219630A1 (en) Chip package and manufacturing method thereof
WO2024122071A1 (ja) 光デバイス、光デバイスの位置合わせ方法
CN116264223A (zh) 芯片封装结构及其光电设备
CN117908200A (zh) 一种基于先进封装的光电共封模组及其制备方法
CN117492142A (zh) 片上光互连结构及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant