CN216647360U - 一种嵌入式集成电路芯片 - Google Patents

Abstract

本实用新型涉及嵌入式芯片技术领域，公开了一种嵌入式集成电路芯片，包括CPU；密钥写入模块，与所述CPU通过通讯总线连接；加解密模块，与所述密钥写入模块连接，并与所述CPU之间通过所述通讯总线双向连接；密钥存储模块，连接于所述密钥写入模块和所述加解密模块之间，用于存储所述密钥写入模块写入的所述密钥，以及向所述加解密模块加载所述密钥；所述CPU、所述密钥写入模块、所述密钥存储模块和所述加解密模块集成于集成电路芯片。本实用新型可以避免直接连接安全芯片造成的成本过高且造成功能浪费的问题，降低嵌入式集成电路芯片的成本。

Description

一种嵌入式集成电路芯片

技术领域

本实用新型涉及嵌入式芯片技术领域，特别涉及一种嵌入式集成电路芯片。

背景技术

随着嵌入式芯片技术的发展，越来越多搭载嵌入式智能芯片的智能设备在生活中普及。例如智能家居、智能电子烟、智能门卡等等。这些设备在使用过程中往往需要简易的加解密功能，例如在智能家居中设置密钥提高智能家居中各智能器件的隐私性，在智能电子烟的烟头和烟杆上设置密钥避免烟头不匹配造成安全隐患等等。

目前若在智能设备中实现加解密功能，通常采用在主处理芯片上连接一个安全芯片，例如SAM芯片，实现智能设备的高安全性运行。但是在日常生活中往往主需要对设备进行简单的加解密处理，现有的安全芯片包括采用多种加密解密电路，使其成本过高且造成功能浪费，使在智能设备中基本一个安全芯片这种加解密方法性价比极低。

为解决上述采用现有加解密芯片对日常使用的智能设备进行加解密时功能浪费且成本过高的技术问题，目前需要一种嵌入式集成电路芯片，实现日常使用的智能设备所需的加解密功能的同时降低成本。

实用新型内容

为解决采用现有加解密芯片对日常使用的智能设备进行加解密时功能浪费且成本过高的技术问题，本实用新型提供一种嵌入式集成电路芯片，具体的技术方案如下：

本实用新型提供一种嵌入式集成电路芯片，包括：

CPU；

密钥写入模块，与所述CPU通过通讯总线连接；

加解密模块，与所述密钥写入模块连接，并与所述CPU之间通过所述通讯总线双向连接；

密钥存储模块，连接于所述密钥写入模块和所述加解密模块之间，用于存储所述密钥写入模块写入的所述密钥，以及向所述加解密模块加载所述密钥；

所述CPU、所述密钥存储模块、所述密钥写入模块和所述加解密模块集成于集成电路芯片。

本实用新型提供的嵌入式集成电路芯片将密钥写入模块、密钥存储模块和加解密模块集成于集成电路芯片内，通过一块集成电路芯片实现简易的加解密功能，满足简单加解密的场景中仅通过一块集成芯片即可实现加解密效果，使芯片产品发行环节时将密钥写入，芯片使用时，芯片使用者无法获取密钥，仅需从密钥存储模块中加载密钥实现加解密，提高嵌入式集成电路芯片加解密的安全性，避免直接连接安全芯片造成的成本过高且造成功能浪费的问题，降低嵌入式集成电路芯片的成本。

进一步地，本实用新型提供的嵌入式集成电路芯片中：

所述密钥存储模块与所述加解密模块通过专用线路单向连接，所述密钥存储模块将所述密钥单向加载至所述加解密模块。

本实用新型提供的嵌入式集成电路芯片在密钥存储模块与加解密模块之间设置单向连接的专用线路，使密钥存储模块中的密钥不可读出，提高嵌入式集成电路芯片加解密的安全性。

进一步地，本实用新型提供的嵌入式集成电路芯片中：

所述密钥存储模块与所述密钥写入模块单向连接，所述密钥从所述密钥写入模块发送至所述密钥存储模块。

进一步地，本实用新型提供的嵌入式集成电路芯片中：

所述密钥写入模块未接收所述密钥，所述密钥写入模块与所述密钥存储模块之间导通；

所述密钥写入模块接收所述密钥，所述密钥写入模块与所述密钥存储模块之间截止。

本实用新型提供的嵌入式集成电路芯片实现密钥写入模块写入密钥的过程，只能写入一次，写入之后不可改写，提高嵌入式集成电路芯片加解密的安全性。

进一步地，本实用新型提供的嵌入式集成电路芯片中：

所述加解密模块包括DES加解密数控电路或AES加解密数控电路。

进一步地，本实用新型提供的嵌入式集成电路芯片中：

所述密钥写入模块与所述CPU通过所述通讯总线单向连接，所述密钥写入模块通过所述通讯总线单向接收所述CPU发送的所述密钥。

本实用新型提供的嵌入式集成电路芯片通过密钥写入模块与CPU之间的单向连接，使存储在该电路的密钥不可实读出，提高嵌入式集成电路芯片加解密的安全性。

进一步地，本实用新型提供的嵌入式集成电路芯片中：

所述密钥写入模块未接收所述密钥，所述密钥写入模块与所述CPU之间导通；

所述密钥写入模块接收所述密钥，所述密钥写入模块与所述CPU之间截止。

进一步地，本实用新型提供的嵌入式集成电路芯片，还包括：

PMU电源管理电路、计数器、计时器、FLASH存储器、复位电路、时钟电路、RAM存储器、通讯协议、模拟ADC和IO端口电路。

进一步地，本实用新型提供的嵌入式集成电路芯片中：

所述集成电路芯片包括MCU芯片、ASIC芯片或MPU芯片。

本实用新型提供一种嵌入式集成电路芯片，至少包括以下一项技术效果：

(1)通过一块集成电路芯片实现简易的加解密功能，满足简单加解密的场景中仅通过一块集成芯片即可实现加解密效果，避免直接连接安全芯片造成的成本过高且造成功能浪费的问题，降低嵌入式集成电路芯片的成本。；

(2)通过一块集成电路芯片实现简易的加解密功能，满足简单加解密的场景中仅通过一块集成芯片即可实现加解密效果，避免直接连接安全芯片造成的成本过高且造成功能浪费的问题，降低嵌入式集成电路芯片的成本。；

(3)在密钥存储模块与加解密模块之间设置单向连接的专用线路，使密钥存储模块中的密钥不可读出，提高嵌入式集成电路芯片加解密的安全性；

(4)实现密钥写入模块写入密钥的过程，只能写入一次，写入之后不可改写，提高嵌入式集成电路芯片加解密的安全性；

(5)存储在该电路的密钥不可实读出，提高嵌入式集成电路芯片加解密的安全性；

(6)采用数控集成的方法可以大幅降低芯片的体积，适用于小型智能设备等空间有限的应用场景。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一种嵌入式集成电路芯片的示例图。

图中标号：CPU10、密钥写入模块20、加解密模块30和密钥存储模块40。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中，省略对众所周知的模块、电路以及芯片的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所述描述特征、整体、电路、器件和/或组件的存在，但并不排除一个或多个其他特征、整体、电路、器件和/或组件的存在或添加。

为使图面简洁，各图中只示意性地表示出了与本实用新型相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘出了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

实施例1

本实用新型的一个实施例，如图1所示，本实用新型提供一种嵌入式集成电路芯片，包括CPU10、密钥写入模块20、加解密模块30和密钥存储模块40。

其中密钥写入模块20与CPU10通过通讯总线连接，加解密模块30与密钥写入模块20连接，并与CPU10之间通过通讯总线双向连接。

密钥存储模块40连接于密钥写入模块20和加解密模块30之间，用于存储密钥写入模块写入的密钥，以及向加解密模块30加载密钥。

具体地，CPU10、密钥写入模块20、加解密模块30和密钥存储模块40集成于集成电路芯片。

加解密模块30包括DES加解密数控电路或AES加解密数控电路等等。

加解密模块30运行时所加载的密钥，不可读出

本实用新型针对智能设备的密码轻量需求场景，比如智能家居控制前的认证过程，电子烟烟杆与烟嘴的匹配认证过程，门禁卡、园区卡、公交卡等无需复杂密码的认证过程。在这类对安全性要求不高的集成电路芯片使用场景中，如果采用集成电路芯片连接一个安全芯片实现安全认证，会使安全芯片中大量的安全验证功能浪费，且额外连接一个安全芯片会使成本大幅上升，在对成本敏感的使用领域会受到极大的限制。

采用本实用新型中的嵌入式集成电路芯片，在芯片上集成有功能简单的密钥写入模块20和加解密模块30，适用于日常使用中大部分应用场景。在芯片出厂时，通过密钥写入模块20输入密钥。芯片工作过程中，加解密模块30根据密钥对信息进行加密或解密。

密钥写入模块30与CPU10通过通讯总线单向连接，密钥写入模块30通过通讯总线单向接收CPU10发送的密钥，通过密钥写入模块与CPU之间的单向连接，使存储在该电路的密钥不可实读出。

可选地，密钥写入模块20未接收密钥，密钥写入模块20与CPU10之间导通。密钥写入模块20接收密钥，密钥写入模块20与CPU10之间截止。

进一步地，集成电路芯片中还集成有PMU电源管理电路、计数器、计时器、FLASH存储器、复位电路、时钟电路、RAM存储器、通讯协议、模拟ADC和IO端口电路。

FLASH存储器可以由MTP、OTP、ROM、EE等存储器代替。

通讯协议包括I2C、SPI和UART等等。

集成电路芯片包括MCU芯片、ASIC芯片或MPU芯片等等，包括任何带CPU形式的集成电路。

可选地，密钥存储模块40与密钥写入模块20单向连接，密钥从密钥写入模块20发送至密钥存储模块40。

可选地，密钥存储模块40与加解密模块30通过专用线路单向连接，密钥存储模块40与加解密模块30之间通讯线路仅允许密钥存储模块40将密钥单向加载至加解密模块30。

通过在加解密模块30和密钥存储模块40之间设置单向连接的专用线路，使密钥存储模块中40的密钥不可读出，提高嵌入式集成电路芯片加解密的安全性。

进一步地，密钥写入模块20未接收密钥，密钥写入模块20与密钥存储模块40之间导通。密钥写入模块20接收密钥，密钥写入模块20与密钥存储模块40之间截止。

本实施例中在嵌入式集成电路芯片中连接密钥存储模块40，使集成电路芯片在出厂时由密钥管理人员通过密钥写入模块20输入密钥，密钥写入模块20接收密钥后，密钥写入模块20与密钥存储模块40之间截止，实现密钥只能写入一次，写入之后不可改写。在集成电路芯片使用过程中，CPU10向加解密模块30发送数据，密钥存储模块40向加解密模块30加载密钥，实现加解密模块30对于数据的加解密处理，在这个过程中由于密钥存储模块40向加解密模块30加载密钥通过单向的专用线路，所以其他人员无法获取密钥。

具体地，CPU10、密钥写入模块20、加解密模块30和密钥存储模块40集成于集成电路芯片。芯片尺寸为2平方mm以内，密钥存储及加解密算法在芯片上的面积约为～0.06平方mm，采用数控集成的方法可以大幅降低芯片的体积，适用于小型智能设备等空间有限的应用场景。

本实用新型提供的嵌入式集成电路芯片通过集成密钥存储模块，实现密钥写入功能和密钥加解密功能的分离，使芯片出厂时将密钥写入，芯片使用时，芯片使用者无法获取密钥，仅需从密钥存储模块中加载密钥实现加解密，提高嵌入式集成电路芯片加解密的安全性。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的一种嵌入式集成电路芯片，可以通过其他的方式实现。例如，以上所描述的一种嵌入式集成电路芯片实施例仅仅是示意性的，例如，所述电路的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个电路可以结合或者可以集成到另一个电路，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的连接可以是通过一些接口，装置或单元的通讯连接或集成电路，可以是电性、机械或其他的形式。

所述作为分离部件说明的电路可以是或者也可以不是物理上分开的，作为电路显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个芯片结构上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能电路可能集成在一个处理电路中，也可以是各个电路单独物理存在，也可以两个或两个以上单元集成在一个电路中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

应当说明的是，以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (8)

1.一种嵌入式集成电路芯片，其特征在于，包括：

CPU；

密钥写入模块，与所述CPU通过通讯总线连接，用于写入密钥；

加解密模块，与所述密钥写入模块连接，并与所述CPU之间通过所述通讯总线双向连接，所述加解密模块包括DES加解密数控电路或AES加解密数控电路；

密钥存储模块，连接于所述密钥写入模块和所述加解密模块之间，用于存储所述密钥写入模块写入的所述密钥，以及向所述加解密模块加载所述密钥；

所述CPU、所述密钥存储模块、所述密钥写入模块和所述加解密模块集成于集成电路芯片。

2.根据权利要求1所述的一种嵌入式集成电路芯片，其特征在于：

所述密钥存储模块与所述加解密模块单向连接，所述密钥存储模块将所述密钥单向加载至所述加解密模块。

3.根据权利要求1所述的一种嵌入式集成电路芯片，其特征在于：

所述密钥存储模块与所述密钥写入模块单向连接，所述密钥从所述密钥写入模块发送至所述密钥存储模块。

4.根据权利要求1所述的一种嵌入式集成电路芯片，其特征在于：

所述密钥写入模块未接收所述密钥，所述密钥写入模块与所述密钥存储模块之间导通；

所述密钥写入模块接收所述密钥，所述密钥写入模块与所述密钥存储模块之间截止。

5.根据权利要求1所述的一种嵌入式集成电路芯片，其特征在于：

所述密钥写入模块与所述CPU通过所述通讯总线单向连接，所述密钥写入模块通过所述通讯总线单向接收所述CPU发送的所述密钥。

6.根据权利要求1所述的一种嵌入式集成电路芯片，其特征在于：

所述密钥写入模块未接收所述密钥，所述密钥写入模块与所述CPU之间导通；

所述密钥写入模块接收所述密钥，所述密钥写入模块与所述CPU之间截止。

7.根据权利要求1所述的一种嵌入式集成电路芯片，其特征在于，还包括：

PMU电源管理电路、计数器、计时器、FLASH存储器、复位电路、时钟电路、RAM存储器、通讯协议、模拟ADC和IO端口电路。

8.根据权利要求1～7中任意一项所述的一种嵌入式集成电路芯片，其特征在于：

所述集成电路芯片包括MCU芯片、ASIC芯片或MPU芯片。

Images