CN216625708U - 一种负载开关电路 - Google Patents

Abstract

本实用新型实施例提供一种负载开关电路，包括：控制器、开关控制电路和放电电路；开关控制电路的电源输入端连接供电电源，控制端连接控制器；所述控制器的输入端连接所述供电电源；开关控制电路的第一输出端连接负载，第二输出端连接所述放电电路；所述负载通过所述放电电路接地；当所述供电电源下电时，所述控制器下电则所述控制端为低电平，所述开关控制电路的第二输出端为高电平，所述负载通过所述放电电路进行放电。本实施例在掉电或关闭电源后，对负载电容的余电进行自动放电。

Description

一种负载开关电路

技术领域

本实用新型涉及电路保护领域，尤其涉及一种负载开关电路。

背景技术

通讯模块，功放等负载在使用时，需要的电流值是变化的，需要在芯片的电源输入端增加大容量的电容，来维持电流突变时电压的稳定。

带有大电容的电路会带来另外一个问题：在电源掉电或者开关断开时，由于电容上的余电无法快速的释放，造成电源跌落很慢，有的需要十几秒才能跌落到低值。如果电源下电不充分再快速上电，很可能就会造成负载还没有掉电复位，就被上电，造成电路工作异常。

实用新型内容

本实用新型的目的在于提供一种负载开关电路，以在掉电或关闭电源后，对负载电容的余电进行自动放电。

为了实现上述目的，本实用新型采用以下技术方案：

一种负载开关电路，包括：控制器、开关控制电路和放电电路；

开关控制电路的电源输入端连接供电电源，控制端连接控制器；所述控制器的输入端连接所述供电电源；

所述开关控制电路的第一输出端连接负载，第二输出端连接所述放电电路；所述负载通过所述放电电路接地；

当所述供电电源上电时，所述控制器上电并向所述控制端输入高电平，所述开关控制电路的第一输出端为高电平，所述供电电源为所述负载供电；

当所述供电电源下电时，所述控制器下电则所述控制端为低电平，所述开关控制电路的第二输出端为高电平，所述负载通过所述放电电路进行放电。

可选的，所述开关控制电路包括NPN三极管Q1，增强型PMOS管Q2，增强型NMOS管Q3和PNP三极管Q4；

其中，所述NPN三极管Q1的基极作为所述控制端连接所述控制器，发射极接地，所述集电极连接所述增强型PMOS管Q2的栅极；

所述增强型PMOS管Q2的源极作为所述电源输入端连接供电电源，漏极连接所述增强型NMOS管Q3的源极；

所述增强型NMOS管Q3的栅极通过逻辑同相电路连接所述增强型PMOS管Q2的漏极，所述增强型NMOS管Q3的源极连接所述增强型PMOS管Q2的漏极，所述增强型NMOS管Q3的漏极作为所述第一输出端连接所述负载；

所述PNP三极管Q4的发射极连接所述增强型NMOS管Q3的漏极，基极连接所述增强型NMOS管Q3的源极，集电极作为所述第二输出端分别连接所述放电电路和电阻R1，所述电阻R1的另一端接地；

其中，所述逻辑同相电路输入高电平则输出高电平，且输出电压大于输入电压；输入低电平则输出端为低电平。

可选的，所述PNP三极管Q4的基极通过电阻R2连接所述增强型NMOS管Q3的源极。

可选的，所述逻辑同相电路包括PNP三极管Q5和NPN三极管Q6；

所述PNP三极管Q5的发射极连接系统电源，基极连接NPN三极管Q6的集电极，集电极连接所述增强型NMOS管Q3的栅极；

所述NPN三极管Q6的基极连接所述增强型PMOS管Q2的漏极，发射极接地；

其中，所述系统电源的电压大于所述供电电源的电压。

可选的，所述PNP三极管Q5的集电极还连接电阻R3；

所述电阻R3的另一端接地。

可选的，所述电路还包括放电回路过流保护电路，所述放电回路过流保护电路包括串联连接的电阻R4和电容C1；

所述电阻R4的另一端连接所述放电电路，所述电容C1的另一端接地。

可选的，所述放电电路包括增强型NMOS管Q7和电阻R5；

所述增强型NMOS管Q7的漏极连接所述负载，栅极连接所述PNP三极管Q4的集电极，源极连接所述电阻R5；

所述电阻R5的另一端接地。

可选的，所述增强型PMOS管Q2的漏极和栅极之间串联电容C2。

可选的，所述增强型PMOS管Q2的栅极通过电阻R6连接所述供电电源。

可选的，所述增强型PMOS管Q2的栅极通过电阻R7连接所述NPN三极管Q1的集电极

本实用新型提供了一种负载开关电路，采用供电电源同时为开关控制电路和控制器供电，从而通过控制器在供电电源上下电时，输出高低电平，从而控制开关控制电路输出高低电平。开关控制电路有两个输出端，一端控制供电电源为负载供电，另一端控制放电电路对负载进行放电，从而在供电电源上电时，自动为负载供电；在供电电源下电后，自动为负载放电。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种负载开关电路的结构示意图；

图2是本实用新型实施例提供的另一种负载开关电路的电路图；

图3是本发明实施例提供的逻辑同相电路的电路图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将对本实用新型的技术方案进行清楚、完整的描述。显然，所描述的实施例仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施例，都属于本实用新型所保护的范围。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

图1是本实用新型实施例提供的一种负载开关电路的结构示意图，适用于车机系统。具体的，该负载开关电路包括：控制器、开关控制电路和放电电路。其中，控制器可以是微控制单元(Microcontroller Unit，MCU)，开关控制电路包括电源输入端、控制端、第一输出端和第二输出端。

开关控制电路的电源输入端连接供电电源，控制端连接控制器；所述控制器的输入端连接所述供电电源。其中，车机系统的系统电源电压(大概9～16V)比较高，不适合为负载供电，经过降压电路后得到供电电源。由此可知，系统电源的电压大于所述供电电源的电压。

由于供电电源同时也为控制器供电，当供电电源上电时，控制器上电、启动、运行预先写入的输出逻辑，从而输出高电平；相反，当所述供电电源下电(由于断电或掉电导致)时控制器失去电源，控制器下电则控制端为低电平。

开关控制电路的第一输出端连接负载，第二输出端连接放电电路。开关控制电路作为供电电源与负载之间的电流通路，在控制端为高电平时，开关控制电路导通，第一输出端为高电平，第二输出端为低电平。放电电路在低电平作用下断开，从而供电电源通过第一输出端为负载供电。

反之，在控制端为低电平时，开关控制电路断开，第一输出端为低电平；同时，第二输出端为高电平。放电电路在高电平作用下导通，且由于负载通过所述放电电路接地，则负载中的电容通过放电电路实现放电。

本实用新型提供了一种负载开关电路，采用供电电源同时为开关控制电路和控制器供电，从而通过控制器在供电电源上下电时，输出高低电平，从而控制开关控制电路输出高低电平。开关控制电路有两个输出端，一端控制供电电源为负载供电，另一端控制放电电路对负载进行放电，从而在供电电源上电时，自动为负载供电；在供电电源下电后，自动为负载放电。

图2是本实用新型实施例提供的另一种负载开关电路的电路图，本实施例对开关控制电路和放电电路的结构进行细化。

参见图2，开关控制电路包括NPN(Negative-Positive-Negative，负正负型)三极管Q1，增强型PMOS(Positive-channel Metal Oxide Semiconductor，P沟道金属氧化物半导体)管Q2，增强型NMOS(Negative-channel Metal Oxide Semiconductor，N沟道金属氧化物半导体)管Q3和PNP(Positive-Negative-Positive，正负正型)三极管Q4。

NPN三极管Q1的基极(base)作为所述控制端(用SWITCH_EN表示)连接控制器，发射极(emitter)接地，所述集电极(collector)连接所述增强型PMOS管Q2的栅极(gate)。增强型PMOS管Q2的源极(source)作为所述电源输入端连接供电电源(用VIN_LOW表示)，漏极(drain)连接所述增强型NMOS管Q3的源极。图2中栅极用符号G表示，源极用符号S表示，漏极用符号D表示。增强型NMOS管Q3的栅极(用VBAT_OUT表示)通过逻辑同相电路连接所述增强型PMOS管Q2的漏极(用VBOOST_EN表示)，所述增强型NMOS管Q3的源极连接所述增强型PMOS管Q2的漏极，所述增强型NMOS管Q3的漏极作为所述第一输出端(用VOUT_LOW表示)连接所述负载。PNP三极管Q4的发射极连接所述增强型NMOS管Q3的漏极，基极连接所述增强型NMOS管Q3的源极，集电极作为所述第二输出端分别连接所述放电电路和电阻R1，所述电阻R1的另一端接地。

其中，逻辑同相电路的输出电平与输入同相，也就是输入高电平输出高电平，且输出电压大于输入电压；或者，输入低电平则输出端为低电平。本实施例对逻辑同相电路的结构不作限定。

在NPN三极管Q1的基极为高电平时，NPN三极管Q1导通，增强型PMOS管Q2的栅极为低电平，vGS小于开启电压，增强型PMOS管Q2导通。增强型NMOS管Q3由于体二极管的存在，默认上电后是导通的。而且，增强型NMOS管Q3的源极(也是增强型PMOS管Q2的漏极)为供电电源电压，即高电平。由于逻辑同相电路的输出电压大于输入电压，则增强型NMOS管Q3的栅极电压大于源极电压，导致vGS大于开启电压，则减小增强型NMOS管Q3导通的阻抗，起到防反作用。增强型NMOS管Q3的漏极为高电平，进而，PNP三极管Q4的发射极也是高电平，PNP三极管Q4的基极通过电阻R2连接所述增强型NMOS管Q3的源极，而发射极直接连接增强型NMOS管Q3的漏极，PNP三极管Q4的发射极与基极之间的电压小于PN结(Positive-NegativeJunction)的导通电压，基极电流为零，集电极电流和发射极电流都为零，PNP三极管Q4断开，从而放电电路不导通。

反之，NPN三极管Q1的基极为低电平时，NPN三极管Q1不导通，增强型PMOS管Q2的栅极为高电平，vGS大于开启电压，增强型PMOS管Q2截止。增强型NMOS管Q3由于体二极管的存在，默认上电后是导通的。PNP三极管Q4的基极也是低电平。由于在刚下电时，负载放电缓慢，增强型NMOS管Q3的漏极(也是PNP三极管Q4的发射极)为高电平，发射结的电压大于PN结的导通电压，并当基极电流增大到一定程度时，PNP三极管Q4导通，从而与放电电路导通。

参见图2，放电电路包括：增强型NMOS管Q7和电阻R5；其中，增强型NMOS管Q7的漏极连接负载，栅极连接所述PNP三极管Q4的集电极，源极连接所述电阻R5；电阻R5的另一端接地。

PNP三极管Q4导通后，增强型NMOS管Q7的栅极为高电平，vGS大于开启电压，增强型NMOS管Q7导通，负载中的电容通过增强型NMOS管Q7和电阻R5进行放电。为了防止增强型NMOS管Q7过流，负载开关电路还包括放电回路过流保护电路，包括串联连接的电阻R4和电容C1；电阻R4的另一端连接所述放电电路，电容C1的另一端接地。电阻R4和电容C1能减缓增强型NMOS管Q7导通的时间，防止过流。

可选的，参见图2，增强型PMOS管Q2的漏极和栅极之间串联电容C2，电容C2能减缓增强型PMOS管Q2导通的时间，防止过流。

增强型PMOS管Q2的栅极通过电阻R6连接所述供电电源。增强型PMOS管Q2的栅极通过电阻R7连接所述NPN三极管Q1的集电极。

图3是本发明实施例提供的逻辑同相电路的电路图。该逻辑同相电路包括PNP三极管Q5和NPN三极管Q6。

其中，PNP三极管Q5的发射极连接系统电源(用VBAT_IN表示)，基极连接NPN三极管Q6的集电极，集电极连接所述增强型NMOS管Q3的栅极；NPN三极管Q6的基极连接所述增强型PMOS管Q2的漏极，发射极接地；所述PNP三极管Q5的集电极还连接电阻R3；所述电阻R3的另一端接地。

其中，系统电源的电压大于所述供电电源的电压。

当增强型PMOS管Q2的漏极为高电平(即输入为供电电源的电压)时，NPN三极管Q6导通，PNP三极管Q5的基极接地，发射极为高电平，则PNP三极管Q5导通，输出为系统电源的电压。

当增强型PMOS管Q2的漏极为低电平(即输入为低电平)时，NPN三极管Q6截止，PNP三极管Q5的发射结电压小于PN结的导通电压，基极电流为零，集电极电流和发射极电流都为零，PNP三极管Q5截止，增强型NMOS管Q3的栅极通过电阻R3接地，为低电平。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案。

Claims (10)

1.一种负载开关电路，其特征在于，包括：控制器、开关控制电路和放电电路；

开关控制电路的电源输入端连接供电电源，控制端连接控制器；所述控制器的输入端连接所述供电电源；

所述开关控制电路的第一输出端连接负载，第二输出端连接所述放电电路；所述负载通过所述放电电路接地；

当所述供电电源上电时，所述控制器上电并向所述控制端输入高电平，所述开关控制电路的第一输出端为高电平，所述供电电源为所述负载供电；

当所述供电电源下电时，所述控制器下电则所述控制端为低电平，所述开关控制电路的第二输出端为高电平，所述负载通过所述放电电路进行放电。

2.根据权利要求1所述的电路，其特征在于，所述开关控制电路包括NPN三极管Q1，增强型PMOS管Q2，增强型NMOS管Q3和PNP三极管Q4；

其中，所述NPN三极管Q1的基极作为所述控制端连接所述控制器，发射极接地，集电极连接所述增强型PMOS管Q2的栅极；

所述增强型PMOS管Q2的源极作为所述电源输入端连接供电电源，漏极连接所述增强型NMOS管Q3的源极；

所述增强型NMOS管Q3的栅极通过逻辑同相电路连接所述增强型PMOS管Q2的漏极，所述增强型NMOS管Q3的源极连接所述增强型PMOS管Q2的漏极，所述增强型NMOS管Q3的漏极作为所述第一输出端连接所述负载；

所述PNP三极管Q4的发射极连接所述增强型NMOS管Q3的漏极，基极连接所述增强型NMOS管Q3的源极，集电极作为所述第二输出端分别连接所述放电电路和电阻R1，所述电阻R1的另一端接地；

其中，所述逻辑同相电路输入高电平则输出高电平，且输出电压大于输入电压；输入低电平则输出端为低电平。

3.根据权利要求2所述的电路，其特征在于，所述PNP三极管Q4的基极通过电阻R2连接所述增强型NMOS管Q3的源极。

4.根据权利要求2所述的电路，其特征在于，所述逻辑同相电路包括PNP三极管Q5和NPN三极管Q6；

所述PNP三极管Q5的发射极连接系统电源，基极连接NPN三极管Q6的集电极，集电极连接所述增强型NMOS管Q3的栅极；

所述NPN三极管Q6的基极连接所述增强型PMOS管Q2的漏极，发射极接地；

其中，所述系统电源的电压大于所述供电电源的电压。

5.根据权利要求4所述的电路，其特征在于，所述PNP三极管Q5的集电极还连接电阻R3；

所述电阻R3的另一端接地。

6.根据权利要求2所述的电路，其特征在于，所述电路还包括放电回路过流保护电路，所述放电回路过流保护电路包括串联连接的电阻R4和电容C1；

所述电阻R4的另一端连接所述放电电路，所述电容C1的另一端接地。

7.根据权利要求2-6任一项所述的电路，其特征在于，所述放电电路包括增强型NMOS管Q7和电阻R5；

所述增强型NMOS管Q7的漏极连接所述负载，栅极连接所述PNP三极管Q4的集电极，源极连接所述电阻R5；

所述电阻R5的另一端接地。

8.根据权利要求2-6任一项所述的电路，其特征在于，所述增强型PMOS管Q2的漏极和栅极之间串联电容C2。

9.根据权利要求2-6任一项所述的电路，其特征在于，所述增强型PMOS管Q2的栅极通过电阻R6连接所述供电电源。

10.根据权利要求2-6任一项所述的电路，其特征在于，所述增强型PMOS管Q2的栅极通过电阻R7连接所述NPN三极管Q1的集电极。

Images