CN216599413U - 抑制共模干扰的电路和系统 - Google Patents

Abstract

本实用新型公开了一种抑制共模干扰的电路和系统，涉及电力电子技术领域。该电路包括：采样电路；注入电路；以及控制器，分别与采样电路和注入电路电连接，其中，采样电路将采集的机壳与控制器接地端之间的寄生电容的共模干扰信号输入至控制器，控制器触发注入电路向机壳注入调节信号，以抑制共模干扰信号。通过采样电路、控制器和注入电路相互配合，向机壳注入调节信号，能够减少共模干扰，提高了设备的电磁性能。

Description

抑制共模干扰的电路和系统

技术领域

本实用新型涉及电力电子技术领域，尤其涉及一种抑制共模干扰的电路和系统。

背景技术

随着电力电子技术以及电子信息产业的发展，各种各样的电力电子设备越来越多地进入到人们的生活和生产中，例如，已经大范围使用在冰箱、洗衣机和空调等家电领域。

开关功率变换器由于重量小、体积轻、效率高、性能稳定等优点，在电源中得到快速发展和广泛应用。但其高频开、关工作特性，会产生大量的EMI(Electromagneticinterference，电磁干扰)，严重污染周围电磁环境和电源系统，这不仅会使变换电路自身的可靠性降低，而且使电网及邻近设备运行质量受到影响。

发明内容

本实用新型要解决的一个技术问题是，提供一种抑制共模干扰的电路和系统，能够提高设备电磁性能。

根据本实用新型一方面，提出一种抑制共模干扰的电路，包括：采样电路；注入电路；以及控制器，分别与采样电路和注入电路电连接，其中，采样电路将采集的机壳与控制器接地端之间的寄生电容的共模干扰信号输入至控制器，控制器触发注入电路向机壳注入调节信号，以抑制共模干扰信号。

在一些实施例中，在共模干扰信号为负信号的情况下，调节信号为正电压信号；以及在共模干扰信号为正信号的情况下，调节信号为小于共模干扰信号的电压信号。

在一些实施例中，采样电路包括：第一电容，第一电容的第一端与机壳连接；第一电阻，第一电阻的第一端与第一电容的第二端连接，第一电阻的第二端与控制器的模数转换接口连接；第二电容，第二电容的第一端与第一电阻的第二端连接，第二电容的第二端与控制器接地端连接；以及第一开关，第一开关的控制端与控制器的第一控制端连接，第一开关的第一端与第一电阻的第二端连接，第一开关的第二端与控制器接地端连接。

在一些实施例中，注入电路包括：第三电容，第三电容的第一端与机壳连接；第二开关，第二开关的控制端与控制器的第二控制端连接，第二开关的第一端与电压端连接，第二开关的第二端与第三电容的第二端连接；第三开关，第三开关的控制端与控制器的第三控制端连接，第三开关的第一端与第三电容的第二端连接；第四开关，第四开关的控制端与控制器的第四控制端连接，第四开关的第一端与第三开关的第二端连接，第四开关的第二端与控制器接地端连接。

在一些实施例中，在共模干扰信号为负信号的情况下，控制器触发第二开关导通，触发第三开关和第四开关关断；以及在共模干扰信号为正信号的情况下，控制器触发第二开关关断，触发第三开关和第四开关导通。

在一些实施例中，第一开关为绝缘栅双极型晶体管IGBT或金属-氧化物半导体场效应晶体管MOSFET。

在一些实施例中，第二开关、第三开关和第四开关为绝缘栅双极型晶体管IGBT或金属-氧化物半导体场效应晶体管MOSFET。

根据本实用新型的另一方面，还提出一种抑制共模干扰的系统，包括：上述的抑制共模干扰的电路。

在一些实施例中，该系统还包括：机壳，分别与抑制共模干扰的电路中的采样电路和注入电路连接；以及功率电路，一端通过寄生电容与机壳连接，另外一端与抑制共模干扰的电路中的控制器连接。

在一些实施例中，该系统还包括：滤波器，与功率电路连接。

本实用新型实施例中，通过采样电路、控制器和注入电路相互配合，向机壳注入调节信号，能够减少共模干扰，提高了设备的电磁性能。

通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本实用新型的实施例，并且连同说明书一起用于解释本实用新型的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本实用新型，其中：

图1为本实用新型的抑制共模干扰的电路的一些实施例的结构示意图。

图2为本实用新型的抑制共模干扰的电路的另一些实施例的结构示意图。

图3为本实用新型的抑制共模干扰的电路的另一些实施例的结构示意图。

图4为本实用新型的抑制共模干扰的电路的另一些实施例的结构示意图。

图5为本实用新型的抑制共模干扰的系统的一些实施例的结构示意图。

具体实施方式

现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。

为了保证良好的电磁环境，世界各国政府及相关机构都制定了一系列电磁兼容的标准，规定了电气设备产生的电磁干扰限额和电气设备的电磁抗扰度。目前，国际上最具影响力的电磁兼容机构是国际电工委员会(IEC)设立的电磁兼容技术委员会(TC77)和无线电干扰特别委员会(CISPR)，世界各国或地区设立的电磁兼容标准，均是在这两个机构制定的标准上结合本国或本地区情况进行一定的修改而来。例如欧盟标准EN55022，美国的FCC15标准，以及我国的GB9254标准等等。

为了保证系统的可靠运行，对电力电子装置产生的电磁干扰加以抑制，将电磁干扰值限制在标准规定的范围内。对于如何减小功率变换器的EMI问题，国内外学者进行了大量的研究，各种抑制措施本质上都是从电磁干扰的三要素即干扰源、耦合途径、或敏感设备入手。例如从干扰源出发的软开关技术，从噪声耦合途径出发的屏蔽技术，除此之外，还包括反相消除技术，以及在工程上应用频繁的抖频技术等等。

本实用新型从抑制干扰源入手，提供一种抑制共模干扰的方案，能够减少共模干扰信号，提高设备电磁性能，降低设备噪声，提高用户体验，减小设备体积，降低电路成本。

图1为本实用新型的抑制共模干扰的电路的一些实施例的结构示意图。该电路包括采样电路1、控制器2和注入电路3，其中，控制器2分别与采样电路1和注入电路3电连接。

采样电路1采集机壳与控制器接地端之间的寄生电容的共模干扰信号。控制器2根据采样电路1采集的共模干扰信号，向注入电路3输出控制信号。注入电路3根据控制器2输出的控制信号，向机壳注入调节信号，以抑制共模干扰信号。

在一些实施例中，如图2所示，在功率电路5开通或者关断时，寄生电容C4上感应生成共模干扰信号，本实用新型通过采样电路1、控制器2和注入电路3相互配合，消除或减弱该共模干扰，以提高电磁性能。

在本实用新型的一些实施例中，采样电路1包括第一电容C1、第一电阻R、第二电容C2和第一开关Q1。第一电容C1的第一端与机壳4连接；第一电阻R的第一端与第一电容C1的第二端连接，第一电阻R的第二端与控制器2的ADC(Analogue-to-Digital Conversion，模数转换)接口连接；第二电容C2的第一端与第一电阻R的第二端连接，第二电容C2的第二端与控制器接地端GND1连接；第一开关Q1的控制端与控制器2的第一控制端SESET连接，第一开关Q1的第一端与第一电阻R的第二端连接，第一开关Q1的第二端与控制器接地端GND2连接。

在一些实施例中，第一电容C1为Y电容，用于采集寄生电容C4上产生的共模干扰信号。第一电阻R和第二电容C2组成RC滤波电路，控制采样信号的干扰频率段，防止高频信号进入到控制器2。第一开关Q1为IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)等开关元器件，由控制器2控制。第一开关Q1关断时，采样信号传输到控制器2的ADC引脚。第一开关Q1导通时，采样信号流入控制器接地端GND2，用于清除上一次采样的残留信号，保证下一次采样的准确性。

在本实用新型的一些实施例中，注入电路3包括第三电容C3、第二开关Q2、第三开关Q3和第四开关Q4，其中，第二开关Q2、第三开关Q3和第四开关Q4为IGBT、MOSFET等开关元器件，由控制器2控制。第三电容C3的第一端与机壳4连接；第二开关Q2的控制端与控制器2的第二控制端PU连接，第二开关Q2的第一端与电压端Vcc连接，第二开关Q2的第二端与第三电容C3的第二端连接；第三开关Q3的控制端与控制器2的第三控制端PD_LEVEL连接，第三开关Q3的第一端与第三电容C3的第二端连接；第四开关Q4的控制端与控制器2的第四控制端PD连接，第四开关Q4的第一端与第三开关Q3的第二端连接，第四开关Q4的第二端与控制器接地端GND3连接，其中，第三开关Q3工作在线性区，控制输入到机壳4的电流大小，控制器2的第三控制端PD_LEVEL向第三开关Q3输出对应的模拟电压值，第四开关Q4工作在开关区。

在一些实施例中，第三电容C3为Y电容，向机壳4注入调节信号。如图3所示，第二开关Q2导通时，第三开关Q3和第四开关Q4关断，机壳4被注入正电压。如图4所示，第三开关Q3和第四开关Q4导通时，第二开关Q2关断，控制器2内部输出一个小于共模干扰信号的电压值，形成由机壳4向控制器接地端的泄放回路。

在本实用新型的一些实施例中，控制器2为PLC、集成电路、相关部件等组成的具体的硬件装置，包括第一控制端SESET、第二控制端PU、第三控制端PD_LEVEL、第四控制端PD和ADC接口。控制器2通过ADC接口接收采样电路信号，判断采样信号的正负和大小，以生成PWM控制信号。第一控制端SESET、第二控制端PU、第三控制端PD_LEVEL、第四控制端PD分别控制第一开关Q1、第二开关Q2、第三开关Q3和第四开关Q4的开通和关断。控制器2还包括第五控制端PP，用于控制功率电路5的开通和关断。

在一些实施例中，控制器2为触发器，通过各个端口输出PWM波，来触发各个开关和功率电路的通断。

在一些实施例中，在共模干扰信号为负信号的情况下，控制器2通过注入电路3向机壳4补偿正电压信号，在共模干扰信号为正信号的情况下，控制器2通过注入电路3向机壳4输入小于共模干扰信号的电压信号。例如，在共模干扰信号为负信号的情况下，触发第二开关Q2导通，触发第三开关Q3和第四开关Q4关断，向机壳4补偿正电压信号。在共模干扰信号为正信号的情况下，触发第二开关Q2关断，触发第三开关Q3和第四开关Q4导通，向机壳4输入小于共模干扰信号的电压信号，形成泄放回路。

在上述实施例中，利用采样电路、注入电路和控制器相互配合，构成有源滤波电路，通过对采集到的共模干扰信号进行补偿，减小了共模干扰信号，提高了设备的电磁性能。另外，本实用新型对输入到控制器的信号进行滤波，降低了设备噪声，改善了用户体验。本实用新型结构简单，减小了设备体积，进而降低了设备成本。

图5为本实用新型的抑制共模干扰的系统的一些实施例的结构示意图。该系统包括上述的抑制共模干扰的电路。

在一些实施例中，该系统还包括机壳4和功率电路5，机壳4分别与采样电路1和注入电路3连接，功率电路5一端通过寄生电容C4与机壳4连接，另外一端与控制器2连接。

在一些实施例中，该系统还包括滤波器6，与功率电路5连接。滤波器6为无源滤波器，对输入到功率电路5的信号进行滤波。该系统通过无源滤波器和有源滤波器相互配合对系统内的干扰频率段的信号进行滤除，能够进一步降低设备噪声，改善用户体验。

至此，已经详细描述了本实用新型。为了避免遮蔽本实用新型的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。

虽然已经通过示例对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。

Claims (10)

1.一种抑制共模干扰的电路，其特征在于，包括：

采样电路；

注入电路；以及

控制器，分别与所述采样电路和所述注入电路电连接，其中，

所述采样电路将采集的机壳与控制器接地端之间的寄生电容的共模干扰信号输入至所述控制器，所述控制器触发所述注入电路向所述机壳注入调节信号，以抑制所述共模干扰信号。

2.根据权利要求1所述的电路，其特征在于，

在所述共模干扰信号为负信号的情况下，所述调节信号为正电压信号；以及

在所述共模干扰信号为正信号的情况下，所述调节信号为小于所述共模干扰信号的电压信号。

3.根据权利要求1或2所述的电路，其特征在于，所述采样电路包括：

第一电容，所述第一电容的第一端与所述机壳连接；

第一电阻，所述第一电阻的第一端与所述第一电容的第二端连接，所述第一电阻的第二端与所述控制器的模数转换接口连接；

第二电容，所述第二电容的第一端与所述第一电阻的第二端连接，所述第二电容的第二端与所述控制器接地端连接；以及

第一开关，所述第一开关的控制端与所述控制器的第一控制端连接，所述第一开关的第一端与所述第一电阻的第二端连接，所述第一开关的第二端与所述控制器接地端连接。

4.根据权利要求1或2所述的电路，其特征在于，所述注入电路包括：

第三电容，所述第三电容的第一端与所述机壳连接；

第二开关，所述第二开关的控制端与所述控制器的第二控制端连接，所述第二开关的第一端与电压端连接，所述第二开关的第二端与所述第三电容的第二端连接；

第三开关，所述第三开关的控制端与所述控制器的第三控制端连接，所述第三开关的第一端与所述第三电容的第二端连接；以及

第四开关，所述第四开关的控制端与所述控制器的第四控制端连接，所述第四开关的第一端与所述第三开关的第二端连接，所述第四开关的第二端与所述控制器接地端连接。

5.根据权利要求4所述的电路，其特征在于，

在所述共模干扰信号为负信号的情况下，所述控制器触发所述第二开关导通，触发所述第三开关和所述第四开关关断；以及

在所述共模干扰信号为正信号的情况下，所述控制器触发所述第二开关关断，触发所述第三开关和所述第四开关导通。

6.根据权利要求3所述的电路，其特征在于，

所述第一开关为绝缘栅双极型晶体管IGBT或金属-氧化物半导体场效应晶体管MOSFET。

7.根据权利要求4所述的电路，其特征在于，

所述第二开关、所述第三开关和所述第四开关为绝缘栅双极型晶体管IGBT或金属-氧化物半导体场效应晶体管MOSFET。

8.一种抑制共模干扰的系统，其特征在于，包括：

权利要求1至7任一所述的抑制共模干扰的电路。

9.根据权利要求8所述的系统，其特征在于，还包括：

机壳，分别与所述抑制共模干扰的电路中的采样电路和注入电路连接；以及

功率电路，一端通过寄生电容与所述机壳连接，另外一端与所述抑制共模干扰的电路中的控制器连接。

10.根据权利要求9所述的系统，其特征在于，还包括：

滤波器，与所述功率电路连接。

Images