CN216528353U - 一种多层电感版图结构 - Google Patents
一种多层电感版图结构 Download PDFInfo
- Publication number
- CN216528353U CN216528353U CN202123209538.8U CN202123209538U CN216528353U CN 216528353 U CN216528353 U CN 216528353U CN 202123209538 U CN202123209538 U CN 202123209538U CN 216528353 U CN216528353 U CN 216528353U
- Authority
- CN
- China
- Prior art keywords
- topmost metal
- metal wire
- metal line
- topmost
- layout structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种电感，尤其是一种多层电感版图结构，包括：最顶层金属线、次顶层金属线和若干连接通孔，所述最顶层金属线绝缘设置在所述次顶层金属线的上方，所述最顶层金属线和所述次顶层金属线均螺旋设置，且所述最顶层金属线与所述次顶层金属线相互交叠，所述连接通孔分别与所述最顶层金属线和所述次顶层金属线连接。最顶层金属线与次顶层金属线的交叠面积根据设定电路特定频率下的阻抗要求设置，调节电感版图结构中交叠区域面积，用于改善电感性能，使得电感在低频下成感性，高频下更快成容性。
Description
技术领域
本实用新型涉及一种电感，尤其是一种多层电感版图结构。
背景技术
电感是一种最基本也是必不可少的无源器件，主要应用于高频电子电路。它的应用范围很广，包括：谐振电路、滤波器电路、低相位噪声放大器电路、功率分配器和高频补偿电路。电路设计中，电感经常与电容放在一起，形成LC滤波电路，电感的功能为“通直流，阻交流”，电容反之。
目前最受关注的是硅基片上螺旋电感，考虑到软件便利性等问题，方形螺旋电感应用最多。但是现有的电感存在射频隔离不够的问题，导致天线效率低、信号丢失、射频噪声还会干扰电路中的其他元件。
实用新型内容
为解决上述问题，本实用新型提供一种使得电感在低频下成感性，高频下更快成容性，低频下电感的作用相当于扼流圈，且电感在高频下成容性的速度根据最顶层两种金属的交叠面积变化而变化，从而解决了射频隔离问题的一种多层电感版图结构，具体技术方案为：
一种多层电感版图结构，包括：最顶层金属线、次顶层金属线和若干连接通孔，所述最顶层金属线绝缘设置在所述次顶层金属线的上方，所述最顶层金属线和所述次顶层金属线均螺旋设置，且所述最顶层金属线与所述次顶层金属线相互交叠，所述连接通孔分别与所述最顶层金属线和所述次顶层金属线连接。
优选的，所述最顶层金属线和所述次顶层金属线的宽度和间距均相同。
其中，所述最顶层金属线的宽为7微米，间距为7微米；所述次顶层金属线的宽为7微米，间距为7微米。
优选的，所述最顶层金属线和所述次顶层金属线为八边形结构。
优选的，所述所述最顶层金属线和所述次顶层金属线的螺旋圈数不少于两个。
优选的，所述连接通孔设置在所述最顶层金属线和所述次顶层金属线的连接处。
优选的，所述最顶层金属线与所述次顶层金属线的交叠面积根据设定电路特定频率下的阻抗要求设置。
进一步的，所述最顶层金属线与所述次顶层金属线的交叠面积大于0，但最顶层金属线与次顶层金属线不完全重叠。
其中，所述最顶层金属线与所述次顶层金属线的交叠面积为所述最顶层金属线面积的1/2。
与现有技术相比本实用新型具有以下有益效果：
(1)在低频下将电感做扼流圈用，用电感解决了射频隔离的问题。
(2)通过将最顶层和次顶层两种金属交错交叠，使得电感在高频下更快成容性。
(3)通过将最顶层和次顶层两种金属交错重叠，且根据交叠面积不同，电感在高频下成容性的速度也不同。
附图说明
图1是实施例一的结构示意图；
图2是实施例一的史密斯圆图的仿真图
图3是实施例二的结构示意图；
图4是实施例二的史密斯圆图的仿真图。
具体实施方式
现结合附图对本实用新型作进一步说明。
实施例一
如图1和图2所示，一种多层电感版图结构，包括最顶层金属线11、次顶层金属线21和若干连接通孔31，最顶层金属线11绝缘设置在次顶层金属线21的上方，最顶层金属线11和次顶层金属线21均螺旋设置，且设有五圈，最顶层金属线11和次顶层金属线21为八边形结构，最顶层金属线11和次顶层金属线21的宽度和间距均相同，最顶层金属线11与次顶层金属线21相互交叠，交叠的面积大于0但不完全重叠；连接通孔31设置在最顶层金属线11和次顶层金属线21的连接处。电感的两端连接电路中其他器件的两个端口。
电感采用常规的CMOS工艺，其中最顶层金属线11的线宽为7微米，间距为7微米，颜色为粉色，次顶层金属线21的线宽为7微米，间距为7微米，颜色为黑色。
实施例二
如图3和图4所示，本实施例与实施一的不同之处在于，最顶层金属线11与次顶层金属线21的交叠面积为最顶层金属线11面积的1/2。
利用Cadence Spectre工具对传统的八边形电感的版图、改进的电感版图和最顶层两种金属交叠面积为1/2的电感的版图进行仿真，通过仿真得到各个电感的史密斯圆图，如图2和图4的仿真图可知，在低频下改进电感的作用相当于扼流圈，在高频下，改进电感更快成容性，根据两种金属交叠面积不同，在高频下成容性的速度也不同。
最顶层金属线11与次顶层金属线21的交叠宽度或交叠面积根据设定电路特定频率下的阻抗要求设置。
一种多层电感版图结构基于常规CMOS工艺制造，最顶层金属线与次顶层金属线的交叠面积根据设定电路特定频率下的阻抗要求设置，调节电感版图结构中交叠区域面积，用于改善电感性能，使得电感在低频下成感性，高频下更快成容性。
以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型权利要求的保护范围之内。
Claims (9)
1.一种多层电感版图结构，其特征在于，包括：
最顶层金属线、次顶层金属线和若干连接通孔，所述最顶层金属线绝缘设置在所述次顶层金属线的上方，所述最顶层金属线和所述次顶层金属线均螺旋设置，且所述最顶层金属线与所述次顶层金属线相互交叠，所述连接通孔分别与所述最顶层金属线和所述次顶层金属线连接。
2.根据权利要求1所述的一种多层电感版图结构，其特征在于，所述最顶层金属线和所述次顶层金属线的宽度和间距均相同。
3.根据权利要求2所述的一种多层电感版图结构，其特征在于，所述最顶层金属线的宽为7微米，间距为7微米；所述次顶层金属线的宽为7微米，间距为7微米。
4.根据权利要求1所述的一种多层电感版图结构，其特征在于，所述最顶层金属线和所述次顶层金属线为八边形结构。
5.根据权利要求1所述的一种多层电感版图结构，其特征在于，所述连接通孔设置在所述最顶层金属线和所述次顶层金属线的连接处。
6.根据权利要求1所述的一种多层电感版图结构，其特征在于，所述最顶层金属线和所述次顶层金属线的螺旋圈数不少于两个。
7.根据权利要求1至6任一项所述的一种多层电感版图结构，其特征在于，所述最顶层金属线与所述次顶层金属线的交叠面积根据设定电路特定频率下的阻抗要求设置。
8.根据权利要求7所述的一种多层电感版图结构，其特征在于，所述最顶层金属线与所述次顶层金属线的交叠面积大于0，但最顶层金属线与次顶层金属线不完全重叠。
9.根据权利要求8所述的一种多层电感版图结构，其特征在于，所述最顶层金属线与所述次顶层金属线的交叠面积为所述最顶层金属线面积的1/2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123209538.8U CN216528353U (zh) | 2021-12-20 | 2021-12-20 | 一种多层电感版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123209538.8U CN216528353U (zh) | 2021-12-20 | 2021-12-20 | 一种多层电感版图结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216528353U true CN216528353U (zh) | 2022-05-13 |
Family
ID=81501223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202123209538.8U Active CN216528353U (zh) | 2021-12-20 | 2021-12-20 | 一种多层电感版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216528353U (zh) |
-
2021
- 2021-12-20 CN CN202123209538.8U patent/CN216528353U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480086B1 (en) | Inductor and transformer formed with multi-layer coil turns fabricated on an integrated circuit substrate | |
| EP1417691B1 (en) | Planar inductive component and a planar transformer | |
| CN107452710B (zh) | 交错式变压器及其制造方法 | |
| TWI224798B (en) | Transformer formed between two layout layers | |
| CN104934209B (zh) | 超高频功率变换器的3d集成架构 | |
| US20220148793A1 (en) | Electronic Device and the Method to Make the Same | |
| CN103944525B (zh) | 一种ltcc高通滤波器 | |
| KR20130010016A (ko) | 반도체 기판 상의 높은 ｑ 수직 리본 인덕터 | |
| CN216528353U (zh) | 一种多层电感版图结构 | |
| CN207490881U (zh) | 阻抗变换元件以及通信装置 | |
| TW200428421A (en) | Inductor formed between two layout layers | |
| TWI483453B (zh) | 用以抑制電磁輻射（ｅｍｉ）之雜訊濾除電路 | |
| CN204792387U (zh) | 超高频功率变换器的3d集成架构 | |
| Namoune et al. | Simulation analysis of geometrical parameters of monolithic on-chip transformers on silicon substrates | |
| US9729123B2 (en) | Common-mode filter | |
| CN100446249C (zh) | 一种电感版图结构 | |
| CN113764173B (zh) | 一种集成y电容的平面变压器结构 | |
| Yin et al. | Model description and parameter extraction of on‐chip spiral inductors for MMICs | |
| CN113270248B (zh) | 电感、阻抗匹配网络、功率放大器及电感的制造方法 | |
| CN114823048A (zh) | 一种片上堆叠式差分电感 | |
| KR19980020010A (ko) | 스피럴 인덕터의 구조 | |
| CN220272722U (zh) | 一种巴伦结构 | |
| CN101127271B (zh) | 电感结构 | |
| CN1545110A (zh) | 结构改进的共平面变压器 | |
| CN101017726B (zh) | 对称型电感 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |